



中华人民共和国国家标准

GB/T 36474—2018

半导体集成电路 第三代双倍数据速率同步动态随机 存储器(DDR3 SDRAM)测试方法

Semiconductor integrated circuit—
Measuring methods for double data rate 3 synchronous dynamic random access
memory (DDR3 SDRAM)

2018-06-07 发布

2019-01-01 实施

国家市场监督管理总局
中国国家标准化管理委员会 发布

目 次

前言	Ⅲ
1 范围	1
2 规范性引用文件	1
3 术语和定义	1
4 一般要求	2
4.1 通则	2
4.2 功能验证的一般要求	2
4.3 电参数测试的测试向量	2
4.4 电参数测试的示波器	2
4.5 测试环境	2
5 详细要求	3
5.1 功能验证	3
5.2 时钟	3
5.3 读数据参数	6
5.4 写数据参数	8
5.5 电源电流(I_{DD})/数据管脚的电源电流(I_{DDQ})	11

前 言

本标准按照 GB/T 1.1—2009 给出的规则起草。

请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别这些专利的责任。

本标准由中华人民共和国工业和信息化部提出。

本标准由全国半导体器件标准化技术委员会(SAC/TC 78)归口。

本标准起草单位:中国电子技术标准化研究院、西安紫光国芯半导体有限公司、上海高性能集成电路设计中心、武汉芯动科技有限公司、成都华微电子科技有限公司。

本标准主要起草人:孔宪伟、殷梦迪、尹萍、巨鹏锦、高专、刘建明。

半导体集成电路

第三代双倍数据速率同步动态随机存储器(DDR3 SDRAM)测试方法

1 范围

本标准规定了半导体集成电路第三代双倍数据速率同步动态随机存储器(DDR3 SDRAM)功能验证和电参数测试的方法。

本标准适用于半导体集成电路领域中第三代双倍数据速率同步动态随机存储器(DDR3 SDRAM)功能验证和电参数测试。

2 规范性引用文件

下列文件对于本文件的应用是必不可少的。凡是注日期的引用文件,仅注日期的版本适用于本文件。凡是不注日期的引用文件,其最新版本(包括所有的修改单)适用于本文件。

GB/T 17574—1998 半导体器件 集成电路 第2部分:数字集成电路

3 术语和定义

下列术语和定义适用于本文件。

3.1

被测器件 device under test; DUT

测试过程中的被测对象。

3.2

自动测试系统 automatic test equipment; ATE

集成化的集成电路测试专用系统。自动测试系统配有多路电源,数字测试通道及专用的测试软件开发环境。

3.3

工程评估板 evaluation board; EVB

用于功能验证的测试用工程评估板。工程评估板支持处理器基本功能和扩展功能,配备输入输出端口,并留有必要的测试接口。

3.4

双倍数据速率 double data rate; DDR

在每个时钟周期内进行两次数据传输的架构,分别在时钟上升沿和下降沿传输数据。

3.5

同步动态随机存储器 synchronous dynamic random access memory; SDRAM

以时钟为数据同步基准,需要连续的刷新存储数据,并随机指定存储地址的存储器。