數(shù)字集成電路的特點與分類.ppt

1,2,第四章 門電路,3,4.1 數(shù)字集成電路的特點與分類,半導體集成電路：采用外延生長、氧化、光刻、擴散等技術(shù)，將多個晶體管、電阻、電容等元件以及它們之間的連線做在一塊半導體基片上所構(gòu)成的電路。 按內(nèi)部有源器件不同分類：,雙極型晶體管集成電路 MOS集成電路,4,按集成度不同分類：,小規(guī)模集成電路（SSI）：10100元件片 如各種邏輯門電路、集成觸發(fā)器。,中規(guī)模集成電路（MSI）：1001000元件片，如譯碼器、編碼器、寄存器、計數(shù)器。,大規(guī)模集成電路（LSI）：1000 105元件片，如中央處理器，存儲器。,超大規(guī)模集成電路（VLSI）：105元件以上片。,CPU（Pentium)含有元件310萬330萬個,5,邏輯狀態(tài)與正、負邏輯約定,事物兩種互相對立的狀態(tài)可以抽象地表達為 0 和 1，稱為邏輯 0 狀態(tài)和邏輯 1 狀態(tài)。邏輯 0 狀態(tài)和邏輯 1 狀態(tài)各代表什么，是 人為規(guī)定的。,在數(shù)字電路中，我們可以規(guī)定高電位為邏輯 1 ，低電位為邏輯 0 ，反之也可以規(guī)定低電位為邏輯 1 ，高電位為邏輯 0 。前者叫做“正邏輯”約定，后者叫做“負邏輯”約定。,6,同一個電路，按兩種不同的約定去分析，會得出不同的結(jié)論。,uo,1,0,0,1,高電位,低電位,正邏輯約定,負邏輯約定,在今后討論電路時，必須明確采用哪種約定。一般采用正邏輯約定。,7,4.2 晶體管晶體管邏輯電路(TTL電路),4.2.1 最簡單的與門、非門和與非門電路,1. 二極管與門,設 UHI=+3V ； UIL=0V。二極管正向?qū)〞r的壓降近似為0,8,電路的輸入與輸出電位,電路的真值表,由真值表可知，上面電路是一個與門,9,2. 三極管非門,設 UHI=5V ；UIL=0.2V。三極管飽和時UCES = 0.2V,10,電路的輸入與輸出電位,電路的真值表,由真值表可知，上面電路是一個非門,11,+,3 晶體管與非門,12,4.2.1 TTL與非門電路,輸入與輸出電位,電路的真值表,13,輸出級： 推拉式電路或圖騰柱輸出電路,14,P104,15,P,N,16,T1處于“反向運用”放大狀態(tài)發(fā)射極和集電極顛倒使用，反向運用時很小，小于0.05。,KCL,17,0.3V,KCL,飽和,結(jié)論：1.計算得出 UIH=3.6V T4飽和,UOL=0.2V,2.給出結(jié)論：IIH=40A; IOL=16mA (UOL=0.2V),18,結(jié)論：1.計算得出UIL=0 .2V UOH=3.6V,2.給出結(jié)論： IIL=1.6mA(器件手冊); IOH=0.4mA (UOH=3.6V),19,IIH=40A; IOL=16mA,TTL,工作參數(shù) P119,以上電流參數(shù)規(guī)定流入為正，流出為負。,IIL=1.6mA; IOH=0.4mA,20,P106,TTL非門傳輸特性,當 uI 從 0 V電位逐漸上升到高電位時，輸出電壓 uO的變化情況。,21,為了區(qū)別 1 和 0 兩種邏輯狀態(tài)，規(guī)定了輸出高電位的下限UOH(min)2.4V，和輸出低電位的上限UOL(max)0.4V。 UO2.4V，為邏輯 1 狀態(tài) UO0.4V，為邏輯 0 狀態(tài) 開啟電壓UIH(min)：保證輸出為低電位即UO0.4V，輸入高電位的下限。 關(guān)閉電壓UIL(max)：保證輸出為高電位即UO2.4V，輸入低電位的上限。,22,TTL非門傳輸特性,開啟電壓UIH(min)=2.0V,關(guān)閉電壓UIL(max)=0.8V,當 uI 增大到 1.4 V左右時，輸出電壓 uO急劇下降，此時對應的輸入電壓值稱為閾值電壓 uTH,uTH = 1.4V,如果把傳輸特性理想化 ，閾值電壓就是輸出高、低電位的分界線,23,UOH,UIH,躁聲容限 門電路之間相互連接時，前一級門的輸出就是后一級門的輸入，在前一級輸出為最壞的情況下（輸出高電位為UOH(min)），后一級門的輸入電壓允許的變化幅度叫做噪聲容限。,UNH=UOH(min)- UIH(min) =2.4-2.0V=0.4V,P106,24,UOL,UIL,躁聲容限 門電路之間相互連接時，前一級門的輸出就是后一級門的輸入，在前一級輸出為最壞的情況下（輸出低電位為UOL(max)），后一級門的輸入電壓允許的變化幅度叫做噪聲容限。,UNL=UIL(max)- UOL (max) =0.8-0.4V=0.4V,25,門電路躁聲容限=minUNH,UNL 噪聲容限是用來說明門電路抗干擾能力大小的參數(shù)。,26,扇出系數(shù)NO：一個與非門能夠驅(qū)動同類型與非門的最大數(shù)目。,27,扇出系數(shù)N0=minNOH,NOL,28,集電極開路門簡稱OC門,29,UCC,RL,與普通TTL與非門相比，OC門去掉了T3、D，使T4集電極開路，并作為電路的輸出端。OC門正常工作時，要外接電源并串接一個電阻RL。只要RL阻值選擇的合適即能實現(xiàn)與非功能，還可以將兩個或更多的OC門輸出端直接連接在一起。,30,Y1,Y2,Y,實現(xiàn)了與功能，稱為線與。,實現(xiàn)了或功能，稱為線或。,31,三態(tài)TTL門,三態(tài)TTL門與普通TTL門不同，它的輸出端除了可以出現(xiàn)高、低電平（正常工作狀態(tài)，低阻輸出），還可以出現(xiàn)第三種狀態(tài)高阻狀態(tài)（或稱阻塞狀態(tài)、禁止狀態(tài)） A、B輸入端 F輸出端 G阻塞信號輸入端 EN使能信號輸入端,32,三態(tài)門,33,三態(tài)門最重要的一個用途是可以實現(xiàn)用同一根導線輪流傳送不同的數(shù)據(jù)或信號，這根線叫做總線。,34,DIR= 0,DIR= 1,35,4.3 CMOS邏輯電路 4.3.1 CMOS反相器,36,CMOS反相器傳輸特性,1.閾值電壓UTH=UDD/2; UDD=5V, UTH=2.5V,2. UOH5V; UOL0V,3. UNL=UNH0.3UDD,1.5V(CMOS)0.4V(TTL),COMS反相器抗干擾能力強,37,電源電流 和 的關(guān)系,iDD,uI,無論輸入為高電平還是低電平，T1和T2總有一個截止，因此靜態(tài)電流近似為零，靜態(tài)功耗極小。,38,MOS門電路互相連接時，門電路輸出總要接到其他門電路的輸入端，所以相當于帶有電容性負載CL。在uI由低電位跳變到高電位時，CL通過T1放電， uI由低電位跳變到高電位時，電源通過T2對CL充電，造成動態(tài)功耗。,CMOS反相器的動態(tài)功耗為 PC CL UDD2 f,與TTL不同，MOS管的柵極電流極小，CMOS門的扇出系數(shù)取決于負載電容的大小和工作速度的要求，即