畢業(yè)論文-基于DSP Builder數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn).doc

摘 要數(shù)字濾波器是現(xiàn)代數(shù)字信號(hào)處理系統(tǒng)的重要組成部分之一，具有模擬濾波器所無法替代的新特性，因此在通信、語音與圖像處理、自動(dòng)控制等領(lǐng)域有著廣泛的應(yīng)用，它對(duì)于降低噪聲、提高信噪比及信號(hào)的頻譜純度等方面有著重要的意義。數(shù)字濾波器根據(jù)單位脈沖響應(yīng)的不同，可分為FIR(有限長脈沖響應(yīng))濾波器和IIR(無限長脈沖響應(yīng))濾波器，F(xiàn)IR的優(yōu)點(diǎn)在于具有良好的相位特性，IIR的優(yōu)點(diǎn)在于具有良好的幅頻特性，可以根據(jù)不同的系統(tǒng)性能要求選擇不同的濾波器。目前濾波器的主要實(shí)現(xiàn)方法有三種，分別是：單片通用數(shù)字濾波器集成電路、采用DSP器件和FPGA(現(xiàn)場可編程門陣列)器件。本文采用FPGA器件來實(shí)現(xiàn)濾波器的設(shè)計(jì)，在實(shí)現(xiàn)方法上先用MATLAB/Simulink工具箱建立濾波器模型，然后用SignalCompiler把Simulink的模型文件(后綴是.mdl)轉(zhuǎn)化為硬件描述語言VHDL文件，最后利用QuartusII完成濾波器的仿真、配置、編譯和下載。本文最后用實(shí)例介紹了FIR數(shù)字濾波器和IIR數(shù)字濾波器的實(shí)現(xiàn)過程。關(guān)鍵詞：數(shù)字濾波器 通信 集成電路 DSP FPGAAbstractDigital filter is a digital signal processing system is one of the important component, analog filters cannot be replaced by the new characteristic, therefore in the communication, speech and image processing, automatic control and other fields have a wide range of applications, it can reduce noise, improve the signal to noise ratio and signal spectrum purity has important significance. Digital filter according to unit impulse response of different, can be divided into FIR ( finite impulse response filter ) and IIR ( infinite impulse response ) filter, FIR have the advantages of good phase characteristics, IIR have the advantages of good amplitude-frequency characteristics, according to different system performance requirements of different filter. The filter main realizing methods has three kinds, respectively is: the monolithic integrated circuit, digital filter with DSP device and FPGA ( field programmable gate array ) device. This paper uses FPGA to realize filter design, the realization method on the first MATLAB / Simulink toolbox to establish filter model, then use SignalCompiler the Simulink model file ( the suffix is . MDL ) into the VHDL hardware description language file, finally using QuartusII complete filter simulation, configure, compile and download. Finally, examples of the FIR digital filter and IIR digital filter implementation process.Keywords: digital filter communication integrated circuit DSP FPGA目 錄1 緒論11.1 研究背景11.2 研究現(xiàn)狀11.3本課題研究內(nèi)容方法32 相關(guān)知識(shí)簡介52.1數(shù)字濾波器概述52.1.1數(shù)字濾波器的定義52.1.2數(shù)字濾波器的分類62.1.3FIR和IIR數(shù)字濾波器的比較62.1.4數(shù)字濾波器的設(shè)計(jì)要求和方法82.2設(shè)計(jì)軟件簡介92.3軟件安裝問題103 數(shù)字濾波器的總體設(shè)計(jì)方案123.1FIR和IIR設(shè)計(jì)方法概述123.2濾波器設(shè)計(jì)方法比較124 FIR設(shè)計(jì)實(shí)例164.1FIR數(shù)字濾波器原理164.216階FIR濾波器165 IIR設(shè)計(jì)實(shí)例275.1IIR數(shù)字濾波器原理275.2使用DSP Builder設(shè)計(jì)IIR濾波器305.2.14階直接型IIR濾波器設(shè)計(jì)305.2.24階級(jí)聯(lián)型IIR濾波器設(shè)計(jì)326 總結(jié)38參考文獻(xiàn)40致謝411 緒論1.1 研究背景當(dāng)今，數(shù)字信號(hào)處理（DSP：Digtal Signal Processing）技術(shù)正飛速發(fā)展，它不但自成一門學(xué)科，更是以不同形式影響和滲透到其他學(xué)科：它與國民經(jīng)濟(jì)息息相關(guān)，與國防建設(shè)緊密相連；它影響或改變著我們的生產(chǎn)、生活方式，因此受到人們普遍的關(guān)注。數(shù)字化、智能化和網(wǎng)絡(luò)化是當(dāng)代信息技術(shù)發(fā)展的大趨勢，而數(shù)字化是智能化和網(wǎng)絡(luò)化的基礎(chǔ)，實(shí)際生活中遇到的信號(hào)多種多樣，例如廣播信號(hào)、電視信號(hào)、雷達(dá)信號(hào)、通信信號(hào)、導(dǎo)航信號(hào)、射電天文信號(hào)、生物醫(yī)學(xué)信號(hào)、控制信號(hào)、氣象信號(hào)、地震勘探信號(hào)、機(jī)械振動(dòng)信號(hào)、遙感遙測信號(hào)，等等。上述這些信號(hào)大部分是擬信號(hào)，也有小部分是數(shù)字信號(hào)。模擬信號(hào)是自變量的連續(xù)函數(shù)，自變量可以是一維的，也可以是二維或多維的。大多數(shù)情況下一維模擬信號(hào)的自變量是時(shí)間，經(jīng)過時(shí)間上的離散化（采樣）和幅度上的離散化（量化），這類模擬信號(hào)便成為一維數(shù)字信號(hào)。因此，數(shù)字信號(hào)實(shí)際上是用數(shù)字序列表示的信號(hào)，語音信號(hào)經(jīng)采樣和量化后，得到的數(shù)字信號(hào)是一個(gè)一維離散時(shí)間序列；而圖像信號(hào)經(jīng)采樣和量化后，得到的數(shù)字信號(hào)是一個(gè)二維離散空間序列。數(shù)字信號(hào)處理，就是用數(shù)值計(jì)算的方法對(duì)數(shù)字序列進(jìn)行各種處理，把信號(hào)變換成符合需要的某種形式。例如，對(duì)數(shù)字信號(hào)進(jìn)行濾波以限制他的頻帶或?yàn)V除噪音和干擾，或?qū)⑺麄兣c其它信號(hào)進(jìn)行分離；對(duì)信號(hào)進(jìn)行頻譜分析或功率譜分析以了解信號(hào)的頻譜組成，進(jìn)而對(duì)信號(hào)進(jìn)行識(shí)別；對(duì)信號(hào)進(jìn)行某種變換，使之更適合于傳輸，存儲(chǔ)和應(yīng)用；對(duì)信號(hào)進(jìn)行編碼以達(dá)到數(shù)據(jù)壓縮的目的，等等。數(shù)字濾波技術(shù)是數(shù)字信號(hào)分析、處理技術(shù)的重要分支。無論是信號(hào)的獲取、傳輸，還是信號(hào)的處理和交換都離不開濾波技術(shù)，它對(duì)信號(hào)安全可靠和有效靈活地傳輸是至關(guān)重要的。在所有的電子系統(tǒng)中，使用最多技術(shù)最復(fù)雜的要算數(shù)字濾波器了。數(shù)字濾波器的優(yōu)劣直接決定產(chǎn)品的優(yōu)劣。1.2 研究現(xiàn)狀在信號(hào)處理過程中，所處理的信號(hào)往往混有雜音，從接收到的信號(hào)中消除或減弱噪音是信號(hào)傳輸和處理中十分重要的問題。根據(jù)有用信號(hào)和噪音的不同特性，提取有用信號(hào)的過程成為濾波，實(shí)現(xiàn)濾波功能的系統(tǒng)稱為濾波器。在近代電信設(shè)備和各類控制系統(tǒng)中，數(shù)字濾波器應(yīng)用極為廣泛，這里只列舉部分應(yīng)用最成功的領(lǐng)域。1、語音處理語音處理是最早應(yīng)用數(shù)字濾波器的領(lǐng)域之一，也是最早推動(dòng)數(shù)字信號(hào)處理理論發(fā)展的領(lǐng)域之一。該領(lǐng)域只要包括5個(gè)方面的內(nèi)容：第一，語音信號(hào)分析。即對(duì)語音信號(hào)的波形特征、統(tǒng)計(jì)特性、模型參數(shù)等進(jìn)行分析計(jì)算；第二，語音合成。即利用專用數(shù)字硬件或在通用計(jì)算機(jī)上運(yùn)行軟件來產(chǎn)生語音；第三，語音識(shí)別。即用專用硬件或計(jì)算機(jī)識(shí)別人講的話，或者識(shí)別說話的人；第四，語音增強(qiáng)。即從噪音或干擾中提取被掩蓋的語音信號(hào)。第五，語音編碼。主要用于語音數(shù)據(jù)壓縮，目前已經(jīng)建立了一系列語音編碼的國際標(biāo)準(zhǔn)，大量用于通信和音頻處理。近年來，這5方面都取得了不少研究成果，并且，在市場上已經(jīng)出現(xiàn)了一些相關(guān)的軟件和硬件產(chǎn)品，例如，盲人閱讀機(jī)、啞人語音合成器、口授打印機(jī)、語音應(yīng)答機(jī)，各種會(huì)說話的儀器和玩具，以及通信和視頻產(chǎn)品大量使用的音頻壓縮編碼技術(shù)。2、圖像處理數(shù)字濾波技術(shù)以成功地應(yīng)用于靜止圖像和活動(dòng)圖像的恢復(fù)和增強(qiáng)、數(shù)據(jù)壓縮、去噪音和干擾、圖像識(shí)別以及層析X射線攝影，還成功地應(yīng)用于雷達(dá)、聲納、超聲波和紅外信號(hào)的可見圖像成像。3、通信在現(xiàn)代通信技術(shù)領(lǐng)域內(nèi)，幾乎沒有一個(gè)分支不受到數(shù)字濾波技術(shù)的影響。信源編碼、信道編碼、調(diào)制、多路復(fù)用、數(shù)據(jù)壓縮以及自適應(yīng)信道均衡等，都廣泛地采用數(shù)字濾波器，特別是在數(shù)字通信、網(wǎng)絡(luò)通信、圖像通信、多媒體通信等應(yīng)用中，離開了數(shù)字濾波器，幾乎是寸步難行。其中，被認(rèn)為是通信技術(shù)未來發(fā)展方向的軟件無線電技術(shù)，更是以數(shù)字濾波技術(shù)為基礎(chǔ)。4、電視數(shù)字電視取代模擬電視已是必然趨勢。高清晰度電視的普及指日可待，與之配套的視頻光盤技術(shù)已形成具有巨大市場的產(chǎn)業(yè)；可視電話和會(huì)議電視產(chǎn)品不斷更新?lián)Q代。視頻壓縮和音頻壓縮技術(shù)所取得的成就和標(biāo)準(zhǔn)化工作，促成了電視領(lǐng)域產(chǎn)業(yè)的蓬勃發(fā)展，而數(shù)字濾波器及其相關(guān)技術(shù)是視頻壓縮和音頻壓縮技術(shù)的重要基礎(chǔ)。5、雷達(dá)雷達(dá)信號(hào)占有的頻帶非常寬，數(shù)據(jù)傳輸速率也非常高，因而壓縮數(shù)據(jù)量和降低數(shù)據(jù)傳輸速率是雷達(dá)信號(hào)數(shù)字處理面臨的問題。于是數(shù)字器件的出現(xiàn)促進(jìn)了雷達(dá)信號(hào)處理技術(shù)的進(jìn)步。在現(xiàn)代雷達(dá)系統(tǒng)中，數(shù)字信號(hào)處理部分是不可缺少的，因?yàn)閺男盘?hào)的產(chǎn)生、濾波、加工到目標(biāo)參數(shù)的估計(jì)和目標(biāo)成像都離不開數(shù)字濾波技術(shù)。雷達(dá)信號(hào)的數(shù)字濾波器是當(dāng)今十分活躍的研究領(lǐng)域之一。生物醫(yī)學(xué)信號(hào)處理數(shù)字濾波器在醫(yī)學(xué)中的應(yīng)用日益廣泛，如對(duì)腦電圖和心電圖的分析、層析X射線攝影的計(jì)算機(jī)輔助分析、胎兒心音的自適應(yīng)檢測等。6、音樂數(shù)字濾波器為音樂領(lǐng)域開辟了一個(gè)新局面，在對(duì)音樂信號(hào)進(jìn)行編譯、合成、以及在音樂中加入交混回響、合聲等特殊效果特殊方面，數(shù)字濾波技術(shù)都顯示出了強(qiáng)大的威力。數(shù)字濾波器還可用于作曲、錄音和播放，或?qū)εf錄音帶的音質(zhì)進(jìn)行恢復(fù)等。7、其他領(lǐng)域數(shù)字濾波器的應(yīng)用領(lǐng)域如此廣泛，以至于想完全列舉他們是根本不可能的，除了以上幾個(gè)領(lǐng)域外，還有很多其他應(yīng)用領(lǐng)域。例如，在軍事上被大量應(yīng)用于導(dǎo)航、制導(dǎo)、電子對(duì)抗、戰(zhàn)場偵察；在電力系統(tǒng)中被應(yīng)用于能源分布規(guī)劃和自動(dòng)檢測；在環(huán)境保護(hù)中被應(yīng)用于對(duì)空氣污染和噪聲干擾的自動(dòng)監(jiān)測；在經(jīng)濟(jì)領(lǐng)域中被應(yīng)用于股票市場預(yù)測和經(jīng)濟(jì)效益分析，等等。1.3本課題研究內(nèi)容方法數(shù)字濾波器的實(shí)現(xiàn)，大體上有如下幾種方法：1、單片通用數(shù)字濾波器集成電路單片通用數(shù)字濾波器的最大優(yōu)點(diǎn)就是使用簡單便捷，但是其如果使用多字長和階數(shù)規(guī)格不夠多，在實(shí)際應(yīng)用中有很大局限性。片擴(kuò)展的方式則能使其應(yīng)用范圍變廣，但是這會(huì)使濾波器的體積和功耗增加，導(dǎo)致另一種局限性。2、專用的DSP器件DSP芯片較之單片機(jī)有著更為突出的優(yōu)點(diǎn)，如內(nèi)部帶有乘法器、累加器，采用流水線工作方式及并行結(jié)構(gòu)，多總線，速度快，配有適于信號(hào)處理的指令等。但是，由于它采用程序順序執(zhí)行，因此在一些要求高的實(shí)時(shí)性場合中的應(yīng)用受到制約。3、FPGA（現(xiàn)場可編程門陣列）器件與采用DSP器件相對(duì)應(yīng)，用可編程邏輯器件實(shí)現(xiàn)數(shù)字濾波器，其主要適用于一些要求較高的實(shí)時(shí)性場合，在可編程邏輯器件容量不斷增大、速度不斷提高的情況下，使單片系統(tǒng)集成成為了可能。本文介紹的數(shù)字濾波器采用FPGA器件來實(shí)現(xiàn)。在實(shí)現(xiàn)方法上先用MATLAB/Simulink工具箱建立濾波器模型，并用SignalCompiler把Simulink的模型文件(后綴是.mdl)轉(zhuǎn)化為硬件描述語言VHDL文件，最后利用QuartusII完成濾波器的仿真、配置、編譯和下載。382 相關(guān)知識(shí)簡介2.1 數(shù)字濾波器概述濾波器可廣義地理解為一個(gè)信號(hào)選擇系統(tǒng)。它讓某些信號(hào)成分通過又阻止或衰減另一些成分。在更多地情況下，被窄義地理解為選頻系統(tǒng)，如低通、高通、帶通、帶阻。頻域與時(shí)域均衡器也是一種濾波器，通信系統(tǒng)的傳輸媒介如明線、電纜等從特性看也是濾波器。濾波器如系統(tǒng)一樣可分為三類：模擬濾波器、采樣濾波器和數(shù)字濾波器。模擬濾波器（AF）可以是由RLC構(gòu)成的無源濾波器，也可以是加上運(yùn)放的有源濾波器，它們是連續(xù)時(shí)間系統(tǒng)。采樣濾波器（SF）由電阻、電容、電荷轉(zhuǎn)移器件、運(yùn)放等組成，屬于離散時(shí)間系統(tǒng)，其幅度是連續(xù)的。開關(guān)電容濾波器、電荷耦合濾波器均屬這類濾波器。數(shù)字濾波器（DF）由加法器、乘法器、存儲(chǔ)延遲單元、時(shí)鐘脈沖濾波器及邏輯單元等數(shù)字電路構(gòu)成。它精度高，穩(wěn)定性好，不存在阻抗匹配問題，可以時(shí)分復(fù)用，能夠完成一些模擬濾波器完成不了的濾波任務(wù)。其缺點(diǎn)是需要抽樣、量化、編碼，以及手時(shí)鐘頻率所限，所能處理的信號(hào)最高頻率還不夠高。另外，由于有限字長效應(yīng)會(huì)造成域設(shè)計(jì)值的頻率偏差、量化和運(yùn)算噪聲及極限環(huán)振蕩。2.1.1 數(shù)字濾波器的定義所謂數(shù)字濾波器，是指輸入、輸出均為數(shù)字信號(hào)，通過一定運(yùn)算關(guān)系改變輸入信號(hào)所含頻率成分的相對(duì)比例或者濾除某些頻率成分的器件。因此，數(shù)字濾波的概念和模擬濾波相同，只是信號(hào)的形式和實(shí)現(xiàn)濾波方法不同。正因?yàn)橛性摬煌c(diǎn)，數(shù)字濾波器具有比模擬濾波器精度高、穩(wěn)定、體積小、重量輕、靈活、不要求阻抗匹配以及實(shí)現(xiàn)模擬濾波器無法實(shí)現(xiàn)的特殊濾波功能等優(yōu)點(diǎn)。如果要處理的是模擬信號(hào)，可通過A/DC和D/AC，在信號(hào)形式上進(jìn)行匹配轉(zhuǎn)換，同樣可以使用數(shù)字濾波器對(duì)模擬信號(hào)進(jìn)行濾波。一般用兩種方法來實(shí)現(xiàn)數(shù)字濾波器：一是采用通用計(jì)算機(jī)，把濾波器所要完成的運(yùn)算編成程序通過計(jì)算機(jī)來執(zhí)行，也就是采用計(jì)算機(jī)軟件來實(shí)現(xiàn)；二是硬件實(shí)現(xiàn)，利用加法器、常數(shù)乘法器和延遲器等裝配成專門的設(shè)備，當(dāng)然，這種方法實(shí)現(xiàn)一般還要通過編程，在計(jì)算機(jī)上進(jìn)行仿真。2.1.2 數(shù)字濾波器的分類數(shù)字濾波器按照不同的分類方法，有許多種類，但總起來可以分成兩大類。一類稱為經(jīng)典濾波器，即一般的濾波器，特點(diǎn)是輸入信號(hào)中有用的頻率成分和希望濾除的頻率成分各占有不同的頻帶，通過一個(gè)合適的選頻濾波器達(dá)到濾波的目的。例如，輸入信號(hào)中含有干擾，如果信號(hào)和干擾的頻帶互相重疊，則不能完成對(duì)干擾的有效濾除，這是需要采用另一類所謂的現(xiàn)代濾波器，例如維納濾波器、卡爾曼濾波器、自適應(yīng)濾波器等最佳濾波器。這些濾波器可按照隨機(jī)信號(hào)內(nèi)部的一些統(tǒng)計(jì)分布規(guī)律，從干擾中最佳地提取信號(hào)。一般濾波器從功能上分類，和模擬濾波器一樣，可以分成低通、高通、帶通和帶阻等濾波器。理想濾波器是不可能實(shí)現(xiàn)的，因?yàn)樗麄兊膯挝幻}沖響應(yīng)均是非因果且是無限長的，我們只能按照某些準(zhǔn)則設(shè)計(jì)濾波器，使之盡可能逼近它，這些理想濾波器可作為逼近的標(biāo)準(zhǔn)用。另外，需要注意的是數(shù)字濾波器的傳輸函數(shù)H(ejw)都是以2為周期的，濾波器的低通頻帶處于2的整數(shù)倍處，而高頻頻帶處于的奇數(shù)倍附近，這一點(diǎn)和模擬濾波器是有區(qū)別的。數(shù)字濾波器從現(xiàn)實(shí)的網(wǎng)絡(luò)結(jié)構(gòu)或者從單位脈沖響應(yīng)分類，可以分成無限脈沖響應(yīng)(IIR)濾波器和有限脈沖響應(yīng)（FIR）濾波器。他們的系統(tǒng)函數(shù)分別為：式2.1中的H(z)稱為N階IIR濾波器函數(shù)，式2.2中的H(z)稱為（N-1）階FIR濾波器函數(shù)。這兩種類型的設(shè)計(jì)方法有很大的區(qū)別，下面對(duì)它們進(jìn)行簡要比較。 2.1.3 FIR和IIR數(shù)字濾波器的比較首先，從性能上來說，IIR濾波器傳輸函數(shù)的極點(diǎn)可位于單位圓內(nèi)的任何地方，因此可用較低的階數(shù)獲得較高的選擇性，所用的存貯單元少，所以經(jīng)濟(jì)而效率高。但是這個(gè)高效率是以相位的非線性為代價(jià)的。選擇性越好，則相位非線性越嚴(yán)重。相反，F(xiàn)IR濾波器卻可以得到嚴(yán)格的線性相位，然而由于FIR濾波器傳輸函數(shù)的極點(diǎn)固定在原點(diǎn)，所以只能用較高的階數(shù)達(dá)到高的選擇性；對(duì)已同樣的濾波器設(shè)計(jì)指標(biāo)，F(xiàn)IR濾波器所要求的階數(shù)可以比IIR濾波器高510倍，結(jié)果，成本較高，信號(hào)延時(shí)也較大；如果按相同的選擇性和相同的線性要求來說，則IIR濾波器就必須加全通網(wǎng)絡(luò)進(jìn)行相位校正，同樣要大大增加濾波器的節(jié)數(shù)和復(fù)雜性。從結(jié)構(gòu)上看，IIR濾波器必須采用遞歸結(jié)構(gòu)，極點(diǎn)位置必須在單位圓內(nèi)，否則系統(tǒng)將不穩(wěn)定。另外，在這種結(jié)構(gòu)中，由于運(yùn)算過程中對(duì)序列的舍入處理，這種有限字長效應(yīng)有時(shí)會(huì)引起寄生振蕩。相反，F(xiàn)IR濾波器主要采用非遞歸結(jié)構(gòu)，不論在理論上還是實(shí)際的有限精度運(yùn)算中都不存在穩(wěn)定性問題，運(yùn)算誤差也較小。此外，F(xiàn)IR濾波器可以采用快速傅里葉變換算法，在相同階數(shù)的條件下，運(yùn)算速度可以快得多。從設(shè)計(jì)工具看，IIR濾波器可以借助于模擬濾波器的成果，因此一般都有有效的封閉形式的設(shè)計(jì)公式可供準(zhǔn)確計(jì)算，計(jì)算工作量比較小，對(duì)計(jì)算工具的要求不高。FIR濾波器設(shè)計(jì)則一般沒有封閉形式的設(shè)計(jì)公式。窗口法雖然僅僅對(duì)窗口函數(shù)可以給出計(jì)算公式，但計(jì)算通帶阻帶衰減等仍無顯示表達(dá)式。一般，F(xiàn)IR濾波器的設(shè)計(jì)只有計(jì)算機(jī)程序可循，因此對(duì)計(jì)算工具要求較高。另外，也應(yīng)看到，IIR濾波器雖然設(shè)計(jì)簡單，但主要是用于設(shè)計(jì)具有片段常數(shù)特性的濾波器，如低通、高通、帶通及帶阻等，往往脫離不了模擬濾波器的格局。而FIR濾波器則要靈活的多，尤其它能易于適應(yīng)某些特殊的應(yīng)用，如構(gòu)成微分器或積分器，或用于巴特沃斯、切比雪夫等逼近不可能達(dá)到預(yù)定指標(biāo)的情況，例如，由于某些原因要求三角形振幅響應(yīng)或一些更復(fù)雜的幅頻響應(yīng)，因而有更大的適應(yīng)性和更廣闊的天地。從上面的簡單比較我們可以看到IIR與FIR濾波器各有所長，所以在實(shí)際應(yīng)用時(shí)應(yīng)該從多方面考慮來加以選擇。例如，從使用要求上來看，在對(duì)相位要求不敏感的場合，如語言通訊等，選用IIR較為合適，這樣可以充分發(fā)揮其經(jīng)濟(jì)高效的特點(diǎn)，而對(duì)于圖像信號(hào)處理，數(shù)據(jù)傳輸?shù)纫圆ㄐ螖y帶信息的系統(tǒng)，則對(duì)線性相位要求較高，如果有要求，采用FIR濾波器較好。當(dāng)然，在實(shí)際應(yīng)用中應(yīng)考慮經(jīng)濟(jì)上的要求以及計(jì)算工具的條件等多方面的因素。2.1.4 數(shù)字濾波器的設(shè)計(jì)要求和方法濾波器的指標(biāo)常常在頻域給出。數(shù)字濾波器的頻響特性函數(shù)H(ejw)一般為復(fù)函數(shù)，所以通常表示為：其中，|H（ejw）|稱為幅頻特性函數(shù)：（w）稱為相頻特性函數(shù)，幅頻特性表示信號(hào)通過該濾波器后各頻率成分的衰減情況，而相頻特性反映各頻率通濾波器后在時(shí)間上的延時(shí)情況。一般對(duì)IIR數(shù)字濾波器，通常只用幅頻響應(yīng)函數(shù)|H（ejw）|來描述設(shè)計(jì)指標(biāo)，相頻特性一般不作要求。而對(duì)線性相位特性的濾波器，一般用FIR數(shù)字濾波器設(shè)計(jì)實(shí)現(xiàn)。IIR低通濾波器指標(biāo)參數(shù)如圖2.1所示。圖2.1 低通濾波器的技術(shù)要求圖中p和N分別為通帶邊界頻率；1和2分別為通帶波紋和阻帶波紋；允許的衰減一般用dB數(shù)表示，通帶內(nèi)所允許的最大衰減（dB）的阻帶內(nèi)允許的最小衰減（dB）分別為P和N表示：一般要求：當(dāng)0|P時(shí)，-20lg|H(ejw)|P；當(dāng)S|時(shí)，S-20lg|H(ejw)|。2.2 設(shè)計(jì)軟件簡介1、DSP Builder簡介DSP Builder是美國Altera公司推出的一個(gè)面向DSP開發(fā)的系統(tǒng)級(jí)設(shè)計(jì)工具，它在Quartus設(shè)計(jì)環(huán)境中集成了Matlab和SimuIinkDSP開發(fā)軟件。以往使用的Matlab工具僅僅作為DSP算法的建模和基于純數(shù)學(xué)的仿真，其數(shù)學(xué)模型無法為硬件DSP應(yīng)用系統(tǒng)直接產(chǎn)生實(shí)用的程序代碼，仿真測試的結(jié)果也往往是基于數(shù)學(xué)的算法結(jié)果。而以往的FPGA所需要的傳統(tǒng)基于硬件描述語言的設(shè)計(jì)因考慮了FPGA硬件的延時(shí)與VHDL遞歸算法的銜接，以及補(bǔ)碼運(yùn)算和乘積結(jié)果截取等問題，所以相當(dāng)繁瑣。而對(duì)于DSP Builder而言，它作為Matlab的一個(gè)Simulink工具箱，使得用FPGA設(shè)計(jì)的DSP系統(tǒng)完全可以通過Simulink的圖形化界面進(jìn)行建模、系統(tǒng)級(jí)仿真。設(shè)計(jì)模型可直接向VHDL硬件描述語言轉(zhuǎn)換，并自動(dòng)調(diào)用Quartus等EDA設(shè)計(jì)軟件，完成綜合、網(wǎng)表生成以及器件適配乃至FPGA的配置下載，使得系統(tǒng)描述與硬件實(shí)現(xiàn)有機(jī)地融合，充分體現(xiàn)了現(xiàn)代電子技術(shù)自動(dòng)化開發(fā)的特點(diǎn)與優(yōu)勢。2、MATLAB簡介MATLAB的名稱源自Matrix Laboratory，它是一種科學(xué)計(jì)算軟件，專門以矩陣的形式處理數(shù)據(jù)。MATLAB將高性能的數(shù)值計(jì)算和可視化集成在一起，并提供了大量的內(nèi)置函數(shù)，從而被廣泛地應(yīng)用于科學(xué)計(jì)算、控制系統(tǒng)、信息處理等領(lǐng)域的分析、仿真和設(shè)計(jì)工作，而且利用MATLAB產(chǎn)品的開放式結(jié)構(gòu)，可以非常容易地對(duì)MATLAB的功能進(jìn)行擴(kuò)充，從而在不斷深化對(duì)問題認(rèn)識(shí)的同時(shí)，不斷完善MATLAB產(chǎn)品以提高產(chǎn)品自身的競爭能力。目前MATLAB產(chǎn)品族可以用來進(jìn)行：數(shù)值分析、數(shù)值和符號(hào)計(jì)算、工程與科學(xué)繪圖、控制系統(tǒng)的設(shè)計(jì)與仿真、數(shù)字圖像處理、數(shù)字信號(hào)處理、通訊系統(tǒng)設(shè)計(jì)與仿真、財(cái)務(wù)與金融工程。3、Quartus簡介Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。Altera Quartus II （3.0和更高版本）設(shè)計(jì)軟件是業(yè)界唯一提供FPGA和固定功能HardCopy器件統(tǒng)一設(shè)計(jì)流程的設(shè)計(jì)工具。工程師使用同樣的低價(jià)位工具對(duì) Stratix FPGA進(jìn)行功能驗(yàn)證和原型設(shè)計(jì)，又可以設(shè)計(jì)HardCopy Stratix器件用于批量成品。系統(tǒng)設(shè)計(jì)者現(xiàn)在能夠用Quartus II軟件評(píng)估HardCopy Stratix器件的性能和功耗，相應(yīng)地進(jìn)行最大吞吐量設(shè)計(jì)。Altera的Quartus II可編程邏輯軟件屬于第四代PLD開發(fā)平臺(tái)。該平臺(tái)支持一個(gè)工作組環(huán)境下的設(shè)計(jì)要求，其中包括支持基于Internet的協(xié)作設(shè)計(jì)。Quartus平臺(tái)與Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供應(yīng)商的開發(fā)工具相兼容。改進(jìn)了軟件的LogicLock模塊設(shè)計(jì)功能，增添 了FastFit編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。2.3 軟件安裝問題本次設(shè)計(jì)中，MATLAB軟件僅僅實(shí)現(xiàn)濾波器的建模和基于純數(shù)學(xué)的仿真，而DSP Builder提供了一個(gè)從MATLAB/Simulink直接到FPGA硬件實(shí)現(xiàn)的設(shè)計(jì)接口，Quartus II則實(shí)現(xiàn)了編譯、適配和下載的功能。為了能夠順利完成本次設(shè)計(jì)，安裝這三個(gè)軟件時(shí)需要注意的是：雙擊軟件安裝包里的setup，按提示步驟去安裝軟件，完成后還需要留意license是否匹配。即打開Quartus II軟件的License Setup界面，勾上“Use LM_LICENSE_FILE variable”，使用LMLICENSEFILE 環(huán)境變量來指定license。將dsp builder的license.dat和Quartus的license.dat兩者的路徑都加到LM_LICENSE_FILE里，多個(gè)路徑之間用分號(hào);隔開。這樣，“Licensed AMPP/MegaCore functions”中即包含了dsp builder模塊，又包含了原來Quartus的模塊，如圖2.2所示：圖2.2 Options界面此時(shí)進(jìn)入matlab/simulink，運(yùn)行一個(gè)實(shí)例，打開SignalCompiler，如果其功能能夠?qū)崿F(xiàn)則說明軟件安裝成功。3 數(shù)字濾波器的總體設(shè)計(jì)方案3.1 FIR和IIR設(shè)計(jì)方法概述IIR數(shù)字濾波器的設(shè)計(jì)方法有脈沖響應(yīng)不變法和雙線性變換法等；FIR數(shù)字濾波器的設(shè)計(jì)方法有窗函數(shù)法、頻率采樣法、切比雪夫逼近法等。IIR濾波器和FIR濾波器的設(shè)計(jì)方法是很不同的。IIR濾波器設(shè)計(jì)方法有兩類，經(jīng)常用的一類設(shè)計(jì)方法是借助于模擬濾波器的設(shè)計(jì)方法進(jìn)行的。其設(shè)計(jì)步驟是：先設(shè)計(jì)模擬濾波器得到傳輸函數(shù)Ha（s），然后將Ha（s）按某種方法轉(zhuǎn)換成數(shù)字濾波器的系統(tǒng)函數(shù)H（z）。這一類方法相對(duì)容易一些，這是因?yàn)槟M濾波器設(shè)計(jì)方法已經(jīng)很成熟，它不僅有完整的設(shè)計(jì)公式，還有完善的圖表供查閱；另外，還有一些典型的濾波器類型可供我們使用。另一類是直接在頻域或者時(shí)域中進(jìn)行設(shè)計(jì)的，由于要解聯(lián)立方程，設(shè)計(jì)師需要計(jì)算機(jī)作輔助設(shè)計(jì)。FIR濾波器不能采用模擬濾波器的設(shè)計(jì)進(jìn)行轉(zhuǎn)換的方法，經(jīng)常用的是窗函數(shù)法和頻率采樣法。還有一種比較有效的方法是切比雪夫等波紋逼近法，需通過計(jì)算機(jī)輔助設(shè)計(jì)完成。對(duì)于線性相位濾波器，通常采用FIR濾波器，其單位脈沖響應(yīng)滿足一定條件，可以證明其相位特性在整個(gè)頻帶中是嚴(yán)格線性的，這是模擬濾波器無法達(dá)到的。當(dāng)然，也可以采用IIR濾波器，但必須使用全通網(wǎng)絡(luò)對(duì)其非線性相位特性進(jìn)行相位校正，這樣增加了設(shè)計(jì)與現(xiàn)實(shí)的復(fù)雜性。3.2 濾波器設(shè)計(jì)方法比較數(shù)字濾波器是語音與圖像處理、模式識(shí)別、雷達(dá)信號(hào)處理、頻譜分析等應(yīng)用中的一種基本的處理部件，它能滿足濾波器對(duì)幅度和相位特性的嚴(yán)格要求，避免模擬濾波器所無法克服的電壓漂移、溫度漂移和噪聲等問題。1、實(shí)現(xiàn)方案目前濾波器的實(shí)現(xiàn)方法有三種：利用單片通用集成電路、DSP器件和可編程邏輯器件實(shí)現(xiàn)。1）單片通用集成電路目前針對(duì)DSP算法的集成電路器件主要是ASSP和ASIC，它們均是半定制集成電路，故在性能指標(biāo)、工作速度和可靠性上具有不可比擬的優(yōu)勢。但這種芯片的開發(fā)周期長、開發(fā)成本高，特別是在功能重構(gòu)以及應(yīng)用性修正上缺乏靈活性，正在逐漸失去其實(shí)用性。2）專用的DSP器件在過去很長一段時(shí)間，DSP處理器(如TI的TMS320系列)是DSP應(yīng)用系統(tǒng)核心器件的惟一選擇。DSP處理器在硬件結(jié)構(gòu)上不斷改進(jìn)，但并沒有擺脫傳統(tǒng)CPU的工作模式。因而，盡管擁有多個(gè)硬件乘加器，使用了環(huán)形疊代的方法進(jìn)行乘法操作，且許多DSP處理器還擁有使用多乘法器的并行指令，用于加速算術(shù)運(yùn)算，然而由于其順序的工作方式、較低的數(shù)據(jù)處理速率，以及缺乏實(shí)時(shí)工作的性能，使其至今仍只適合于低端的數(shù)字信號(hào)處理。面對(duì)當(dāng)今迅速變化的DSP應(yīng)用市場，特別是面對(duì)現(xiàn)代通信技術(shù)的發(fā)展，DSP處理器早已顯得力不從心。例如其硬件結(jié)構(gòu)的不可變性導(dǎo)致了其總線的不可改變性，而固定的數(shù)據(jù)總線寬度，已成為DSP處理器一個(gè)難以突破的瓶頸。DSP處理器的這種固定的硬件結(jié)構(gòu)特別不適合于當(dāng)前許多要求能進(jìn)行結(jié)構(gòu)特性隨時(shí)變更的應(yīng)用場合，即所謂面向用戶型的DSP系統(tǒng)，或可重配置型的DSP應(yīng)用系統(tǒng)(Customized DSP或Reconfigurable DSP 等)，如軟件無線電、醫(yī)用設(shè)備、導(dǎo)航、工業(yè)控制等方面。至于在滿足速度要求方面，由于采用了順序執(zhí)行的CPU架構(gòu)，DSP處理器則更加不堪重負(fù)。3）FPGA（現(xiàn)場可編程門陣列）器件FPGA采用了邏輯單元陣列LCA（Logic Cell Array）的概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部線（Interconnect）三個(gè)部分。用戶可對(duì)FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實(shí)現(xiàn)用戶的邏輯。它還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改。由FPGA構(gòu)成的DSP電路可以同樣以并行或順序方式工作。如圖3.1所示，在并行工作方面，F(xiàn)PGA與ASIC/ASSP相當(dāng)，遠(yuǎn)優(yōu)于DSP處理器。對(duì)DSP處理器需要大量運(yùn)算指令完成的工作，F(xiàn)PGA只需一個(gè)時(shí)鐘周期的時(shí)間就能完成。而在順序執(zhí)行方面，F(xiàn)PGA也比DSP處理器快，因?yàn)镕PGA中可以使用各種狀態(tài)機(jī)，或使用嵌入式微處理器來完成，并且，每一順序工作的時(shí)鐘周期中都能同時(shí)并行完成許多執(zhí)行，而DSP處理器卻不能。就靈活性而言，F(xiàn)PGA的靈活性遠(yuǎn)勝于ASIC/ASSP，也勝于DSP處理器。圖3.1 DSP處理器順序工作方式與FPGA的并行工作方式綜上所述，單片通用集成電路使用方便，但由于字長和階數(shù)的規(guī)格較少，不能完全滿足實(shí)際需要。使用DSP器件實(shí)現(xiàn)雖然簡單，但由于程序順序執(zhí)行，執(zhí)行速度必然不快。而FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號(hào)處理任務(wù)，相對(duì)于串行運(yùn)算為主導(dǎo)的通用DSP芯片來說，其并行性和可擴(kuò)展性更好。但長期以來，F(xiàn)PGA一直被用于系統(tǒng)邏輯或時(shí)序控制上，很少有信號(hào)處理方面的應(yīng)用，其原因主要是因?yàn)樵贔PGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)?，F(xiàn)在這個(gè)問題得到了解決，使FPGA在數(shù)字信號(hào)處理方面有了長足的發(fā)展。2、基于FPGA的DSP設(shè)計(jì)流程本次設(shè)計(jì)采用系統(tǒng)級(jí)的開發(fā)方法，開發(fā)流程如圖3.2所示。圖3.2 基于FPGA的系統(tǒng)級(jí)開發(fā)流程頂層的開發(fā)工具就是MATLAB /Simulink，整個(gè)開發(fā)過程程真正實(shí)現(xiàn)了自頂向下的設(shè)計(jì)流程，包括DSP系統(tǒng)的建模、系統(tǒng)級(jí)仿真、設(shè)計(jì)模型向VHDL硬件描述語言代碼的轉(zhuǎn)換、RTL級(jí)功能仿真測試、編譯適配和布局布線、時(shí)序?qū)崟r(shí)仿真，直至對(duì)DSP目標(biāo)器件的編程配置。整個(gè)設(shè)計(jì)流程將系統(tǒng)描述和硬件實(shí)現(xiàn)有機(jī)地融為一體，充分顯示了現(xiàn)代電子設(shè)計(jì)自動(dòng)化開發(fā)的特點(diǎn)與優(yōu)勢。4 FIR設(shè)計(jì)實(shí)例4.1 FIR數(shù)字濾波器原理FIR數(shù)字濾波器在數(shù)字信號(hào)處理的各種應(yīng)用中發(fā)揮著十分重要的作用，它能夠提供理想的線性相位響應(yīng)，在整個(gè)頻帶上獲得常數(shù)群時(shí)延，從而得到零失真輸出信號(hào)，同時(shí)它可以采用十分簡單的算法予以實(shí)現(xiàn)。這些優(yōu)點(diǎn)使FIR濾波器成為設(shè)計(jì)工程師的首選。在采用VHDL或VerilogHDL等硬件描述語言設(shè)計(jì)數(shù)字濾波器時(shí)。由于程序的編寫往往不能達(dá)到良好優(yōu)化而使濾波器性能表現(xiàn)一般，而采用調(diào)試好的IP Core需要向Altera公司購買。在此，采用一種基于DSP Builder的FPGA設(shè)計(jì)方法，使FIR濾波器設(shè)計(jì)較為簡單易行，并能滿足設(shè)計(jì)要求。1、FIR濾波器原理對(duì)于一個(gè)FIR濾波器系統(tǒng)，它的沖激響應(yīng)總是有限長的，最具體的FIR濾波器可用下式表示：式中：r是FIR濾波器的抽頭數(shù)；x(n-r)是延時(shí)，r是抽頭的輸入信號(hào)；b(r)是第r級(jí)抽頭數(shù)(單位脈沖響應(yīng))；M是濾波器的階數(shù)；y(n)表示濾波器的輸出序列。濾波器就是尋求一個(gè)可實(shí)現(xiàn)的系統(tǒng)函數(shù)H(z)，使其頻率響應(yīng)H(ej)滿足所希望得到的頻域信號(hào)，也可以用卷積的形式來表示：y(n)=z(n)*h(n)2、FIR濾波器參數(shù)選取采用Matlab提供的濾波器專用設(shè)計(jì)工具FDAtool仿真設(shè)計(jì)的濾波器，可滿足要求的FIR濾波器幅頻特性，由于浮點(diǎn)小數(shù)在FPGA中實(shí)現(xiàn)得比較困難，且代價(jià)太大，因而需要將濾波器的系數(shù)和輸人數(shù)據(jù)轉(zhuǎn)化為整數(shù)，其中量化后的系統(tǒng)可以在Matlab主窗口中直接轉(zhuǎn)化，對(duì)于輸入數(shù)據(jù)，乘以28的增益用Altbus控制位寬轉(zhuǎn)化為整數(shù)輸入。4.2 16階FIR濾波器1、模型的建立根據(jù)FIR濾波器原理，可以利用FPGA來實(shí)現(xiàn)FIR濾波電路。DSP Builder設(shè)計(jì)流程的第一步是在MatlabSimulink中進(jìn)行設(shè)計(jì)輸入的，即在Matlab的Simulink環(huán)境中建立一個(gè)MDL模型文件，如圖4.1所示，用圖形方式調(diào)用DSP Builder和其他Simulink庫中的圖形模塊，構(gòu)成4階FIR濾波器節(jié)，如圖4.2所示。圖4.1 建立新模型圖4 4階FIR濾波器節(jié)2、在Simulink中的仿真并生成VHDL代碼完成模型設(shè)計(jì)之后，可以先在Simulink中對(duì)模型進(jìn)行仿真，可以通過Simulink中的示波器模塊查看各個(gè)步驟的中間結(jié)果。雙擊SignalCompiler可對(duì)以上的設(shè)計(jì)模型進(jìn)行分析，選擇相應(yīng)的芯片，將以上設(shè)計(jì)模塊圖文件“翻譯”成VHDL語言。雙擊模型中的“SignalCompiler”模塊，會(huì)出現(xiàn)如圖4.3所示的對(duì)話框，點(diǎn)擊“Analyze”(分析)按鈕后，SignalCompiler就會(huì)對(duì)模型進(jìn)行分析，檢查模型有無錯(cuò)誤，并在Matlab主窗口彈出對(duì)話框給出相關(guān)信息。若有錯(cuò)誤（Error）存在，SignalCompiler就會(huì)停止分析過程，并把錯(cuò)誤信息顯示在Matlab主窗口“Command Window”命令窗口中；反之，在分析過程結(jié)束后，打開SignalCompiler窗口（如圖4.4所示），如果有警告（Warning）存在，同錯(cuò)誤一樣把警告信息顯示在命令窗口。圖4.3 雙擊SignalCompiler后的對(duì)話框圖4.4 SignalCompiler窗口當(dāng)設(shè)置好后，右側(cè)的硬件編譯“Hardware Compilation”部分就會(huì)列出一個(gè)操作流程，如圖4.4所示，該流程為：（1）“Convert MDL to VHDL”:將.mdl文件轉(zhuǎn)換為VHDL文件；（2）“Synthesis”：綜合；（3）“Quartus ”：Quartus編譯適配，生成編程文件。按上述流程，點(diǎn)擊圖標(biāo)，完成Simulink文件（*.mdl）到VHDL文件的轉(zhuǎn)換。轉(zhuǎn)換完成后，在“Messages”信息提示框中會(huì)顯示。3、16階FIR濾波器模型的建立建立一個(gè)新的DSP Builder模型，將上述4階FIR濾波器模型建立子系統(tǒng)（SubSystem）,將子系統(tǒng)更名為fir4tap， fir4tap的內(nèi)部結(jié)構(gòu)如圖4.5所示。圖4.5 fir4tap子系統(tǒng)內(nèi)部原理圖復(fù)制4個(gè)fir4tap，并將它們銜接起來。前一級(jí)的輸出窗口x4接后一級(jí)的x輸入端口，并附上16個(gè)常數(shù)端口，作為FIR濾波器系數(shù)的輸入。把4個(gè)子系統(tǒng)fir4tap的輸出端口y連接起來，接入一個(gè)4輸入端口的加法器，得到FIR濾波器的輸出yout。修改其Mask參數(shù)：選中子系統(tǒng)模型，然后選擇菜單“Edit”中的，在對(duì)話框中選擇“Documentation”選項(xiàng)頁，設(shè)置“Mask type”為“SubSystem AlteraBlockSet”（子系統(tǒng)Altera模塊集），如圖4.6所示。圖4.6 編輯模塊的“Mask type”設(shè)置完“Mask type”后，SignalCompiler就可以正常地生成VHDL代碼了。設(shè)計(jì)好的16階FIR濾波器如圖4.7所示。圖4.7 16階直接I型FIR濾波器模型4、用MATLAB的濾波器設(shè)計(jì)工具計(jì)算FIR濾波器的系數(shù)（1）濾波器指標(biāo)若需要設(shè)計(jì)一個(gè)16階的FIR低通濾波器（h(0)=0）,給定的參數(shù)如下：1、采樣頻率Fs為48kHz，濾波器Fc為10.8kHz；2、輸入序列位寬為9位（最高位為符號(hào)位）。在此利用MATLAB來完成FIR濾波器系數(shù)的確定。打開MATLAB的FDATool, FDATool界面如圖4.8所示。圖4.8 FDATool界面在FDATool界面的相應(yīng)位置輸入該低通濾波器的參數(shù)，并點(diǎn)擊design完成濾波器的設(shè)計(jì)，如圖4.9所示。圖4.9 濾波器設(shè)計(jì)界面（2）濾波器分析計(jì)算完FIR濾波器系數(shù)后，往往需要對(duì)設(shè)計(jì)好的FIR濾波器進(jìn)行相關(guān)的性能分析，以便了解該濾波器是否滿足設(shè)計(jì)要求，分析如下：如圖4.10是FIR濾波器的幅頻響應(yīng)；如圖4.11是FIR濾波器的相頻響應(yīng)；如圖4.12是幅頻響應(yīng)與相頻響應(yīng)的比較；如圖4.13是FIR濾波器的沖激響應(yīng)；如圖4.14是FIR濾波器的階躍響應(yīng)；如圖4.15是FIR濾波器的零極點(diǎn)；如圖4.16是FIR濾波器系數(shù)；如圖4.17是FIR濾波器的量化。圖4.10 FIR濾波器的幅頻響應(yīng)圖4.11 FIR濾波器的相頻響應(yīng)圖4.12 幅頻響應(yīng)與相頻響應(yīng)的比較圖4.13 FIR濾波器的沖激響應(yīng)圖4.14 FIR濾波器的階躍響應(yīng)圖4.15 FIR濾波器的零極點(diǎn)圖4.16 FIR濾波器系數(shù)圖4.17 FIR濾波器的量化（3）修改FIR濾波器模型添加參數(shù)：把計(jì)算出的系數(shù)逐個(gè)填入到FIR濾波器模型中，如圖4.18所示。這樣就完成了一個(gè)16階直接I型FIR低通濾波器的設(shè)計(jì)。圖4.18 16階低通FIR濾波器5、生成VHDL文件并用Synplify進(jìn)行綜合（1）雙擊SignalCompiler，對(duì)以上的設(shè)計(jì)模型進(jìn)行分析，選擇相應(yīng)的芯片，將以上設(shè)計(jì)模塊圖文件“翻譯”成VHDL語言，如圖4.19所示。圖4.19 生成的VHDL文件（2）使用Synplify進(jìn)行綜合在SignalCompiler窗口，選擇“Synthesis”下拉框中的“Synplify”項(xiàng)，如圖4.20，即選用Synplify對(duì)生成的VHDL代碼進(jìn)行綜合。在進(jìn)行綜合這一步驟之前，還需要把mdl轉(zhuǎn)換成VHDL。因?yàn)樵趍dl轉(zhuǎn)換到VHDL的過程中，SignalCompiler會(huì)自動(dòng)生成控制操作綜合器的TCL腳本。圖4.20 選擇synplify綜合綜合后的TCL文件如圖4.21所示。圖4.21 綜合后生成的TCL文件6、Quartus II編譯單擊圖4.20中的步驟3圖標(biāo)，調(diào)用Quartus II完成編譯適配過程，生成編程文件：文件和文件，可以直接用于FPGA的編程配置。5 IIR設(shè)計(jì)實(shí)例5.1 IIR數(shù)字濾波器原理IIR濾波器差分方程的一般表達(dá)式為：式中x(n)為輸入序列；y(n)為輸出序列； ai和bi為濾波器系數(shù)。若所有系數(shù)ai等于0，則為FIR濾波器。IIR濾波器具有無限長的單位脈沖響應(yīng)，在結(jié)構(gòu)上存在反饋回路，具有遞歸性，即IIR濾波器的輸出不僅與輸入有關(guān)，而且與過去的輸出有關(guān)。將上式展開得出y(n)表達(dá)式為：在零初始條件下，對(duì)上式進(jìn)行z變換，得到：設(shè)N=M，則傳遞函數(shù)為：上式可寫成：上式具有N個(gè)零點(diǎn)zi和N個(gè)極點(diǎn)pi。若有極點(diǎn)位于單位圓外將導(dǎo)致系統(tǒng)不穩(wěn)定。由于FIR濾波器所有的系數(shù)ai均為0，不存在極點(diǎn)，不會(huì)造成系數(shù)的不穩(wěn)定。對(duì)于IIR濾波器，系統(tǒng)穩(wěn)定的條件如下：若|pi|1，當(dāng)n時(shí)，h(n)，系統(tǒng)不穩(wěn)定。IIR濾波器具有多種形式，主要有：直接型(也稱直接I型)、標(biāo)準(zhǔn)型(也稱直接II型)、變換型、級(jí)聯(lián)型和并聯(lián)型。二階IIR濾波器，又稱為二階基本節(jié)，分為直接型、標(biāo)準(zhǔn)型和變換型。對(duì)于一個(gè)二階IIR濾波器，其輸出可以寫成：1、直接型（1）直接型根據(jù)上式可以得到直接二型IIR濾波器的結(jié)構(gòu)圖。如圖5.1所示。共使用了4個(gè)延遲單元(z-1)。圖5.1 直接I型二階IIR濾波器直接型二階IIR濾波器還可以用圖5.2的結(jié)構(gòu)實(shí)現(xiàn)。圖5.2 直接I型二階IIR濾波器此時(shí)，延時(shí)變量變成了w(n)。可以證明上圖的結(jié)構(gòu)仍滿足二階IIR濾波器輸出方程。前向通道：yn=i=12biwn-i （式5.1）反饋通道：W(n)=xn-j=12ajwn-j 式（5.2）將5.2式代入5.1式可得：從圖5可以看出,左右兩組延遲單元可以重疊,從而得到標(biāo)準(zhǔn)二階IIR濾波器的結(jié)構(gòu)圖,如圖5.3所示.由于這種結(jié)構(gòu)所使用的延遲單元最少(只有2個(gè)),得到了廣泛地應(yīng)用，因此稱之為標(biāo)準(zhǔn)型IIR濾波器。圖5.3 標(biāo)準(zhǔn)型二階IIR濾波器2、級(jí)聯(lián)型級(jí)聯(lián)型結(jié)構(gòu)的系統(tǒng)函數(shù)為：如圖5.4為級(jí)聯(lián)型IIR數(shù)字濾波器結(jié)構(gòu)框圖。圖5.4 級(jí)聯(lián)型IIR數(shù)字濾波器結(jié)構(gòu)框圖采用級(jí)聯(lián)型結(jié)構(gòu)的主要優(yōu)點(diǎn)：一是各基本節(jié)的零點(diǎn)、極點(diǎn)可以很方便地單獨(dú)進(jìn)行調(diào)整；二是可以降低對(duì)二進(jìn)制數(shù)位數(shù)的要求，所需的存儲(chǔ)單元較少，在硬件實(shí)現(xiàn)時(shí)甚至還可以用一個(gè)二階節(jié)進(jìn)行時(shí)分復(fù)用，進(jìn)一步降低對(duì)FPGA硬件資源的要求。5.2 使用DSP Builder設(shè)計(jì)IIR濾波器5.2.1 4階直接型IIR濾波器設(shè)計(jì)在此需要設(shè)計(jì)一個(gè)4階濾波器，給定濾波器的系統(tǒng)函數(shù)如下：H(z)=0.05+0.20z-1+0.31z-2+0.20z-3+0.05z-41+1.95z-1-1.74z-2+0.72z-3-0.12z-4從系統(tǒng)函數(shù)我們可以提取各項(xiàng)系數(shù)如下：a0=1,a1=-1.95,a2=1.74,a3=-0.72,a4=0.12,b0=0.20,b1=0.20,b2=0.31,b3=0.20,b4=0.05在DSP Builder中，建立一個(gè)新模型，按照上述參數(shù)設(shè)計(jì)完成4階IIR濾波器模型，如圖5.5所示。圖5.5 4階IIR濾波器模型建立IIR濾波器模型后就可以進(jìn)行仿真了。Simulink仿真模塊“Pulse Generator”（脈沖發(fā)生器）模擬了一個(gè)單位沖激函數(shù)。通過“Scope”模塊來觀察該直接型IIR濾波器的沖激響應(yīng)。修改Simulink的仿真參數(shù)設(shè)置，設(shè)置“Stop time”仿真停止時(shí)間為“50”，“Solver options”中“Type”為“Fixed-Step”。啟動(dòng)仿真。仿真結(jié)果如圖5.6所示。圖5.6 IIR濾波器仿真結(jié)果在SignalCompiler窗口，選擇“Synthesis”下拉框中的“Synplify”項(xiàng)，選用Synplify對(duì)生成的VHDL代碼進(jìn)行綜合。生成的VHDL代碼如圖5.7所示。圖5.7 4階直接II型IIR數(shù)字濾波器生成的VHDL文件綜合后的TCL如圖5.8所示。圖5.8 綜合后的TCL文件Quartus II編譯：單擊SignalCompiler中的步驟3圖標(biāo)，調(diào)用Quartus II完成編譯適配過程，生成編譯文件：文件和文件。5.2.2 4階級(jí)聯(lián)型IIR濾波器設(shè)計(jì)（1）建立模型建立一個(gè)4階的級(jí)聯(lián)型IIR濾波器模型，該模型共有兩節(jié)2階直接型IIR濾波器構(gòu)成，如圖5.9所示。圖5.9 4階級(jí)聯(lián)型IIR濾波器在上述模塊參數(shù)設(shè)置中，A11等增益模塊應(yīng)設(shè)置為IIR濾波器的系數(shù)，這需要給定或者按照設(shè)計(jì)要求進(jìn)行計(jì)算。（2）IIR濾波器系數(shù)的計(jì)算假設(shè)4階IIR濾波器的設(shè)計(jì)指標(biāo)如下：采樣頻率Fs為50MHz；濾波器類型為高通（HighPass）；濾波器Fc為5MHz；濾波器設(shè)計(jì)類型為Butterworth。打開MATLAB中的FDATool進(jìn)行濾波器系數(shù)計(jì)算，如圖5.10所示。圖5.10 計(jì)算IIR濾波器系數(shù)設(shè)置階數(shù)為4，輸入相關(guān)參數(shù)指標(biāo)，進(jìn)行相關(guān)分析。如圖5.11是IIR濾波器的相頻特性；圖5.12是IIR濾波器的階躍響應(yīng)。圖5.11 IIR濾波器的相頻特性圖5.12 IIR濾波器的階躍響應(yīng)（3）設(shè)置系數(shù)選擇FDATool的“File”