帶通濾波電路設計

1、.帶通濾波電路設計一設計要求（1）信號通過頻率范圍f在100 Hz至10 kHz之間；（2）濾波電路在1 kHz的幅頻響應必須在1 dB范圍內(nèi)，而在100 Hz 至10 kHz濾波電路的幅頻衰減應當在1 kHz時值的3 dB范圍內(nèi)；（3）在10 Hz時幅頻衰減應為26 dB，而在100 kHz時幅頻衰減應至少為16 dB。二電路組成原理由圖（1）所示帶通濾波電路的幅頻響應與高通、低通濾波電路的幅頻響應進行比較，不難發(fā)現(xiàn)低通與高通濾波電路相串聯(lián)如圖（2），可以構(gòu)成帶通濾波電路，條件是低通濾波電路的截止角頻率WH大于高通電路的截止角頻率WL，兩者覆蓋的通帶就提供了一個帶通響應。 圖（1） 低通截止

2、角頻率 高通截止角頻率必須滿足WLWH 圖（2）3 電路方案的選擇參照教材10.3.3有源帶通濾波電路的設計。這是一個通帶頻率范圍為100HZ-10KHZ的帶通濾波電路，在通帶內(nèi)我們設計為單位增益。根據(jù)題意，在頻率低端f=10HZ時，幅頻響應至少衰減26dB。在頻率高端f=100KHZ時，幅頻響應要求衰減不小于16dB。因此可以選擇一個二階高通濾波電路的截止頻率fH=10KHZ,一個二階低通濾波電路的fL=100HZ，有源器件仍選擇運放LF142，將這兩個濾波電路串聯(lián)如圖所示，就構(gòu)成了所要求的帶通濾波電路。由教材巴特沃斯低通、高通電路階數(shù)n與增益的關(guān)系知Avf1=1.586，因此，由兩級串聯(lián)的

3、帶通濾波電路的通帶電壓增益（Avf1）2=（1.586）2=2.515,由于所需要的通帶增益為0dB,因此在低通濾波器輸入部分加了一個由電阻R1、R2組成的分壓器。 圖（3） 3 元件參數(shù)的選擇和計算在選用元件時，應當考慮元件參數(shù)誤差對傳遞函數(shù)帶來的影響?，F(xiàn)規(guī)定選擇電阻值的容差為1%，電容值的容差為5%。由于每一電路包含若干電阻器和兩個電容器，預計實際截止頻率可能存在較大的誤差（也許是+10%）。為確保在100Hz和10kHz處的衰減不大于3dB.現(xiàn)以額定截止頻率90Hz和1kHz進行設計。前已指出，在運放電路中的電阻不宜選擇過大或較小。一般為幾千歐至幾十千歐較合適。因此，選擇低通級電路的電容

4、值為1000pF，高通級電路的電容值為0.1F，然后由式可計算出精確的電阻值。對于低通級由于已知c=1000pF和fh=11kHz,由式算得R3=14.47k,先選擇標準電阻值R3=14.0k.對于高通級可做同樣的計算。由于已知C=0.1F和fL=90Hz，可求出R7=R818k考慮到已知Avf1=1.586，同時盡量要使運放同相輸入端和反相輸入端對地的直流電阻基本相等，現(xiàn)選擇R5=68k，R10=82k,由此可算出R4=(Avf1-1)R539.8k,R9=(Avf1-1)R1048k，其容差為1。設計完成的電路如圖所示。信號源vI通過R1和R2進行衰減，它的戴維寧電阻是R1和R2的并聯(lián)值，

5、這個電阻應當?shù)扔诘屯夒娮鑂3(=14k)。因此，有由于整個濾波電路通帶增益是電壓分壓器比值和濾波器部分增益的乘積，且應等于單位增益，故有聯(lián)解式 和 ，并選擇容差為1的額定電阻值，得R1=35.7k和R2=23.2k。4 電路仿真分析1.設計好電路后，根據(jù)電路圖進行仿真。仿真圖如圖（4） 圖（4）2. 仿真電路調(diào)試及測試結(jié)果（紅線為輸入，黃線為輸出） 圖（5）仿真圖（1） 輸入100HZ，Vpp=5v正弦波 圖（6）（2） 輸入300HZ，Vpp=5v正弦波 圖（7）（3） 輸入1000HZ，Vpp=5v正弦波 圖（8）（4） 輸入3KHZ，Vpp=5v正弦波 圖（9）（5）輸入30KHZ，Vpp