計(jì)算機(jī)組成原理期末考試范圍

1、Take-home Exam TwoID: Name:張林一. 選擇題 （每小題2分，共20分）1 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_D_。A RAM存貯器B ROM存貯器C 主存貯器D cache、主存貯器和外存貯器2 某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為_B_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-313 存儲(chǔ)單元是指_B_。A 存放一個(gè)二進(jìn)制信息位的存貯元B 存放一個(gè)機(jī)器字的所有存貯元集合C 存放一個(gè)字節(jié)的所有存貯元集合D 存放兩個(gè)字節(jié)的所有存貯元集合；4 變址尋址方式中，操作數(shù)的有效地址等于_C_。A 基值寄存器內(nèi)

2、容加上形式地址（位移量）B 堆棧指示器內(nèi)容加上形式地址（位移量）C 變址寄存器內(nèi)容加上形式地址（位移量）D 程序記數(shù)器內(nèi)容加上形式地址（位移量）5. 六七十年代，在美國(guó)的_D_州，出現(xiàn)了一個(gè)地名叫硅谷。該地主要工業(yè)是_它也是_的發(fā)源地。A 馬薩諸塞 ，硅礦產(chǎn)地，通用計(jì)算機(jī)B 加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)D加利福尼亞，微電子工業(yè)，微處理機(jī)6. 用某個(gè)寄存器中操作數(shù)的尋址方式稱為_C_尋址。A 直接 B 間接 C 寄存器 D 寄存器間接7. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是_A_。 A 4MB B 2MB C

3、2M D 1M8. 主存貯器和CPU之間增加cache的目的是_A_。A 解決CPU和主存之間的速度匹配問題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是_C_。 A. 每一條機(jī)器指令由一條微指令來執(zhí)行 B. 每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行 C. 每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行 D. 一條微指令由若干條機(jī)器指令組成10. 程序控制類指令的功能是_D_。 A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送 C 進(jìn)行CPU和I / O設(shè)備之間的數(shù)據(jù)傳送

4、 D 改變程序執(zhí)行順序 二. 填空題 （每空1分 ，共20分）1. CPU從 _存儲(chǔ)器_取出一條指令并執(zhí)行這條指令的時(shí)間和稱為_指令周期_。由于各種指令的操作功能不同，各種指令的指令周期是 _不相同的_。2. 微程序設(shè)計(jì)技術(shù)是利用_軟件_方法設(shè)計(jì)_控制器_的一門技術(shù)。具有規(guī)整性、可維護(hù)性、 _等一系列優(yōu)點(diǎn)。3. 對(duì)存儲(chǔ)器的要求是 _速度快_， _容量大_，_價(jià)格低_。為了解決這三方面的矛盾,計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。4. RISC指令系統(tǒng)的最大特點(diǎn)是： _指令條數(shù)少_； _指令長(zhǎng)度固定_; _指令格式和尋址方式_種類少。只有取數(shù) / 存數(shù)指令訪問存儲(chǔ)器。5. 指令操作碼字段表征指令的_，而地

5、址碼字段指示_。6. 在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為_.總線 _。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、_地址_、C._ 控制 _信息。7. 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)_性能_的重要因素，它的_格式_和_功能_不僅直接影響到機(jī)器的硬件結(jié)構(gòu)而且也影響到系統(tǒng)軟件。三. 應(yīng)用題 （每小題8分，共40分） 1. 求證：X補(bǔ)+ Y 補(bǔ) = X + Y 補(bǔ) （mod 2）證：x補(bǔ)+y補(bǔ)=x+y補(bǔ) (mod2)現(xiàn)分四種情況來證明。假設(shè)采用定點(diǎn)小數(shù)表示，因此證明的先決條件是|x|1，|y|1,|x+y|0,y0,則x+y0相加兩數(shù)都是正數(shù)，故其和也一定是正數(shù)。正數(shù)的補(bǔ)

6、碼和原碼是一樣的，根據(jù)數(shù)據(jù)補(bǔ)碼定義可得：x補(bǔ)+y補(bǔ)=x+y=x+y補(bǔ) (mod2)(2) x0,y0或x+y0時(shí)，2+(x+y)2,進(jìn)位2必丟失，又因（x+y）0,所以x補(bǔ)+y補(bǔ)=x+y=x+y補(bǔ) （mod2）當(dāng)x+y0時(shí)，2+(x+y)2,又因（x+y）0,所以x補(bǔ)+y補(bǔ)=2+(x+y)=x+y補(bǔ) (mod2)(3)x0,則x+y0或x+y0這種情況和第二種情況一樣，把x和y的位置對(duì)調(diào)即得證。(4)x0,y0,則x+y0相加兩數(shù)都是負(fù)數(shù)，則其和也一定是負(fù)數(shù)，因?yàn)閤補(bǔ)=2+x, y補(bǔ)=2+y所以x補(bǔ)+y補(bǔ)=2+x+2+y=2+(2+x+y)上式右邊分為“2”和（2+x+y）兩部分。既然（x+y

7、）是負(fù)數(shù)，而其絕對(duì)值又小于1，那么（2+x+y）就一定是小于2而又大于1的數(shù)，進(jìn)位“2”必丟失。又因（x+y）0,所以x補(bǔ)+y補(bǔ)=2+(x+y)=x+y補(bǔ) (mod2)2. 某計(jì)算機(jī)字長(zhǎng)32位，有16個(gè)通用寄存器，主存容量為1M字，采用單字長(zhǎng)二地址指令，共有64條指令，試采用四種尋址方式（寄存器、直接、變址、相對(duì)）設(shè)計(jì)指令格式。解：64條指令需占用操作碼字段（OP）6位，源寄存器和目標(biāo)寄存器各4位，尋址模式（X）2位，形式地址（D）16位，其指令格式如下： 31 26 25 22 21 18 17 16 15 0OP目標(biāo) 源X D尋址模式定義如下：X= 0 0 寄存器尋址 操作數(shù)由源寄存器號(hào)和

8、目標(biāo)寄存器號(hào)指定X= 0 1 直接尋址 有效地址 E= (D)X= 1 0 變址尋址 有效地址 E= (Rx)D X= 1 1 相對(duì)尋址 有效地址 E=（PC）D 其中Rx為變址寄存器（10位），PC為程序計(jì)數(shù)器（20位），位移量D可正可負(fù)。該指令格式可以實(shí)現(xiàn)RR型，RS型尋址功能。3. 有一個(gè)16K16的存儲(chǔ)器，由1K4位的DRAM芯片構(gòu)成問:（1）總共需要多少DRAM芯片?（2）畫出存儲(chǔ)體的組成框圖。存儲(chǔ)器的總?cè)萘繛?6K16位=256K位，所以用RAM芯片為4K位，故芯片總數(shù)為 256K位/4K位 = 64片。 （2）由于存儲(chǔ)單元數(shù)為16K，故地址長(zhǎng)度為14位（設(shè)A13A0）。芯片單元數(shù)

9、為1K則占用地址長(zhǎng)度為10位（A9A0）。每一組16位（4片），共16組，組與組間譯碼采用 4：16譯碼。組成框圖如圖A5.4所示。 A9A0CS15 CS1 CS0 CS15 CS2 CS1 CS01K4 1K4 1K4 4:16譯碼器 4 4 4 A13 A12 A11 A10D15-D0 圖A5.44. 已知某8位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用4K4位RAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問：（1） 若每個(gè)摸條為32K8位，共需幾個(gè)模塊條？（2） 每個(gè)模塊內(nèi)共有多少片RAM芯片？（3） 主存共需多少RAM芯片？CPU如何選擇各模塊條？解：（1）由于

10、主存地址碼給定18位，所以最大存儲(chǔ)空間為218 = 256K，主存的最大 容量為256KB?，F(xiàn)每個(gè)模塊條的存儲(chǔ)容量為32KB，所以主存共需256KB / 32KB = 8 塊板。 （2） 每個(gè)模塊條的存儲(chǔ)容量為32KB，現(xiàn)使用4K4位的RAM芯片拼成4K8位（共8組），用地址碼的低12（A0A11）直接接到芯片地址輸入端，然后用地址的高3位（A14A12）通過3 ：8譯碼器輸出分別接到8組芯片的選片端。共有82 = 16個(gè)RAM。 （3） 據(jù)前面所得，共需8個(gè)模條，每個(gè)模條上有16片芯片，故主存共需816 =128片RAM芯片。5. 某微機(jī)的指令格式如下所示： 15 10 9 8 7 0操作碼

11、XDD: 位移量X:尋址特征位 X=00：直接尋址； X=01：用變址寄存器X1進(jìn)行變址； X=10：用變址寄存器X2進(jìn)行變址； X=11：相對(duì)尋址設(shè)（PC）=1234 H,( X1)=0037H,( X2)=1122H(H代表十六進(jìn)制數(shù))，請(qǐng)確定下列指令的有效地址。4420H 2244H 1322H 3521H 6723H解: 1）X=00 , D=20H ,有效地址E=20H 2) X=10 , D=44H ,有效地址E=1122H+44H=1166H 3) X=11 , D=22H ,有效地址E=1234H+22H=1256H 4) X=01 , D=21H ,有效地址E=0037H+2

12、1H=0058H 5）X=11 , D=23H ,有效地址 E=1234H+23H=1257H四. 簡(jiǎn)答題（每題5分，共20分）1. DRAM存儲(chǔ)器為什么要刷新？解：DRAM存儲(chǔ)元是通過柵極電容存儲(chǔ)電荷來暫存信息。由于存儲(chǔ)的信息電荷終究是有泄漏的，電荷數(shù)又不能像SRAM存儲(chǔ)元那樣由電源經(jīng)負(fù)載管來補(bǔ)充，時(shí)間一長(zhǎng)，信息就會(huì)丟失。為此必須設(shè)法由外界按一定規(guī)律給柵極充電，按需要補(bǔ)給柵極電容的信息電荷，此過程叫“刷新”。2. CPU中有哪些主要的寄存器？其功能是什么？（1） 指令寄存器（IR）：用來保存當(dāng)前正在執(zhí)行的一條指令。（2） 程序計(jì)數(shù)器（PC）：用來確定下一條指令的地址。（3） 地址寄存器（AR）：用來保存當(dāng)前CPU所訪問的內(nèi)存單元的地址。（4） 緩沖寄存器（DR）：作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差 別。 在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。（5） 通用寄存器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。（6） 狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條 件碼內(nèi)容。