CMOS模擬集成電路的設(shè)計ch2器件物理課件

1、CMOS模擬集成電路的設(shè)計ch2器件物理,1,模擬CMOS集成電路設(shè)計,第 2 章 MOS器件物理基礎(chǔ),CMOS模擬集成電路的設(shè)計ch2器件物理,2,2.1 基本概念,漏（D: drain）、 柵（G: gate）、 源（S: source）、襯底（B: bulk,MOSFET：一個低功耗、高效率的開關(guān),CMOS模擬集成電路的設(shè)計ch2器件物理,3,MOS符號,模擬電路中常用符號,數(shù)字電路中常用,MOSFET是一個四端器件,CMOS模擬集成電路的設(shè)計ch2器件物理,4,2.2 MOS的I/V特性,溝道的形成,CMOS模擬集成電路的設(shè)計ch2器件物理,5,閾值電壓VTH NMOS管的閾值電壓通常

2、定義為界面的電子濃度等于P型襯底的多子濃度時的柵極電壓,在基礎(chǔ)分析中，假定VGS大于VTH時，器件會突然導(dǎo)通,通常通過溝道注入法來改變閾值電壓的大小,CMOS模擬集成電路的設(shè)計ch2器件物理,6,MOS器件的3個工作區(qū),1. 截止區(qū) cutoff,VGSVTH,CMOS模擬集成電路的設(shè)計ch2器件物理,7,2. 線性區(qū) triode or linear region,MOSFET 處于線性區(qū),CMOS模擬集成電路的設(shè)計ch2器件物理,8,Derivation of I/V Characteristics,CMOS模擬集成電路的設(shè)計ch2器件物理,9,I/V Characteristics (c

3、ont.,CMOS模擬集成電路的設(shè)計ch2器件物理,10,I/V Characteristics (cont.,CMOS模擬集成電路的設(shè)計ch2器件物理,11,深三極管區(qū),線性區(qū)的MOSFET等效為一個線性電阻（導(dǎo)通電阻Ron,CMOS模擬集成電路的設(shè)計ch2器件物理,12,3. 飽和區(qū) active or saturation region,過驅(qū)動電壓 Vov 有效電壓Veff 過飽和電壓 Vsat,一個重要的概念（VGS-VTH,CMOS模擬集成電路的設(shè)計ch2器件物理,13,飽和區(qū)內(nèi)，電流近似只與 W/L 和過飽和電壓VGS-VTH 有關(guān)，不隨源漏電壓VDS變化,因此在VGS不變的條件下

4、MOSFET可以等效為恒流源,CMOS模擬集成電路的設(shè)計ch2器件物理,14,跨導(dǎo)是小信號(AC)參數(shù)，用來表 征MOSFET將電壓變化轉(zhuǎn)換為電流 變化的能力。反映了器件的靈敏度 VGS對ID的控制能力,引入重要的概念 跨導(dǎo) gm,transconductance,利用這個特點可以實現(xiàn)信號的放大,如果在柵極上加上信號，則 飽和區(qū)的MOSFET可以看作是 受VGS控制的電流源,CMOS模擬集成電路的設(shè)計ch2器件物理,15,CMOS模擬集成電路的設(shè)計ch2器件物理,16,到此為止，我們已經(jīng)學(xué)習(xí)了MOSFET的三種用途,開關(guān)管,恒流源,放大管,分別處在什么工作區(qū),CMOS模擬集成電路的設(shè)計ch2器

5、件物理,17,怎么判斷MOSFET處在什么工作區(qū),方法二： （源極電壓不方便算出時） 比較柵極Vg和漏端Vd的電壓高低,方法一： 比較源漏電壓Vds和過飽和電壓Vsat的高低,CMOS模擬集成電路的設(shè)計ch2器件物理,18,圖中MOS管的作用是什么？應(yīng)該工作在什么工作區(qū),思考題,CMOS模擬集成電路的設(shè)計ch2器件物理,19,即NMOS開關(guān)不能傳遞最高電位，僅對低電位是比較理想的開關(guān),相對的，PMOS開關(guān)不能傳遞最低電位，僅對高電位是比較理想的開關(guān),CMOS模擬集成電路的設(shè)計ch2器件物理,20,CMOS模擬集成電路的設(shè)計ch2器件物理,21,2.3 二級效應(yīng),體效應(yīng) 在前面的分析中，我們未加

6、說明地假定襯底和源都是接地的（for NMOS）。實際上當(dāng)VBVS時，器件仍能正常工作，但是隨著VSB的增加，閾值電壓VTH會隨之增加，這種體電位（相對于源）的變化影響閾值電壓的效應(yīng)稱為體效應(yīng)，也稱為“背柵效應(yīng),其中，為體效應(yīng)系數(shù)，典型值0.3-0.4V1/2,CMOS模擬集成電路的設(shè)計ch2器件物理,22,溝道層通過Cox耦合到柵極，通過CD 耦合到體區(qū),所以體區(qū)電壓同樣可以（通過CD的耦合作用）影響溝道中載流子的濃度，影響導(dǎo)電性，或者說閾值電壓的大小,CMOS模擬集成電路的設(shè)計ch2器件物理,23,體效應(yīng)對電路性能的影響,體效應(yīng)會導(dǎo)致設(shè)計參量復(fù)雜化， AIC設(shè)計通常不希望有體效應(yīng),CMOS

7、模擬集成電路的設(shè)計ch2器件物理,24,溝道長度調(diào)制效應(yīng) 當(dāng)溝道發(fā)生夾斷后，如果VDS繼續(xù)增大，有效溝道長度L會隨之減小，導(dǎo)致漏源電流 ID 的大小略有上升，飽和區(qū)的電流方程需要做如下修正,L越大，溝調(diào)效應(yīng)越小,其中為溝道長度調(diào)制系數(shù),CMOS模擬集成電路的設(shè)計ch2器件物理,25,溝調(diào)效應(yīng)使飽和區(qū)的MOSFET不能再看成理想的電流源， 而具有有限大小的輸出電阻ro,CMOS模擬集成電路的設(shè)計ch2器件物理,26,亞閾值導(dǎo)電性（弱反型） 在初步分析MOSFET的時候，我們假設(shè)當(dāng)VGS VTH時，器件會突然關(guān)斷，即ID會立即減小到零；但實際上當(dāng)VGS略小于VTH 時，有一個“弱”的反型層存在，I

8、D大小隨VGS下降存在一個“過程”，與VGS呈指數(shù)關(guān)系,CMOS模擬集成電路的設(shè)計ch2器件物理,27,柵和溝道之間的氧化層電容C1 襯底和溝道之間的耗盡層電容C2 多晶硅柵與源和漏交疊而產(chǎn)生的電容C3、C4，每單位寬度交疊電容用Cov表示 源/漏與襯底之間的結(jié)電容C5、C6,2.4 MOS器件電容,分析高頻交流特性時 必須考慮寄生電容的影響,根據(jù)物理結(jié)構(gòu)，可以把 MOSFET的寄生電容分為,CMOS模擬集成電路的設(shè)計ch2器件物理,28,器件關(guān)斷時，CGD=CGS=CovW， CGB由氧化層電容和耗盡區(qū)電容串連得到 深三極管區(qū)時，VDVS， 飽和區(qū)時,在三極管區(qū)和飽和區(qū)，CGB通?？梢员缓雎?/p>

9、,在電路分析中我們關(guān)心器件各個端口的等效電容,CMOS模擬集成電路的設(shè)計ch2器件物理,29,大信號和小信號模型,大信號模型 用于描述器件整體的電壓-電流關(guān)系，通常為非線性 小信號模型 如果在靜態(tài)工作點（偏置）上疊加變化的信號（交流信號），其幅度“足夠小”，則可以用線性化的模型去近似描述器件，這種線性化模型就是小信號模型,CMOS模擬集成電路的設(shè)計ch2器件物理,30,2.5 MOS小信號模型,CMOS模擬集成電路的設(shè)計ch2器件物理,31,小信號參數(shù),CMOS模擬集成電路的設(shè)計ch2器件物理,32,MOS管的完整小信號模型,對于手算，模型不是越復(fù)雜越好。 能提供合適的精度即可,CMOS模擬集

10、成電路的設(shè)計ch2器件物理,33,MOS SPICE模型,模型精度決定電路仿真精度 最簡單的模型Level 1，0.5m 適于手算,CMOS模擬集成電路的設(shè)計ch2器件物理,34,NMOS VS PMOS,在大多數(shù)工藝中，NMOS管性能比PMOS管好 遷移率4：1，高電流驅(qū)動能力，高跨導(dǎo) 相同尺寸和偏置電流時，NMOS管rO大，更接近理想電流源，能提供更高的電壓增益 對Nwell 工藝，用PMOS管可消除體效應(yīng) 獨占一個阱，可以有不同的體電位,CMOS模擬集成電路的設(shè)計ch2器件物理,35,NMOS管與PMOS管工藝參數(shù)的比較,CMOS模擬集成電路的設(shè)計ch2器件物理,36,長溝道器件和短溝道器件,前面的分析是針對長溝道器件（4m以上）而言 對短溝道器件而言，關(guān)系式必須修正 用簡單模型手算，建立直覺；用復(fù)雜模型仿真，得到精確結(jié)果,CMOS模擬集成電路的設(shè)計ch2器件物理,37,MOS管用作電容器時,CMOS模擬集成電路的設(shè)計ch2器件物理,38,并聯(lián),串聯(lián),思考,CMOS模擬集成電路的設(shè)計ch2器件物理,39,注意不要混淆管子的寬W和長L,以及串并聯(lián)關(guān)系,倒比管,CMOS模擬集成電路的設(shè)計ch2器件物理,40,解釋什么是小信號跨