EMC 測(cè)試整改實(shí)用方法優(yōu)秀課件

1、1,EMI常用對(duì)策方式及 EMI 設(shè)計(jì)簡(jiǎn)介,信華科技(深圳)有限公司 -對(duì)策部,2,EMC簡(jiǎn)介,EMC (Electro-Magnetic Compatibility) - 裝置 整組設(shè)備或系統(tǒng),在其本身的電磁環(huán)境中能圓滿(mǎn)完成動(dòng)作,同時(shí)不 會(huì)讓其它在此環(huán)境中的 設(shè)備承受難以忍受的電磁干擾. EMI (Electro-Magnetic Interference) - 裝置整組設(shè)備或系統(tǒng)動(dòng)作時(shí)自身產(chǎn)生的雜訊. EMS (Electro-Magnetic Susceptibility) - 裝置整組設(shè)備或系統(tǒng)在電磁擾的環(huán)境中承受其它雜訊干擾的能力,3,EMC簡(jiǎn)介,EMC(就是電磁兼容性)簡(jiǎn)單講就是：

2、 - 電子電氣產(chǎn)品在操作時(shí),本身會(huì)產(chǎn)生可能會(huì)干擾到其它產(chǎn)品操作 的電磁波(EMI),同時(shí)其本身也會(huì)受到來(lái)自此環(huán)境中其它產(chǎn)品發(fā)出的 電磁干擾（EMS) 。即是規(guī)範(fàn)產(chǎn)品的電磁干擾波,使其不會(huì)影響到其 它的產(chǎn)品運(yùn)作,同時(shí)本身具備可以抵抗外界干擾的能力,4,EMC簡(jiǎn)介,EMC的構(gòu)成,5,EMC簡(jiǎn)介,造成EMC的三要素: A.干擾源: 自然的 人為的 B.干擾路徑:空間輻射,傳導(dǎo) 等 C.受干擾設(shè)備:電視機(jī) 收音機(jī) 電話 飛機(jī) 醫(yī)療設(shè)備 等 路徑,干擾源,被干擾設(shè)備,6,EMC簡(jiǎn)介,為何要求電磁兼容: 電子電氣產(chǎn)品之普及,已成為生活中不可或缺的一部分,伴隨著而來(lái)的 電磁干擾的影響很廣.小至電視畫(huà)面受影響

3、,大至危害飛機(jī)安全等,甚至 影響人體健康的可能,有鑒于此許多國(guó)家都已要求產(chǎn)品需通過(guò)電磁兼容 的測(cè)試才能進(jìn)入市場(chǎng)銷(xiāo)售,同時(shí)有些國(guó)家也將電磁兼容技術(shù)作為壁壘限制進(jìn) 口產(chǎn)品，迫使他國(guó)通過(guò)提高成本等來(lái)降低對(duì)本國(guó)產(chǎn)品的衝擊 通常的指令: 有歐盟的EMC規(guī)範(fàn),通常產(chǎn)品標(biāo)示CE以表明符合EMC等歐盟指令才能 輸入歐洲,可以通過(guò)歐盟認(rèn)證的實(shí)驗(yàn)室或自我宣告方式進(jìn)行。美國(guó)的FCC，凡 銷(xiāo)往美國(guó)的電子通訊產(chǎn)品皆需符合FCC所制定的相應(yīng)規(guī)範(fàn),7,EMI的發(fā)生和傳播路徑,主要介紹三項(xiàng)和你們的產(chǎn)品相關(guān)的測(cè)試 1.空間輻射 Radiation,8,EMI的發(fā)生和傳播路徑,9,EMI的發(fā)生和傳播路徑,10,EMI的發(fā)生和傳播

4、路徑,Radiated limit(for CE,Radiated limit(for FCC,11,EMI的發(fā)生和傳播路徑,2.傳導(dǎo) Conduction,12,EMI的發(fā)生和傳播路徑,13,EMI的發(fā)生和傳播路徑,14,EMI的發(fā)生和傳播路徑,Conducted limit(for CE,15,EMI的發(fā)生和傳播路徑,3.ESD 靜電,16,EMI的發(fā)生和傳播路徑,3.ESD 靜電,17,EMI的發(fā)生和傳播路徑,EMC對(duì)策工作的目的: 將EUT本身產(chǎn)生的乾擾降低,符合標(biāo)準(zhǔn)要求,同時(shí)EUT本身抗乾擾能力提高，同樣滿(mǎn)足要求。 1. EMI的產(chǎn)生原理: 電場(chǎng)和磁場(chǎng)伴隨著電壓和電流作用而產(chǎn)生的,主

5、要是單位時(shí)間內(nèi)電壓電流的變化率dI/dt dv/dt影響,如果dI/dt dv/dt越高相應(yīng)產(chǎn)生的電場(chǎng)和磁場(chǎng)乾擾就越強(qiáng). 2. EMI的輻射傳播路徑: 雜訊是以電波的特性，電場(chǎng)和磁場(chǎng)的方式來(lái)傳播,18,EMI的發(fā)生和傳播路徑,19,EMI 對(duì)策原理,1. EMI形成原因,源頭 : Clock (square wave) 的上升沿或下降沿瞬間變化產(chǎn)生的乾擾,還有 high frequency signal line. 路徑 : 通過(guò)空間及乾擾強(qiáng)度大的線. 感應(yīng)天線 : 乾擾的天線.主要由PCB板上的Trace,連接線,外接線,20,EMI 對(duì)策原理,2. EMI對(duì)策思路 (1) 從根源入手,從源

6、頭上將輻射能量降低 例如:時(shí)鐘crystal引角串入電阻,clock線上串入磁珠電阻等 (2) 破壞或改變輻射乾擾的路徑 減少耦合機(jī)制,通常當(dāng)trace 為干擾信號(hào)頻率的/4時(shí)干擾最強(qiáng),可以改 動(dòng)走線或加強(qiáng)濾波 (3) 輻射機(jī)制的破壞: 減少縫隙,加強(qiáng)濾波,改變線的位置,21,EMI 對(duì)策原理,3. EMI對(duì)策的診斷方式 對(duì)於一臺(tái)EUT,首先我們按照標(biāo)準(zhǔn)的測(cè)試方法進(jìn)行EMI輻射干擾確認(rèn),找到測(cè)試Fail的頻率點(diǎn),然後從EUT實(shí)際特點(diǎn)判斷,輻射天線的影響,路徑的影響及Source的影響,然後再根據(jù)各種因素產(chǎn)生的影響採(cǎi)取相應(yīng)的措施.以輻射為例介紹在Chamber內(nèi)的初步診斷: 一. 找到最大輻射方

7、向 二. 移除週邊的信號(hào)線 三. EUT本身電源線輻射干擾的判斷 四. 檢查EUT金屬外殼螺絲有無(wú)擰緊,接插口的接地是否良好. 五.內(nèi)部可移除接插線的判斷,除電源線外,其它可移除的線移除,不可移除 的加core判斷,22,EMI 對(duì)策原理,上述工作完成之後EUT Fail的頻點(diǎn)仍然很高需要查找其根源Source進(jìn)行細(xì)步診斷. （利用頻譜分析儀及電場(chǎng)磁場(chǎng)探棒） 一. 以磁場(chǎng)探棒探測(cè)電路板上各主要部分元件雜訊乾擾的強(qiáng)度比較找到高點(diǎn). 二. 以電場(chǎng)探棒或探針探測(cè)一步中主要部分的元器件引腳連接器比較找到高點(diǎn). 上述找到乾擾的源頭與傳播路徑,相關(guān)天線根據(jù)實(shí)際情況進(jìn)行相關(guān)的對(duì)策處理,23,EMI 對(duì)策原理

8、,4. EMI對(duì)策的處理方式 (1) 機(jī)器外部構(gòu)造的屏蔽處理 (切斷干擾的傳播路徑使干擾消耗) (2) 機(jī)器外部的電源線信號(hào)線處理 (因?yàn)橛行╊l率干擾特別是30-300MHZ之間的干擾是通過(guò)接插線二次傳遞 干擾,再到輻射到空間) (3) 機(jī)器內(nèi)部的電源線信號(hào)線處理 (線材剪短,線材纏繞,線材遠(yuǎn)離干擾) (4) 元器件擺設(shè)及走線對(duì)器件的位置及內(nèi)部走線控制 (5) 機(jī)器內(nèi)部振盪線路 (6) 元器件選用 (選擇各種性能參數(shù)與干擾類(lèi)似的相關(guān)的特殊的元器件,24,EMI 對(duì)策原理,在處理EMI問(wèn)題時(shí)對(duì)策修改方法往往不只是一種，可以針對(duì)產(chǎn)品的實(shí)際情況,選擇量產(chǎn)時(shí)可實(shí)施較好，成本較低的方式。 5. EMI常

9、用的對(duì)策處理方法 (1). 屏蔽:外部採(cǎi)用金屬外殼或PCB上主振蕩放大部分主IC SDRAM加屏蔽罩 塑料外殼內(nèi)部噴涂導(dǎo)電漆或采用電鍍外殼. (2). 接地: 加粗PCB板上的地線增大PCB板與金屬外殼的接地面積乾擾較大主IC背面地可用導(dǎo)電泡棉或金屬?gòu)椘苯咏拥貙⒏蓴_直接導(dǎo)入入地改變接地點(diǎn),改變乾擾路徑,縮小迴路面積,25,EMI 對(duì)策原理,5. EMI常用的對(duì)策處理方法(續(xù)) (3). 濾波: a. 加電阻: 30-50在Clock, data line, I/O port和其它含有雜訊的電路. b. 加電容: 10-100P在Clock, power,data Line, I/O port

10、及其它針對(duì)所想 抑制含有雜訊的電路. c. 加電感: power, K/B,data line Clock. d. 加bead: power Clock data line I/O port. e. 加core: 機(jī)器內(nèi)部及外部電纜線上,電源線上. f. Common Choke:USB2.0, DC Power, AC Power. g. LC或RC濾波: Clock,data line, I/O port, Power. h. 型濾波: DC power的輸入端或IC的power輸入端. I. T型濾波: 雜訊較大的Clock, data line, I/O port, DC power及

11、其他電路. 上述對(duì)策方式使用後的位置及大小需經(jīng)過(guò)多次的測(cè)試來(lái)決定較佳的值,26,EMI 對(duì)策原理,濾波圖,27,EMI 對(duì)策原理,6.Reconfirm工作 在許多EMI對(duì)策上我們會(huì)面臨Golden Sample可符合爾量產(chǎn)卻無(wú)法符合的困擾,會(huì)有這種現(xiàn)象最主要的是沒(méi)有逐一確認(rèn)所下的對(duì)策是否有效,找reconfirm的工作量很重要的 步驟如下: 一.將所加的對(duì)策修改逐一取下看雜訊是否升高 二.再將對(duì)策逐一加下看雜訊是否降低 三.將所有對(duì)策加到另一臺(tái)相同sample上看是否符合 經(jīng)過(guò)反覆確認(rèn)可以確保量產(chǎn)的穩(wěn)定,同時(shí)對(duì)各對(duì)策的細(xì)節(jié)加以確定,28,EMI Conduction對(duì)策方法,主要針對(duì)adap

12、tor 電源部分(0.15MHz30MHz,X電容,Y電容,Differential choke,X電容作用:抑制 differential mode choke ,電容值越大對(duì)低頻效果越佳 Differential:電感抑制differential mode 雜訊,感值越大對(duì)低頻效果越佳 Y電容:抑制common mode雜訊電容值越大對(duì)低頻效果越佳,在安規(guī)方面 有漏電流限制, 不可超過(guò)472 Common電感:抑制common mode雜訊,感值越大低頻雜訊效果越佳 這四種元件相互搭配,調(diào)整系數(shù),調(diào)整位置,同時(shí)達(dá)到對(duì)雜訊良好的抑制效果,Common choke,29,ESD的對(duì)策方法,1.

13、 結(jié)構(gòu)上進(jìn)行調(diào)整,減少外殼的孔縫,部分電鍍位置確定 ,遠(yuǎn)離敏感電路. 2. 電路中重要電源線信號(hào)線對(duì)地加電容及Varistor. 3. PCB板上地處理,利用阻抗較低的地網(wǎng)絡(luò)將能量消耗掉, 避免進(jìn)入敏感電路. 4。主IC附近的電源，信號(hào)線處理。 5。較長(zhǎng)信號(hào)線上加CORE,30,EMI 對(duì)策原理,EMI的設(shè)計(jì)對(duì)於整個(gè)產(chǎn)品開(kāi)發(fā)無(wú)論在時(shí)間上還是在成本花費(fèi)上都很重要,31,EMI 設(shè)計(jì),整體結(jié)構(gòu)上設(shè)計(jì) (1) 機(jī)器外殼屏蔽處理 a. Metal:開(kāi)孔方式以不規(guī)則及小圓孔的原則,避免長(zhǎng)縫隙，接縫處要充分密合滴水不漏,密不透風(fēng),絕緣漆不要噴到機(jī)殼內(nèi)表面，螺絲接觸處。 b. Plastic: 噴導(dǎo)電漆在內(nèi)

14、殼，接縫處上下蓋接觸面積加大，接觸良好。 (2) 機(jī)器內(nèi)部電源線和信號(hào)線處理 a. short b.core(for below300MHZ noise) c.shielding(for above 300MHZ noise) (3) 機(jī)器外部電源線和信號(hào)線處理 a. short b.core(for below300MHZ noise) c.shielding(for above 300MHZ noise,32,PCB板上設(shè)計(jì) (1) PCB板上元件的擺設(shè)布置 I/O口應(yīng)遠(yuǎn)離 主IC, SDRAM及較高頻率的晶振，相互作用的元件儘量放一起, 維持最短路徑擺放;晶振電路盡量靠近其主IC;PCB

15、板各端口的插接線避免交叉跨越電路主板,避免 交互干擾，相互耦合。 (2)Ground處理,Analog與Digital安排分開(kāi) CPU處地與其它地切割開(kāi)串入濾波，使高雜訊區(qū)隔離,（如地面積很大不用切割）I/O端口地適當(dāng)切割，為低頻雜訊提供Bypass干擾地，I/O connector地與金屬機(jī)殼密合, Main board 利用螺絲孔使內(nèi)層Ground和金屬機(jī)殼連接.地層儘量布大,消除懸空地,增多接地過(guò)孔,EMI 設(shè)計(jì),33,EMI 設(shè)計(jì),3)濾波設(shè)計(jì) Source處理: Bypass capacitor(20P-100P) Bead(500) Resistor(22-47) I/O Port

16、處理: Bypass(20P-100P) Bead(阻抗500 ) Resistor(2247 ) VCC/Ground處理: Bypass capacitor(可根據(jù)干擾情況加大小） and Bead（注意DC阻抗不能太大） (4) 布線先後順序控制原則 從EMI角度來(lái)講，先布重要的信號(hào)線如高電流變化率di/dt 的信號(hào)線, 大功率方波振盪器,時(shí)鐘等高頻線,再布其它低頻線,電源線,地線。目的減少它們的長(zhǎng)度,34,EMI 設(shè)計(jì),5) 環(huán)路最小原則 信號(hào)線,電源線和他們回路組成面積越小越好可以布地線跟隨信號(hào)線,電 源線一起并儘量靠近,35,EMI 設(shè)計(jì),6) 走線控制 兩層板上下信號(hào)線避免平行,

17、選擇正交,減少差模共模干擾信號(hào)線盡量短,多 餘線頭去掉走線單線避免環(huán)路線長(zhǎng)不要接近信號(hào)線內(nèi)信號(hào)頻率半波長(zhǎng) 的整數(shù)倍線轉(zhuǎn)彎45度角,跡線寬度不要突變,避免阻抗不匹配引起反射。同時(shí)導(dǎo)線不要然拐彎. (7) IC電源處理 IC電源就近加電容對(duì)地,路徑不同處增多對(duì)地電容容值大小0.1uF100PF,重 要干擾電源與其它電源加 Bead隔離;避免形成過(guò)多的環(huán)形通路。 (8) 電路板上預(yù)留位 在主板重要干擾線預(yù)留電阻電容位I/O口,電源,地,預(yù)留電阻,電感,電容位 可先用0歐姆電阻，或空位,36,EMI設(shè)計(jì),37,EMI設(shè)計(jì),38,EMI設(shè)計(jì),39,EMI 設(shè)計(jì),9) 信號(hào)排插線及通常信號(hào)線設(shè)計(jì)。（主要為

18、PCB到LCD的排線,40,EMI 設(shè)計(jì),10)地線網(wǎng)絡(luò)設(shè)計(jì) 地線網(wǎng)絡(luò)可以使信號(hào)可以回流的平行地線數(shù)目大幅度增加,從而 使地線電感對(duì)任何信號(hào)而言都保持最小,同時(shí)為降低ESD的敏感 性,一個(gè)低阻抗的地線網(wǎng)絡(luò)也是很重要的,相連的線越粗越好。 從EMC的角度來(lái)講,地線的主要作用是減小地線阻抗,從而減少地 線干擾,41,EMI 設(shè)計(jì),10)地線網(wǎng)絡(luò)設(shè)計(jì) 梳狀地線較差Layout,42,EMI 設(shè)計(jì),11)多層印刷板的層間安排幾個(gè)共同原則 a. 電源平面應(yīng)靠近接地平面,并且安排在接地平面之下,這樣可以利用兩 金屬平板間的電容作電源的平滑電容,同時(shí)接地平面還對(duì)電源平面上 分布的輻射電流起到屏蔽作用。 b. 布線層應(yīng)安排與整塊金屬平面相鄰,目的為了產(chǎn)生通量對(duì)滑作用 c. 把數(shù)字電路和模擬電路分開(kāi),有條件時(shí)將數(shù)字電路和模擬電路安排在 不同層內(nèi),如果在同一層內(nèi)可採(cǎi)用分隔等分開(kāi),因數(shù)字信號(hào)有很寬的頻 譜,是產(chǎn)生騷擾的主要來(lái)源 d. 時(shí)鐘電路和高頻電路是主要的騷擾和輻射源,一定要單獨(dú)安排,遠(yuǎn)離敏 感電路,43,EMI 設(shè)計(jì),12)多層印刷板設(shè)計(jì)中確定印製線條間距的兩原則 a. 20H原則:所