扇形微帶偏置的理論和ADS詳細設計過程

1、第1章微帶扇形偏置電路基本理論之一 1第2章扇形微帶偏置理論之二 4第3章 利用ADS仿真設計扇形微帶偏置的整個過程 63.1 計算10GHZ時四分之一波長高阻線（假設設計阻抗為100歐）的長度和寬度。73.2 將高阻線和扇形微帶放入電路中，并仿真和優(yōu)化（注意優(yōu)化的變量都有哪些）.73.3 仿真結果分析（關鍵） 93.4 生成版圖103.5 導岀到 AUTOCAD中并填充 11第4章有助于加深理解扇形微帶偏置原理的ADS仿真分析114.1 單根四分之一波長微帶線的仿真 114.2 四分之一波長微帶線 +扇形微帶線的仿真 124.3 我的理解12第1章微帶扇形偏置電路基本理論之一oid偏置電路簡

2、述對直流偏置 電路的要求與對 隔直電路剛好相 反,需要導通直 流扼制也0塢蕩 頻率附近的交變電流I防止因射頻端向直流源看去輸入阻抗不夠大而引起的交流泄漏，簡吉之就是防止直流 偏置電路影響交流電路各部分的阻抗特性通常采用的宜流偏置電路形式有四分之一波長高低阻抗線、四分之一 波長開路短截線等，在此我們選取后者的變型，即四分之一扇形開路線偏 置電路，如圖213所示。如圖2.13, B點為偏賈電路和振蕩電路的連接點，也為B點向偏置電 路看去的輸入阻抗，A點為扇形開路短截線在細微帶上的接入點，Z-為直 流源端的負載阻抗，可理解為直流源內阻、旁路電容和鋌流電感的總的等 效囲坑，r為廁形的半徑。當r等于VC

3、O振蕩頻率上的四分之一波導波長時, 由于扇形弧線邊緣開路，則對振蕩頻率上的信號來說轉換到A點應為短路， 即查A點將其右側的所有電路旁路掉，側電源部分不再影響A點左側電 路。當A、BZ間長度等于振蕩頻率上的四分之一波導波長時，A點短路轉 換到B點則為開路，即對振蕩頻率上的信號來說，從B點向偏置電路看去 的輸入阻抗&為無窮大.而偏置電路是在B點與振蕩電路梢纟觀，wf叮 為無窮大意味著B點若側的電路甘振蕩電路的交流特性沒有影爺。必工分析是針對振蕩頻率為去頻而著的，實際的振蕩頻率總在一定頻段卞變化，即對非理想點頻的振蕩頻率需要以具有一定帶寬的高輸入阻抗 備置電路來保證。開路短截線呈扇形，以及采用雙扇形

4、的目的均是為了盡 量展開該帶寬，同時又保證較小的電路尺寸。設計時要注意選取較好的扇 形角度，也要注意使扇形部分不致與其它電路產生電磁耦合。饋入直流的 微帝一般釆用較細的高阻線，利用其類似電感的特性；同時也要注意滿足 加工精度的要求，對大輸入功率器件還要考慮細微帶對大電流的承受能力。3.2.2 頻段直流偏査設計出3.18立流懾爺電路仿真圖LO AIP-E1參照圖2. 13,在Microwave Office中實現偏置電路如圖3. 18,其中 ST1為扇形開路線，TL1為四分之一波長高阻線，TL2為連接直流焊盤的高 阻線，Z1為電源輸入阻抗。由第2. 3. 2小節(jié)分析，TL2及Z1.參數變化不會顯

5、著影響端口 PORT1處 的輸入阻抗。詭節(jié)TL2和ST1各參數，可得PORT1處 坯入阻撓如圖3.191*所靈 可見偏置線在VCO中心頻率附近呈近似開路狀態(tài)，從而不會影響VCO各部分的阻抗特性。圖3.19直流偏置電路輸入阻抗第2章扇形微帶偏置理論之二3.3直流偏置電路設計微波.毫米波電路和系統中的固體器件，一般都須加上偏壓，以保證一定的 工作狀態(tài)為此必須有偏壓電路，把直流或一定的控制電壓通過偏壓電路加在固 態(tài)器件上在設it時，必須注意使苴對主電路的微波轉輸特性影響盡可能的小， 即不應造成大的附加損耗，反射以及高頻能量的泄漏。對于微帶電路的整體來說* 還應該使其結構盡可能的緊湊，不至于占很大的面

6、積，避免逍成全體電路在介質 基片上排列的閑難。在微帶集成電路中，最簡單的偏壓電路為A/4分支線，并在終端端接電容塊， 如圖3-3(a)所示口由于此電容塊的尺寸較大，和波長可以比擬，長度取為四分之 一的微帶線波長。分支線的特性阻抗很高，其長度亦為四分之一微帶線波長.因 為髙阻和低阻段的微帶線波長略有不同，故兩段長度也稍有差別。實際上，這里 的高低阻抗線可分別看作串聯電感和井聯電容*從而構成一簡單的低通濾波器樹(時分支線型偏壓(b)扇形圖3-3微帶集成電路示意圖由于終端開路的低阻分支線經過人/4以后為短路，亦即對高頻為零電位點， 故在此處加入偏壓線理論上對電路沒有影響，因此偏壓線在髙、低阻微帶的交

7、接 處加入。然而，實際上由于制造公差以及考慮工作頻帶等原因，該點并非理想的 零電位。為使偏壓線的彩響盡可能的小，也將它制成高阻抗的細線條，以減小旁 路作用。由偏壓線接入點再經過人/4高阻線到達主傳輸線時，就得到一個無限大 阻抗，對主線沒有什么影響可以忽略。當然由于公差和頻率偏離中心等原因，使 上述理想情況并不能與理論上保持一致。但由于線的特性阻抗很高，仍能在主線 處得到一個較高的射頻阻抗。一般來說，高阻線的特性阻抗越高，低阻線的特性 阻抗越低，那么對主線的影響也就越小。分支線偏置具有結構簡單的特點，在一般的微帶電路中可滿足工程設計的要 求。然而其帶寬有限，在頻帶較寬的偏置電路中常用扇形接地的結

8、構如圖“(b) 所示，基本原理同分支線類似。但這種結構校前者具有帶寬較寬，加工精度對性 能影響較小的優(yōu)點。若高阻線長度取4/4,則扇型邊緣與主線的距離很小，扇形塊與主線間的耦 合勢必會影響主線上電磁能量的傳輸。因此這里高阻線長度取3/l/4o圖3-4扇形偏置電路計算結果表明將髙阻線長度延長半波長使得工作帶寬變窄了.然而為了不 彫響主線的玻的傳輸以及設計目標中對輸出功率的要求，最終選取高阻線長度為3刖4 ”將偏置電路從主純交接處斷開，在HFSS甲對輸入阻抗進行仿真計算，并 將結果導入ADS的S1P數據項.計算箕一端的總輸入阻抗勺計算得到在朋需頻 帶內，端口輸入阻抗的模值均大于600歐姆，對主經曲

9、傳輸影響甚也一啟示=在ADS或者微波辦公室中仿真優(yōu)化微帶偏置時，仿真優(yōu)化的目 標就是，使從輸入端（直流饋入的那一端）往另一動看的總輸入阻抗 的摸足夠大！原理可這樣理解二由于主信號線和偏置電路是并聯的，當偏置電路的 阻抗足夠大時，則偏置電路對主線的影響就很小口第3章利用ADS仿真設計扇形微帶偏置的整個過程設計目標：主信號線傳輸的頻率為10GHz。3.1計算10GHz時四分之一波長高阻線（假設設計阻抗為100歐）的長度和寬度。3.2將高阻線和扇形微帶放入電路中，并仿真和優(yōu)化（注意優(yōu)化的變量都有哪些）4E-s園1E3 iFvflwZU/SWFt屮Lai33PiliMEtScH.麗百IJA.k4.lO

10、PTIM Optim Opting OjzCj mT,j!lt：9=R andttri Maxiters=250 DesiredEtrorzQ.O Sw6usL&vbI=4 PinglAnesis-Non N0fm；alizG&ai9=ftO SetBestVabeE=yBE Steds SavfiSolris=y*SSvieGol&=&s SaveCpomvarscfKJ updateOsta&e(=y05 SNrruriaUtiQ- .-SffM&Allterertion5=iigi.才 usAlOptvare=&sSP1R1二祐9持側.R=5o .12=7 54613(0.11=5.75

11、275(0)MSUB -倔口帕、為7 HOSnim - Er=2 66- . Mur=iCxi(t5 8E+7Hu- I i?lfcj+ i.iS1 . _5-RARAMETEr |nrnRuglizO mmSo . 石 rtilfttSH.PortZl)士站匸總L_i Fu I H JSubstMEubT8W0 34mmWBSTUB Sbubl WubsMMEubilr W=0.S4 mm .iQ=RThgnMl超瑩O=C07&inmiSutrahg 時“ rTftWS Ntirn=3 ZSOOhmGOALTermTrm2N曲二2Z=50 OhmGOALGOALGol . ” . ” . O

12、ptrnGoalJExpiid日但門：1護Simfcnstam;eNann=,SPT Mn=-2-Max=.Wh500 .RangeVar1=,TreqHHang 日 Mr(lj 國生 &HzRangeMa cos (Angle/2 )Anglg_ 90whereH = substrate thickness (from associated Subst)3.3仿真結果分析（關鍵）m4freq=10.00GHz dB(S(3,1)=-52.1870 5 0 54/-5犬freci, GHz由上圖可見：S31很?。ㄐ∮谪?0dB）,并且?guī)捄軐?！說明主路射頻信號在偏置 線上幾乎完全衰減，達到了目

13、的。我們希望S31越小越好。-0.06-【CEwmp-0.08-0.10-0.12-*0.04Tfreq, GHz由上圖可見：S33很大，說明3端口的駐波很差，說明主路信號在進入偏置電路 口的時候幾乎被完全反射了回去，而不會從偏置電路泄露，從而射頻信號經過偏 置電路的那個節(jié)點時衰減很?。ㄈ绻鸖33比較小，射頻信號就會從這個偏置電路 泄露，則主路射頻信號的功率就降低了，而我們卻希望偏置電路對主路射頻信號 的影響盡量小。比如功分器，就是射頻信號進入了兩條支路，所以各支路的電平 都在主路的基礎上衰減了 3dB）, 即:偏置電路對主路射頻信號的傳輸影響很小。 我們希望S33越大越好（即3端口的駐波越差

14、越好），這樣主路的射頻信號才難 以進入微帶偏置支路，因為都被反射了。0.00-0.05-(L&stnp-0.W-0.15-0.20-m2freq-10 05GHz dB(S(2,1)=-0.019 optlter=2307891D111213freq, GHz由上圖可見：S21很大，說明主路的插損很小，也就是說：偏置電路對主路射頻信號的影響很小。主路信號在經過偏置電路的那個接口時，幾乎沒有功率損失。0.000.00freq, GHz由上圖可見：S11很小，即1端口（主路的輸入端口）的駐波性能很好，這正是 我們所需要的，說明射頻信號在主路上被反射得很少，也就是傳輸得很好。3.4生成版圖3.5導出

15、到autoCAD中并填充第4章有助于加深理解扇形微帶偏置原理的4.1單根四分之一波長微帶線的仿真ADS仿真分析-4 A=前Bmpml freaWOOOHz928freq, GHz1 13-4.6結論：采用單根四分之一波長高阻線微帶時，S21很大（即對10G信號的衰減很 ?。?，S11也不夠理想。4.2四分之一波長微帶線+扇形微帶線的仿真Term TermlNum=1Z=50 OhmMLIN .,TL1Subst-MSubVW=0.34 mm鷲眇之-MBSTUB - -StublMSubPARAMETERS |MSUB .MSublH=0.5 mmEr2.65SP1-.Start=7 .GHzSt

16、op=13 GHzSt即=50 MHzW=0.34 mm.*於=5-3市吩AriglpE廠D=D 075 mmTerm - Term?Num2Z=50 Ohm-10-20-3D-40qmlfreq=lO.OOGHz dB(S(2Jii=-21.47B-m2Kfreq=10.05GHz dB(S(1,1)=-0.095_-I二二sffip6510ii121S7B91（J111213freq. GHzfr|, GHz上圖是在未進行任何優(yōu)化仿真所得到的結果。通過和上面的比較，我們發(fā)現，采用單根四分之一波長高阻線時，S21的損耗很??；而一旦同時加入半徑為四分之 一波長的扇形微帶時，S21的信號馬上就變大到21dB，S11也迅速降低到0.095dB。4.3我的理解我的理解是這樣的：實際上單根四分之一波長高阻線相當于一個電感（ RFC）； 而四分之一波長扇形微帶相當于一個接地的電容。這樣電感和電容組合就會產生諧振，從而形成一個10G的帶阻濾波器，這樣S21的損耗就明顯增大了，這也 是微帶偏置為什么必須由四分之一波長高阻線+四分之一波長低阻線構成的原因。在另外一篇論文中，我看到作者把直流偏置通過高低阻抗帶通濾波器接入主 線，我覺得這種情況適用于窄帶的電路；而如果電路的工