高速數(shù)位電路中非均勻傳輸線

1、高速數(shù)位電路中非均勻傳輸線特性擷取程式研製 /許壽國九十學(xué)年度中國海事商業(yè)專科學(xué)校學(xué)報 第107125頁，中華民國91年3月高速數(shù)位電路中非均勻傳輸線特性擷取程式研製Impleme ntati on of a Characteristic Extractor forNon-uni form Tran smissi on Lines in High-speedDigital Circuits許壽國*Show-Gwo H.tw摘要隨著高速數(shù)位電路中運算頻率逐漸提昇，使得時計訊號上升時間降低。另一方面，由於數(shù)位電路普遍應(yīng)用低電壓擺幅元件，使得晶片外電路的電氣

2、 特性格外值得探討。同時，為了加速整個電路設(shè)計流程，大量使用電子設(shè)計 自動化軟體，其中需要有更準(zhǔn)確的元件等效電路模型方足以節(jié)省偵錯與修改 的程序，縮短系統(tǒng)電路設(shè)計週期。本文針對高速電路中非均勻傳輸線與連接 線，根據(jù)時域量測資料，利用逐層萃取演算法則與基因演算法則建立等效電 路。為了驗證理論的準(zhǔn)確性，也將使用SPICE軟體模擬等效電路的輸出結(jié)果。最後，本文亦完成一套電腦輔助參數(shù)萃取軟體，以提供更快的等效傳輸線模型建立，以及模擬分析所需的 SPICE格式。這些結(jié)果將有助於更深入 了解元件電氣特性對電路效能所造成的影響。關(guān)鍵詞：時域量測，逐層萃取演算法則，基因演算法則，電子設(shè)計自動化*中國海事商業(yè)專

3、科學(xué)校電腦與通訊工程科副教授Associate Professor, Department of Computer and Communication Engineering , China College of Marine Technology and Commerce. 212, Sec. 9, Yen-Ping N. Rd. Taipei 111, Taiwan.-119-AbstractAs the dema nd for operatio nal freque ncy in creases in high-speed digital circuits, the rising tim

4、e of the clock sig nal is gradually reduced. Additi on ally, the widespread use of low-swing components in digital circuits raises the need to study the characteristics of off-chip circuitry. Meanwhile, EDA (Electronic Design Automation) software has been widely applied for speeding up the process o

5、f circuit desig n, which requires a more-accurate equivale nt circuit model of comp onents to facilitate the procedures for debugg ing and correct ing, as well as shorte ning the circuit desig n cycle. This paper focuses on non-uniform tran smissi on lines and in terc onnections in high-speed circui

6、ts; an equivale nt circuit model is gen erated using a layer peeli ng model extract ion algorithm, based on time doma in measureme nts. To validate the accuracy of the theory, a SPICE simulatio n is applied to create output resp on sesof equivale nt circuits. Fin ally, automatic computer-aided an al

7、ysis software was developed to provide faster gen erati on of equivale nt circuits and associated simulati on circuits in SPICE format. These results can help elucidate the effects of the characteristics of comp onents on the performa nee of a circuit.Key words: time doma in measureme nt, layer peel

8、i ng model extract ion algorithm, gen etic algorithm, electro nic desig n automati on, EDA.壹、前言國內(nèi)電子與資訊產(chǎn)業(yè)的蓬勃係由最早期的簡易構(gòu)裝開始發(fā)展，至今構(gòu)裝 仍是國內(nèi)電子資訊產(chǎn)業(yè)的重要命脈。隨著科技進(jìn)展，構(gòu)裝產(chǎn)業(yè)已不再只是購 買構(gòu)裝設(shè)備，訴諸廉價勞力或傳統(tǒng)產(chǎn)業(yè)式的自動化大量生產(chǎn)即可勝任，它需 要衆(zhòng)多領(lǐng)域人才群策群力方能有所成。隨著半導(dǎo)體製程的快速發(fā)展，對高速數(shù)位電路的效能要求日益提高，工 作頻率亦逐步升高，使得電路訊號線上奔馳的訊號頻率高至GHz仍有顯著的能量水準(zhǔn)（Tummala and Rymaz

9、ewski, 1988。在低頻時以集總元件理論處 理的各種晶片外電路與連接接線，隨著頻率提高，都會產(chǎn)生額外的效應(yīng)，這 些不預(yù)期的效應(yīng)，在數(shù)位系統(tǒng)中，對電路很可能會產(chǎn)生延遲或邏輯誤動作的 結(jié)果。因此，電子構(gòu)裝結(jié)構(gòu)設(shè)計的良窳，對於電子裝備與電路能否發(fā)揮其效 能，具有日益重大的決定性因素。另一方面，由於數(shù)位電路普遍應(yīng)用低電壓 擺幅元件，使得晶片外電路的電氣特性格外值得探討；而且工作電壓越來越 低、雜訊容忍度越來越小。為了決定構(gòu)裝結(jié)構(gòu)的電氣特性，需要發(fā)展性能強大的數(shù)值電磁分析工具，包括參數(shù)擷取與電氣特性模擬分析軟體等。此外， 如果我們能預(yù)先了解這些晶片外電路元件在高速電路環(huán)境下的特性，在設(shè)計流程時即列

10、入考慮因素，即可省卻系統(tǒng)偵錯與修改的程序，進(jìn)而縮短設(shè)計流 程，降低生產(chǎn)成品。同時，在誤動作發(fā)生時，亦能有效率地找出可能的錯誤 點，而非盲目地重覆試誤。對於等效電路的擷取演算法可以概分為頻域分析與時域分析兩種。使用 頻域分析擷取元件等效電路的學(xué)者十分普遍，主要都是求出雙埠網(wǎng)路參數(shù)對 頻率的關(guān)係，再利用雙埠網(wǎng)路參數(shù)與等效電路元件間的對應(yīng)關(guān)係求出各等效 電路元件值。Reynoso-Hernandez, Rangel-Patii與 Perdomo三位學(xué)者(1996)即 針對微波頻段的場效電晶體提出一套擷取小訊號電路模型的方式。頻域分析 法在理論嚴(yán)謹(jǐn)度與精確度上均令人激賞；然而在數(shù)位電路中，由於訊號多是

11、 以時計型式出現(xiàn)，少見單頻的弦波訊號，因此頻域分析的結(jié)果往往難以提供 數(shù)位電路工程師一個清晰的意義，也難以由結(jié)果解釋個別元件所產(chǎn)生的效應(yīng)。近來有些學(xué)者開始使用時域反射儀(Time Doma in Reflectometry, TDR) 的量測結(jié)果擷取等效電路模型。時域反射量測（TDR）與時域穿透量測（TDT） 經(jīng)常用在測量電路中的不連續(xù)效應(yīng)（HP, 1988）。時域反射儀的工作原理類似 雷達(dá)探測目標(biāo)物，由步階訊號產(chǎn)生器送出類步階訊號至待測物中，經(jīng)由待測 物傳遞到達(dá)待測物另一端。時域反射儀使用示波器螢?zāi)活検痉瓷溆嵦柤叭肷?訊號的時間關(guān)係。由這些時間關(guān)係上，吾人即可判斷某些不連續(xù)點的位置， 對於了

12、解個別元件所造成的結(jié)果十分有幫助。同時藉由時間軸的關(guān)係圖，亦 可輕易判斷發(fā)生不連續(xù)波形的時間。這些資訊對數(shù)位工程師而言，比起頻域 分析的結(jié)果格外顯得意義非凡。對於簡單構(gòu)造的不連續(xù)連接線，Diamond與Janko （1993利用TDR的量 測結(jié)果對時間軸積分，求得IC構(gòu)裝接腳的等效PSPICE模型。這種方法可 以求得總電感及電容，但對於整體電路結(jié)構(gòu)無法描述，必須仰賴經(jīng)驗法則的 輔助。Jo ng （1992;1994;1996則針對特定電路分別找出其傳輸線等效模型，並 將明顯不連續(xù)位置處以該處附近特性阻抗對時間積分求得電感，特性導(dǎo)納對 時間積分求得電容值。王美華(民86)的碩士論文引進(jìn)矩陣束線法

13、 (matrix-pencil method)以消除不合理的極點，並可去除雜訊，減少模數(shù)的擷取，使等效電路較為簡潔， 又能準(zhǔn)確的描述電路特性。但對於具有耦合效應(yīng)或多段非匹配傳輸線電路無 法提出一套較為廣泛的演算法則。吳亭瑩 (民88)的碩士論文則利用傳輸線 逐層萃取法與模態(tài)擷取法。使用矩陣束線法擷取主要模態(tài)。論文中並測量一 個天線結(jié)構(gòu)實際求得其等效電路模型。在這個電路模型中亦出現(xiàn)部份負(fù)電阻 元件並無法提出合理的物理解釋。基因演算法則(Genetic algorithm)是一種基於自然界基因演化與組合 的原則所發(fā)展出來的一套廣泛運用於最佳化問題的數(shù)值演算法則(Che n,1999; Chi ng

14、 and Che n, 2000; Yasumoto, Yoshitomi and Goldgerg, 1989基因演 算法則在各種可能的解答中，任意隨機(jī)選定一組可能的基因組合，經(jīng)由演化 與基因組合，使用疊代式的最佳化程序，逐漸往更接近正確答案的趨勢演化。本文則發(fā)展一套以時域量測資料以基礎(chǔ)，結(jié)合逐層萃取法與基因法則，針對高速數(shù)位電路中的傳輸線與連接線，建立其等電路。經(jīng)由模擬的驗證, 本法對於量測誤差具有極佳的容忍性貳、理論與分析2.1非均勻傳輸線逐層萃取法圖1為時域反射儀量測待測電路的示意圖。由TDR量測未知電路，可TDRRs = 50.1AAAAAD.U.T.tdr以由TDR測出該電路的暫態(tài)

15、反射波Vtdr。依據(jù)TDR量測結(jié)果，吾人即可別 擷取待測電路的特性。圖1使用時域反射儀量測待測電路的系統(tǒng)架構(gòu)圖考慮一個非均勻特性阻抗傳輸線，如圖2所示，將其分為N+1段相同電氣長度的均勻特性阻抗的傳輸線。每一段的特性阻抗設(shè)為Z(x)，電流為l(x,t)，電壓為V(x,t)。為了便於分析，吾人將電壓與電流轉(zhuǎn)換為入射波a(t)(+、1 V(x,t) +a(x,t).+2 h；Z(x)1 V(x,t) b(x,t)=-2l(x,t) .Z(x)j(x,t)麗Z(x(1)與反射波b(t)，即(吳亭瑩,民88)若電源端阻抗為501與時域反射儀的量測資料，則上式可改寫為a(tHVS(t)-2JZ。b(t)

16、=12Vtdr (t) -Vs(t) 2JZ。(7 )善EPEUlj-suo芒旦O圖2非均勻傳輸線逐層萃取法分段示意圖在每一段傳輸線的連接處，定義反射係數(shù)為乙-z*乙由此可以解得在X=Xj處的入射波與反射波為 1-rTa-i*1 I? L ri1b匚假設(shè)經(jīng)由時域反射儀的量測，可以知道X = Xi時的電壓，則當(dāng)X二Xi - ；時，入射波與反射波可表示為ai，-二 a(x二 i . ：x - ；,t= (i2( j-1). ：t)(5)=a(x= ix + g, t= (i+ 2( j-1)At)bj二 b(x=i ：x - ；,t=(i2( j1)：t)bj=b(x=iAx +=(i+2( j1

17、)At)其中令； 0,氏一lx/C,且c為波速。每段傳輸線切割為固定的電氣長度x，其特性阻抗在該段中為固定值，即設(shè)為在該段中為均勻傳輸線；但是，在時間上則對應(yīng)每2赳為一段，這是因為在x二Xi處所造成的反射波 到達(dá)時域反射儀的時間後延遲 2 t， x = Xj 1的反射才會到達(dá)，因此在時間上以2 t為一個單位。改寫式 為aj 丨 _1_ 1-匚ajJij2 -人1衛(wèi)打一假設(shè)傳輸線沒有初始直流電壓，則 b： = o，ai,1接著我們考慮在X = xi與X二Xi 1兩個界面處入射波與反射波的關(guān)係為（吳亭瑩，民88）:(8)ai 1,j 二 ai,jbi =bi,j 1整理擷取非均勻傳輸線特性阻抗的逐

18、層萃取法步驟為1. 一開始為Zo，i 以及依式(2)計算各段特性阻抗。2. 由式(7)求解各段反射係數(shù)，並代入式(3)求解各段特性阻抗。3. 代入式(6)求解詁與bi：，j =1,2,3,，N+1-i。4. 禾U用式(8)求出下一段的入射波a4,j與反射波bj,j。5. i 1，重覆步驟2至5,直到i = N。2.2基因法則擷取連接線等效電路為了擷取連接線的等效電路，吾人應(yīng)用基因演算法求解等效電路的各項 參數(shù)，使下列成本函數(shù)的值最小：f 1 K2cs=p 遲(9)水yf j其中K為TDR所量測之Vtdr的總時間格，Vtd：p(t)與Vtd：(t分別表示實際量測的電壓波形與模擬所計算的電壓。在本

19、文中，等效電路的參數(shù)L, R與C由以下列公式表示:高速數(shù)位電路中非均勻傳輸線特性擷取程式研製 /許壽國PminIPmax21- Pmin)-1l Abi2i z0(10)其中x表示電路參數(shù)L, R與C的值；bi為x的二進(jìn)制表示法的第i個位元；Pmn與Pmax則分別表示x的最小值與最大值。Pmin與Pmax可由實驗或依 據(jù)高速電路中實際的物理特性決定電路參數(shù)值的範(fàn)圍。同時，電路參數(shù) L, R 與C的解析度則由位元長度決定。式(10)中的未知數(shù)共有(n l)個位元，其 中n表示待測電路中未知電路參數(shù)的個數(shù)。基因法則的流程圖如圖 3所示。基因法則一開始先任意選取 M組答案，每組答案均以不同的基因成份

20、。基 因法則則疊次依上個世代的基因透過複製、交配與突變等程序產(chǎn)生下個世 代。下個世代的基因成份將因為適者生存的自然法則而具備較佳的基因成 份，最後將逐漸趨近於最佳的基因組合，進(jìn)而求出最佳化的答案。當(dāng)成本函 數(shù)滿足吾人所設(shè)定的條件或疊代次數(shù)過多時，演算法則即將終止而求出最佳 的解答。高速數(shù)位電路中非均勻傳輸線特性擷取程式研製 /許壽國圖3基因法則的流程圖2.3系統(tǒng)整合結(jié)合逐層萃取法與基因法則，吾人即可建立非均勻傳輸線與連接線的等 效電路。其步驟為1. 使用時域反射儀量測待測電路的時域反射波形Vtdr。2. 利用逐層萃取法求出特性阻抗剖面圖(impedanee profile)。在特性阻抗剖面圖中

21、變化較平緩的區(qū)域表示傳輸線，變化較劇烈的區(qū)段則為連接線的集總等效電路。3.將集總電路區(qū)段所對照的時域反射電壓波形部份應(yīng)用基因法則擷取等效電路模型。參、數(shù)值結(jié)果吾人將藉由數(shù)值模擬結(jié)果以說明本文的準(zhǔn)確性；此外，本文亦加入部份隨機(jī)誤差，以驗證本法的抗雜訊能力。吾人所考慮的連接線等效電路模型如 圖4所示（吳亭瑩,民88）:RcL -JYYYYV (a)RlJYYYT RlTCRc(c)(d)圖4 （a） 一階串接電路模型（b） 階並聯(lián)電路模型(C)二階串接電路模型(d)二階並聯(lián)電路模型這些等效電路模型均具備直流導(dǎo)通特性，以符合高速數(shù)位電路中連接線 的實際物理特性。等效電路的元件參數(shù)即可由基因法則求解。

22、假設(shè)時域反射 儀量測系統(tǒng)的輸入波形為一上昇時間50ps,振幅3.3V的類步階訊號(step-like signal)。在模擬中均假設(shè)電感值 L=3nH，電容值C=5pF，電阻值 Rl=500Q,Rc=0.5Q。其次，在基因法則的運算選定 M =60，每個電路參數(shù) 的位元長度為16位元。由於圖4(a)與(6中含有兩個未知電路參數(shù)，因此共 使用32位元；圖4(c)與(d)的電路則使用64位元表示。參考實際高速數(shù)位電 路連接線的物理特性，未知電阻 Rl的範(fàn)圍設(shè)定為0至1000、Rs的範(fàn)圍設(shè) 定為0至10、電怠值的範(fàn)圍為0至10nH、電容則為0至10pF?；蚍▌t 的交配率與突變率則分別設(shè)定為 0.7

23、與0.02。在第一個範(fàn)例中，使用一階串接等效模型，每一世代成本函數(shù)的變化如 圖5(a)所示，重建電路與原始時域反射儀量測結(jié)果的比較如圖5(b)所示。0-121-高速數(shù)位電路中非均勻傳輸線特性擷取程式研製 /許壽國05101520253035404550generation(a)voltage curve(b)圖5(a)每個世代隨著演化進(jìn)行成本函數(shù)的變化)VT( 9alrov(b) TDR量測資料與基因法則重建之等效電路模擬之波形o基因法則所擷取的電路參數(shù)為L= 3.009nH, Rl= 4.917X10 Q,電壓波形的均方誤差為8.094X10 4。電壓的均方誤差定義為:V：xp t 皿2 1

24、2Vjp t 2(11)為了研究本法對於量測雜訊的容忍度，吾人將TDR的量測訊號加入額-139-外的隨機(jī)誤差，雜訊大小為0.1,圖6顯示其模擬結(jié)果。在圖6(a)為成本函數(shù)的變化，圖6(b)為模擬波形與量測波形的比較。本例中所擷取的電路參數(shù)23值為L= 2.929nH, Rl= 4.993X10 Q,電壓均方誤差為2.401 X10-。本例顯示本法具有極佳的抗雜訊能力。0.16860.16850.16850.168525generation lt (a) voltage curve0.16850.168o 10* voltage by GAt voltage by TDR n

25、o ise-voltage by TDR/-7/f050100150200250300350400450500time(ps)(b)圖6(a)每個世代隨著演化進(jìn)行成本函數(shù)的變化(b)加入雜訊之TDR量測資料與基因法則重建之等效電路模擬之波形在第二個範(fàn)例中，使用一階並聯(lián)型態(tài)的等效電路模型，其模擬結(jié)果如圖7所示。模擬結(jié)果C= 4.999pF Rc=5.079X10-1 Q電壓均方誤差為 9.943X10-3 0cost function-generationgeneration(a) voltage curve32.521.510.50100200300400500600800900time(ps

26、)(b)1百 voltage by GA voltage by TDR-1111/7001000圖7(a)每個世代隨著演化進(jìn)行成本函數(shù)的變化(b) TDR量測資料與基因法則重建之等效電路模擬之波形圖8則是加入量測雜訊後的模擬結(jié)果，其中等效電路的電容C=4.871pF,電阻RC=4.220X10-1 Q，電壓的均方誤差為1.482X10-2。圖9則是考慮二階串接等效電路，並加入 0.1的量測雜訊。基因法則所擷取的等效電路模型的電路參數(shù)為 L= 3.250nH, C= 4.233pF, RL= 5.733X102 Q, RC=7.905X10-1 Q，電壓均方誤差則為1.655X0-2。最後，吾人

27、則考慮二階並聯(lián)電路型態(tài)，並加入隨機(jī)量測誤差，重組的情況如圖10所示。所求解的等效電路電路參數(shù)分別為電感L= 3.439 nH ,2 1C=4.597 pF, Rl= 8.194X10 Q, Rc=3.297X10- Q,電壓波形的均方誤差為-21.678X02。cost function-generationvoltagurvenrLcn MMUSOC1000cost function-generationnQcn MrLSOC* voltage by GA voltage by TDR no ise-voltage by TDR岸1門尸Kjr -VVTT2.521.510.501002003

28、00400500600700800900time(ps)(b)圖8(a)每個世代隨著演化進(jìn)行成本函數(shù)的變化(b)加入雜訊之TDR量測資料與基因法則重建之等效電路模擬之波形 voltage by GAvoltage by TDR no ise-voltage by TDR Ki *血-AFJLLi “Fl MW 機(jī)鐵叩 11世申fill1VLC/ *L(a) voltage curve2.521.510.500200400600800100012001400160018002000time(ps)(b)圖9(a)每個世代隨著演化進(jìn)行成本函數(shù)的變化(b)加入雜訊之TDR量測資料與基因法則重建之二階

29、串接等效電路模擬之波形cost function-generationn nrlcn pts ocgenerationvoltag(?curvetime(ps)(b)圖10(a)每個世代隨著演化進(jìn)行成本函數(shù)的變化(b)加入雜訊之TDR量測資料與基因法則重建之二階並聯(lián)等效電路模擬之波形 由以上的模擬驗證可以了解基因法則對於擷取等效電路元件的確具有 極高的抗雜訊能力，意即即使量測資料中有一些隨機(jī)誤差，透過基因法則的 最佳化程序，仍能獲得極佳的等效電路。這對於在實際量測過程中，具有極 佳的應(yīng)用價值。本文已順利結(jié)合基因法則與逐層萃取法，使用Matlab建立一套擷取系統(tǒng),畫面如圖11所示。使用者可將非均

30、勻傳輸線與連接線的時域反射波形， 透過本系統(tǒng)，擷取整個待測電路的等效電路模型，這樣的結(jié)果，可以結(jié)合其他的電路模擬程式，將非均勻傳輸線與連接線的電氣效應(yīng)一併考慮。為了驗證逐層萃取法與基因法則的整合對高速數(shù)位電路傳輸線與連接線的擷取效能，考慮一個非均勻傳輸線中間經(jīng)過一個不連接點之連接線的情形，其中T3的特性阻抗為50，T4為70 ，如圖12所示。圖13是時域反射波形先經(jīng)由逐層萃取法所求得的阻抗剖面圖。如阻抗剖面圖中可以清楚看$|C1 x|負(fù)1& Edit也蜜 Window HelpD耳 1 B | tg| ?出前後兩段的特性阻抗，而中間部份則是顯示電容性的不連續(xù)連接線。圖11擷取系統(tǒng)的執(zhí)行畫面La

31、yer Feeling LLine Synthesis807060o _o o5 4 3(ulylo 可 UEPaduu3541 5225time(sec)圖13阻抗剖面圖5n.20接著，吾人便對照阻抗剖面不連續(xù)變化的時段與時域反射儀的資料，擷取該段的等效電路，求得電容量為4.953pF,電阻 RC=2.748X10-1Q，電壓均方誤差為2.482X10-3。cost function-generation 015 n111匚o-ACJurl二 senOos5on00L02510152025generationvtfltage cuive3001002003004005006007008009

32、001000time(ps) voltage by GA 一 voltage by TDR noisEwMgE by TDRD圖14(a)每個世代隨著演化進(jìn)行成本函數(shù)的變化(b)加入雜訊之TDR量測資料與基因法則重建之等效電路模擬之波形肆、結(jié)論在本文中，吾人結(jié)合逐層萃取法與基因演算法則，將高速數(shù)位電路的傳輸線與連接線結(jié)構(gòu)，透過時域量測資料，順利建立一個等效電路以模擬待測 電路的電氣特性。此外，亦完成一套電腦輔助等效電路擷取系統(tǒng)。在本文中 顯示，擷取之等效電路還原的模擬電壓波形與量測值的均方誤差小於1%；即使在量測資料上有10%的量測雜訊，電壓波形的均方誤差亦小於10%。顯示本方法的抗雜訊能力極

33、佳。參考文獻(xiàn)王美華，民86年，從時域反射量測擷取電路之研究，國立臺灣大學(xué)碩士論 文。吳亭瑩，民88年，多導(dǎo)體連接器與天線之?dāng)X取等效電路模型，國立臺灣大 學(xué)碩士論文。許壽國，民85年，多層板構(gòu)裝結(jié)構(gòu)中連通柱電氣特性分析，國立臺灣大學(xué) 博士論文。蘇木春、張孝德編著，民89年，機(jī)器學(xué)習(xí)：類神經(jīng)網(wǎng)路、模糊系統(tǒng)以及基因演算法則，全華圖書。Chen, T.A., 1999. Applying advaneed operators to improve the efficiency of genetic algorithm” , master thesis.Uf T.KChi ng, C.C. and W.

34、T. Chen, 2000. Electromag netic imagi ng for an imperfectly con duct ing cyli nder by the gen etic algorithm,IEEE Trans. Microwave Theory Tech.,vol.48, pp. 1901-1905.Diamond, S. and B. Janko, 1993. Extraction of coupled SPICE models for packages in terco nn ectsl nternatio nal Test Conference paper 20.1, pp.1-13.Jong, J. M. and V K.