AD768 16高速數(shù)模轉(zhuǎn)換器(中文)

1、AD768 16-Bit 高速數(shù)模轉(zhuǎn)換器特性刷新率：30 MSPS 分辨率：16-Bit 線性度: 1/2 LSB DNL 14 Bits 1 LSB INL 14 Bits最快建立時間: 滿量程25 ns ,精度0.025%SFDR 1 MHz 輸出: 86 dBcTHD 1 MHz 輸出: 71 dBc低干擾脈沖: 35 pV-s功率消耗: 465 mW片上基準(zhǔn)源： 2.5 V 邊沿觸發(fā)鎖存器乘法參考能力應(yīng)用任意波形發(fā)生器通信波形重建矢量圖形顯示產(chǎn)品描述AD768是16-Bit高速數(shù)模轉(zhuǎn)換器（DAC）提供優(yōu)良的交流和直流性能。AD768是ADI公司的先進雙極CMOS制造（abcmos）處理

2、，結(jié)合雙極晶體管的速度，激光微調(diào)薄膜電阻的精度和有效CMOS邏輯。一個分段電流源架構(gòu)與專有開關(guān)技術(shù)相結(jié)合，以減少毛刺能量來獲得最大化的動態(tài)精度。邊沿觸發(fā)輸入鎖存器和一個溫度補償?shù)膸痘鶞?zhǔn)源已集成，提供一個完整的單片DAC解決方案。AD768是電流輸出DAC標(biāo)稱滿量程輸出電流20mA和一個1KW的輸出阻抗。差分電流輸出提供支持單端或差分應(yīng)用。電流輸出可以綁接輸出電阻提供電壓輸出，或連接到高速放大器的求和點提供一個緩沖電壓輸出。同時，差分輸出可以連接到變壓器或差分放大器。片上基準(zhǔn)源和控制放大器配置為最大的準(zhǔn)確性和靈活性。AD768可以通過芯片上的基準(zhǔn)源或由一個外部基準(zhǔn)電壓基于一個外部電阻的選擇驅(qū)動

3、。外部電容器允許用戶優(yōu)化變換參考帶寬和噪聲性能。AD768采用5 V電源運行，典型的消耗功率465毫瓦。該芯片采用28引腳SOIC封裝,規(guī)定工作在工業(yè)溫度范圍。產(chǎn)品亮點1、低干擾和快速建立時間提供杰出的波形重建或數(shù)字動態(tài)性能合成的要求，包括通信。2、AD768優(yōu)良的直流精度使得它適合高速A/D轉(zhuǎn)換應(yīng)用。3、溫度補償，包括片上2.5 V帶隙基準(zhǔn)。4、允許的參考同一個外部電阻器使用電流輸入。外部基準(zhǔn)也可以使用。5、AD768電流輸出可單獨使用或差分，無論是負(fù)載電阻，外部運算放大器求和點或變壓器。6、適當(dāng)選擇一個外部電阻和補償電容允許用戶優(yōu)化AD768的參考標(biāo)準(zhǔn)和目標(biāo)帶寬應(yīng)用。AD768技術(shù)參數(shù) (

4、TMIN to TMAX , VDD = +5.0 V, VEE = 5.0 V, LADCOM, REFCOM, DCOM = 0 V, IREFIN = 5 mA,CLOCK = 10 MHz, unless otherwise noted)說明：1、IOUTA測量，為虛擬接地。2、標(biāo)稱FS輸出電流是4倍的IREFIN電流，當(dāng)IREFIN=5mA時，F(xiàn)S電流是20mA3、輸出電流定義為用于IREFIN和任何外部負(fù)載的總電流。4、參考帶寬是一個外部限制NR /引腳的函數(shù)。參考補償章節(jié)的詳細(xì)數(shù)據(jù)表。5、排除內(nèi)部基準(zhǔn)源漂移。6、包含內(nèi)部基準(zhǔn)源漂移。7、測量無緩沖的輸出電壓范圍(1 V)和FS I

5、OUTB 50 W負(fù)載電流。規(guī)格變更,恕不另行通知。絕對最大額定參數(shù)*強調(diào)高于列出“絕對最大額定值”之上可能會造成永久性損壞器件。這是一個強調(diào)評級只有和功能操作的器件在這些或任何其他條件高于表示在操作該規(guī)范的部分不是暗示。長時間暴露在絕對最大額定值可能影響器件可靠性。訂購指南晶片測試范圍1 (TA = +258C, VDD = +5.0 V, VEE = 5.0 V, IREFIN = 5 mA, 除非另有說明)說明：1、電氣測試執(zhí)行限制顯示晶片探針。由于不同的裝配方法和正常的成品率損失,成品率為標(biāo)準(zhǔn)產(chǎn)品包裝后不能保證切為骰子。2、限制推測的單個比特錯誤的測試。3、固死鎖存器控制。當(dāng)鎖存器控制

6、和時鐘襯墊高時邊緣觸發(fā)鎖存成為電平觸發(fā)。4、固死襯底連接到VEE。芯片管腳描述技術(shù)參數(shù)定義線性誤差(也稱積分非線性或INL)線性誤差被定義為實際的最大偏差,是模擬輸出和理想輸出的比值,決定從零到滿刻度的直線繪制。微分非線性(DNL)DNL是衡量變化的模擬值,歸一化滿刻度,與1 LSB數(shù)字輸入代碼的變化。單調(diào)性當(dāng)數(shù)字輸入增加如果輸出增加或保持不變D / A轉(zhuǎn)換器是單調(diào)。偏置誤差理想的輸出電流的偏差為零稱為偏移誤差。預(yù)計當(dāng)IOUTA,0 mA輸出的輸入都是0。預(yù)計IOUTB,0 mA輸出當(dāng)所有的輸入都設(shè)置為1。增益誤差實際和理想輸出跨度之間的區(qū)別。實際的跨度是由所有輸入輸出設(shè)置1 s -輸出時所有

7、輸入都設(shè)置為0。理想的輸出電流跨度是應(yīng)用于IREFIN管腳電流的4倍。合規(guī)輸出范圍電壓在允許范圍內(nèi)的輸出電流輸出DAC。操作超出了最大合規(guī)限制導(dǎo)致輸出級飽和度或故障,導(dǎo)致非線性性能。溫度漂移溫度漂移是指在環(huán)境(+ 25C)下的最小溫度或最高溫度的最大的變化。為了抵消和增益漂移,漂移指定為滿刻度范圍(FSR)每度ppm/度 .基準(zhǔn)源漂移,漂移是在ppm /度。電源抑制當(dāng)滿刻度輸出時,供電電源在標(biāo)稱電壓下最小值和最大值的最大的變化.建立時間輸出所需的時間達(dá)到并保持在一個對其最終值指定的誤差范圍,測量的開始輸出的轉(zhuǎn)換。無失真動態(tài)范圍輸入信號有效值幅值和雜散信號峰值超過指定的帶寬的區(qū)別,用dB表示?？?/p>

8、諧波失真THD是測量輸入信號六次諧波的有效值總和和基波的比值。它用百分比或分貝(dB)表示。干擾脈沖在DAC上有不對稱開關(guān)時間產(chǎn)生干擾輸出量化的瞬態(tài)故障脈沖。這是指定的凈區(qū)域上產(chǎn)生小毛刺。25數(shù)字接口提供了CMOS兼容的邊沿觸發(fā)輸入鎖存，該接口容易連接CMOS邏輯和支持時鐘頻率高達(dá)40MSPS。芯片上集成溫度補償2.5 V帶隙基準(zhǔn)驅(qū)動AD768使用一個外部電阻輸入基準(zhǔn)源電流。原理框圖如圖1所示，是一個簡單的表示內(nèi)部電路來幫助理解AD768的操作。DAC轉(zhuǎn)換函數(shù)描述,隨后詳細(xì)描述每個關(guān)鍵電路部分。典型電路配置指示在AD768應(yīng)用章節(jié)。功能描述AD768是電流輸出型DAC標(biāo)稱滿刻度電流20 mA和

9、1KW輸出阻抗。差分輸出提供支持單端或差分應(yīng)用。DAC架構(gòu)結(jié)合分段電流源饋給高端四大比特(MSBs)和1KW組成R-2R梯狀電阻較低的12位(LSB)。DAC電流源饋給激光修整薄膜電阻實現(xiàn)優(yōu)秀直流線性。利用專有開關(guān)技術(shù)減少短脈沖干擾和實現(xiàn)最大化動態(tài)精度。DAC轉(zhuǎn)換功能芯片上2.5 V基準(zhǔn)源與外部500W電阻器從REFOUT 腳連接到IREFIN腳能產(chǎn)生5mA的基準(zhǔn)輸入電流。如果需要,可以使用各種各樣的外部基準(zhǔn)電壓，原則是基于選擇一個適當(dāng)?shù)碾娮杵?。然?要維持穩(wěn)定的參考放大器,在IREFIN腳連接的外部阻抗必須保持小于1KW。圖2 等效的基準(zhǔn)源輸入電路IREFIN電流可以從1mA到7mA不同輸入

10、，隨后將導(dǎo)致DAC按比例變化的滿刻度電壓。由于不同IREFIN輸入電流DAC內(nèi)的操作電流也不同,功耗也是如此。圖3說明了這種關(guān)系。圖3 功耗對比IREFIN電流AD768可用于電流輸出模式,輸出連接到虛地,或采用電壓輸出模式輸出連接一個外部電阻負(fù)載。電流輸出模式，IOUT = (DAC CODE/65536)(IREFIN 4)電壓輸出模式，VOUT = IOUTRLOAD/RLAD注釋：DAC CODE 是DAC的十進制表示的輸入代碼;是一個在0到65535之間的整數(shù)。IREFIN 是電流應(yīng)用于IREFIN管腳用，電流大小取決于VREF / RREF。代替IOUT 和 IREFIN，VOUT

11、 = VREF(DAC CODE/65536)4(RLOADiRLAD)/RREF以上方程澄清AD768傳遞函數(shù)的重要方面;滿刻度DAC的電流輸出與輸入電流成正比。電壓輸出函數(shù)是(RLOAD/RLAD)/ RREF的比值,允許取消電阻漂移，這一特點是通過選擇匹配電阻特性來獲得?；鶞?zhǔn)源輸入IREFIN腳對REFCOM腳是一個低阻抗的電流輸入節(jié)點。這個輸入電流設(shè)置DAC電流源的大小,滿刻度輸出電流是加至IREFIN腳電流的四倍。標(biāo)稱的輸入電流5 mA,標(biāo)稱滿刻度輸出電流是20 mA。要增加負(fù)載電流時，基準(zhǔn)源輸出應(yīng)連接一個緩沖放大器。采用適當(dāng)大小的上拉電阻也可以使源增加電流負(fù)載。REFOUT連接到I

12、REFIN和額外的負(fù)載的電阻值選擇應(yīng)總是小于5 mA 。圖6 典型的基準(zhǔn)源連接溫度注意事項注意,基準(zhǔn)在整個AD768的溫度性能中發(fā)揮著關(guān)鍵作用。任何在IREFIN出現(xiàn)的漂移直接影響IOUT。當(dāng)輸出電流時,隨波逐流IREFIN(取決于VREF和RREF)必須最小化。這可以通過使用內(nèi)部溫度補償參考VREF和低溫度系數(shù)RREF電阻器來實現(xiàn)。如果輸出電壓,它是一個電阻率的函數(shù),而不是一個絕對的電阻的值。通過選擇RREF 和RLOAD相匹配的電阻溫度系數(shù),電阻器的漂移值將抵消,提供最佳漂移性能。參考降噪和乘法帶寬對于應(yīng)用的靈活性和增加功能, 參考放大器設(shè)計能夠提供可調(diào)帶寬，降低帶寬是通過NR節(jié)點到負(fù)電源

13、管腳VEE連接外部電容器。這個電容器能限制帶寬和充當(dāng)一個濾波器來減少從參考放大器引用的噪聲。降噪電容器,CNR,不需要穩(wěn)定和不會影響DAC輸出的建立時間。沒有這種電容器,IREFIN帶寬是15 MHz，允許DAC滿刻度量程的高頻調(diào)制通過輸入節(jié)點。圖7顯示了外部降噪電容器和3dB參考放大器的帶寬之間的關(guān)系。注意，AD768的最佳操作輸入電流是5mA。在其他輸入電流時線性和動態(tài)性能可能會有所退化。圖4顯示了輸入電流典型的直流線性范圍。圖5顯示了輸入電流典型的SFDR(奈奎斯特)性能范圍和時鐘輸入率1 MHz的輸出頻率。圖4 INL/DNL 對比. IREFIN 電流圖5 SFDR (to Nyqu

14、ist) vs. IREFIN FOUT = 1 MHz基準(zhǔn)源輸出片內(nèi)2.5V帶隙基準(zhǔn)源提供產(chǎn)生IREFIN電流，REFOUT到REFCOM必須連接一個外部電容0.1 F或更大來濾波。如果使用外部基準(zhǔn)源，REFOUT應(yīng)直接綁接到正電源電壓VDD，這就有效地關(guān)閉內(nèi)部基準(zhǔn)，消除需要外部電容接到REFOUT。基準(zhǔn)源指定驅(qū)動標(biāo)稱負(fù)載5mA但最好采用大于3倍的電流15mA。在重負(fù)載運行會降低電源調(diào)整率和基準(zhǔn)電壓精度。所以，當(dāng)需圖8 典型的INL性能圖9 典型的DNL性能電流在LADCOM到 IREFIN成正比和當(dāng)輸出連接到一個虛擬地時要精心配置獨立的數(shù)字代碼。使得任何有害的梯狀接地電阻對線性度的影響達(dá)到

15、最小化。為優(yōu)化直流線性,IOUTA應(yīng)該直接連接到一個虛擬地和IOUTB應(yīng)連接到真實地。在章節(jié)中有一個例子是這種配置提供了“緩沖電壓輸出。” 如果IOUTA直接驅(qū)動電阻負(fù)載, 然后IOUTB端應(yīng)該接一個相等的阻抗。這將確保電流流過LADCOM與數(shù)字代碼保持不變, 和為改善直流線性建議無緩沖的電壓輸出配置。如圖10所示,在每個輸出終端有一個相等1KW并聯(lián)3 pF的輸出阻抗。如果輸出電壓偏離正常階梯電壓,一個錯誤電流就圖7 外部降噪電容對比-3dB帶寬由于NR節(jié)點的敏感性，要考慮電容器的布局位置。電容器應(yīng)安裝在盡可能接近芯片引腳布線盡量最短的物理位置。為了這個目的，建議使用一個貼片電容。對于不要求在

16、IREFIN的高頻調(diào)制特性,建議電容器采用1 F從NR連接到VEE。如果基準(zhǔn)輸入是純直流,采用多個電容器如1F和0.1F噪音可降到最小化,更有效地濾除高頻和低頻干擾。模擬輸出AD768提供兩個模擬輸出；IOUTA對INL和DNL被修整到最佳性能，當(dāng)全部數(shù)據(jù)為高時具有滿刻度輸出。在應(yīng)用時需要規(guī)定的直流（dc)精度,應(yīng)采IOUTA輸出。IOUTB是互補型輸出，當(dāng)所有位為低時輸出滿刻度。IOUTA和IOUTB提供類似的動態(tài)性能。請參考圖8和9典型INL和DNL的性能曲線。輸出還可以使用差分互補方法。參考“應(yīng)用AD768”章節(jié)，舉例說明多種輸出配置。輸出針對LADCOM的規(guī)定范圍是-1.2 V到+ 5

17、.0 V。電流引導(dǎo)輸出級在這個范圍內(nèi)保持功能。操作超出最大規(guī)定范圍可能會導(dǎo)致輸出級飽和或擊穿導(dǎo)致非線性性能。額定直流和ac性能規(guī)范的輸出電壓是0V到-1V。增益錯誤。對50 W輸出終端,由此產(chǎn)生的增益誤差大約-5%。該配置的一個示例是無緩沖的電壓輸出。數(shù)字輸入AD768數(shù)字輸入由16個數(shù)據(jù)輸入插腳和一個時鐘引腳組成16位并行數(shù)據(jù)輸入遵循標(biāo)準(zhǔn)的正二進制編碼，DB15是最高位(MSB)和DB0是最低有效位(LSB)。當(dāng)所有數(shù)據(jù)位為邏輯1時，IOUTA產(chǎn)生滿刻度輸出電流。IOUTB是互補輸出，當(dāng)所有數(shù)據(jù)位為邏輯0時輸出滿刻度。滿刻度電流分離在兩個輸出之間作為輸入代碼的函數(shù)。數(shù)字接口實現(xiàn)使用一個邊沿觸

18、發(fā)主從鎖存。DAC輸出跟隨時鐘上升沿刷新,芯片可支持時鐘頻率高達(dá)40MSPS。時鐘可以在任何占空系數(shù)下操作，但要符合規(guī)定的最小鎖存脈沖寬度。設(shè)置和保存時間也可以是不同的時鐘周期內(nèi)但要滿足指定的最低極限, 雖然定位這些過渡的邊緣可能會影響數(shù)字直通。數(shù)字輸入閾值設(shè)置為CMOS兼容邏輯大約為正電源電壓的一半。小輸入電流要求允許簡單接口于無緩沖CMOS邏輯。圖11顯示了等效價數(shù)字輸入電路。圖10 等效的模擬輸出電路流經(jīng)這1 KW阻抗。這是一個不改變輸入代碼的線性效果，所以它看起來是一個增益錯誤。對50 W輸出終端,由此產(chǎn)生的增益誤差大約-5%。該配置的一個示例是無緩沖的電壓輸出。數(shù)字輸入AD768數(shù)字

19、輸入由16個數(shù)據(jù)輸入插腳和一個時鐘引腳組成16位并行數(shù)據(jù)輸入遵循標(biāo)準(zhǔn)的正二進制編碼，DB15是最高位(MSB)和DB0是最低有效位(LSB)。當(dāng)所有數(shù)據(jù)位為邏輯1時，IOUTA產(chǎn)生滿刻度輸出電流。IOUTB是互補輸出，當(dāng)所有數(shù)據(jù)位為邏輯0時輸出滿刻度。滿刻度電流分離在兩個輸出之間作為輸入代碼的函數(shù)。數(shù)字接口實現(xiàn)使用一個邊沿觸發(fā)主從鎖存。DAC輸出跟隨時鐘上升沿刷新,芯片可支持時鐘頻率高達(dá)40MSPS。時鐘可以在任何占空系數(shù)下操作，但要符合規(guī)定的最小鎖存脈沖寬度。設(shè)置和保存時間也可以是不同的時鐘周期內(nèi)但要滿足指定的最低極限, 雖然定位這些過渡的邊緣可能會影響數(shù)字直通。數(shù)字輸入閾值設(shè)置為CMOS兼

20、容邏輯大約為正電源電壓的一半。小輸入電流要求允許簡單接口于無緩沖CMOS邏輯。圖11顯示了等效價數(shù)字輸入電路。流經(jīng)這1 KW阻抗。這是一個不改變輸入代碼的線性效果，所以它看起來是一個圖11 等效的數(shù)字輸入電路數(shù)字輸入信號到DAC模擬輸出應(yīng)該盡可能隔離。到DAC輸入互連的距離應(yīng)保持盡量短。如果數(shù)字線太長終端電阻可以提高性能。減少數(shù)字引線,輸入就減少了毛刺干擾和振蕩，也可以減少邊緣的速度來進一步改善性能。AD768-典型性能曲線 AD768 輸出配置的應(yīng)用接下來這章節(jié)是說明AD768的一些典型輸出配置。雖然大多數(shù)配置在所有情況下IOUTA IOUTB輸出都能互換。除非另有說明,這是假定IREFIN

21、和滿刻度電流設(shè)置為標(biāo)稱值。在應(yīng)用中,需要指定的直流精度,適當(dāng)?shù)碾娮璧倪x擇是必需的。電阻器除了絕對公差,電阻器還會自動發(fā)熱導(dǎo)致意想不到的誤差。為了達(dá)到最佳的INL,推薦采用緩沖電壓輸出如圖23所示。在這個配置中,RFB電阻的自動發(fā)熱可能導(dǎo)致增益變化,產(chǎn)生一個弓形INL曲線。但這種效應(yīng)可以通過選擇最小化低溫系數(shù)電阻器來改善。無緩沖的電壓輸出配置圖 21 0V到 -1V 無緩沖電壓輸出圖21顯示了AD768的配置提供一個單極輸出范圍約為 0 V到-1V。標(biāo)稱滿刻度的20 mA電流流經(jīng)50 WRL電阻器和DAC輸出電阻(來自R-2R階梯)1KW 并聯(lián),合計為47.6 W。這會產(chǎn)生理想的滿刻度電壓-0.

22、952 V對LADCOM。此外,DAC輸出電阻1KW的公差為20%，獲得了滿刻度增益1%的變化。對于這個線性的增益誤差變化結(jié)果,可以很容易地通過調(diào)整IREFIN來補償。在這個配置中,重要的是要注意合規(guī)的輸出的限制。最大的負(fù)電壓合規(guī)是-1.2 V,禁止使用100 W的負(fù)載產(chǎn)生0V-2V的輸出振幅。一個額外的考慮是這是一個積分非線性模式操作。當(dāng)電壓輸出節(jié)點變化時,有限的輸出阻抗使DAC電流轉(zhuǎn)向開關(guān)產(chǎn)生小的變化輸出電流隨輸出電壓同樣產(chǎn)生變化,產(chǎn)生一個弓形的INL(大于8 LSBS)。要達(dá)到最優(yōu)INL性能,建議使用緩沖電壓輸出模式。 INL也有點依賴未使用的(IOUTB)輸出端，在模擬輸出章節(jié)中有所描

23、述。為了消除這種影響,IOUTB端應(yīng)該和IOUTA一樣的阻抗,因此這兩個輸出對地是同樣的電阻分壓器。這將保持電流在LADCOM的常數(shù),最小化任何相關(guān)代碼相關(guān)的IR滴落在DAC的階梯內(nèi)可能產(chǎn)生額外的非線性。AC-耦合輸出圖 22 0.5V 無緩沖AC耦合輸出如圖22所示AD768配置的輸出提供了一個雙相輸出信號而無需使用求和放大器。交流負(fù)載阻抗和AD768輸出阻抗 并聯(lián)組成DAC輸出，即RL和偏壓電阻RB并聯(lián)。額定輸出振幅圖22中給出的值是0.5 V，假設(shè)條件RB RL。電路的增益是阻抗RLAD、RB和RL給定的公差函數(shù)。選擇RB和C值的大小主要取決于需要3 dB高通截止頻率和偏置電流,連接RB

24、的后級電流IB。3 dB頻率特性的近似方程為,f3 dB = 1/2p (RB + RL/RLAD)C. 輸出的直流偏移量是后級偏置電流和RB電阻值de一個函數(shù)。例如,如果C = 390 pF,RB = 20K W,和IB = 1.0 mA,-3 dB的頻率大約是20.4 kHz和直流偏移量將20 mV。緩沖電壓輸出配置單極配置圖23 單極性 0V到2V的緩沖電壓輸出對于正輸出電壓，或電壓范圍大于允許輸出合規(guī)參數(shù),一些類型要采用外部緩沖。在基于考慮諸如速度、精度和成本的情況下可以選擇各種各樣的放大器。當(dāng)動態(tài)性能很重要時，AD9631是一個很好的選擇,可提供低失真的10 MHz頻寬。圖23顯示了

25、0V到+ 2 V的滿刻度單極緩沖電壓輸出。圖23顯示了0V到+2 V的滿刻度單極緩沖電壓輸出。緩沖輸出電壓的結(jié)果是從DAC輸出電流流經(jīng)放大器的反饋電阻,RFB。在這種情況下,20 mA滿刻度的電流在RFB(100W,）產(chǎn)生一個輸出電壓0V到+ 2V的范圍。為了實現(xiàn)最佳的直流線性度可采用相同的配置和建議使用精密放大器AD845。使用分流器緩沖輸出圖24 使用分流器單極性0V到2V的 緩沖電壓輸出圖23中所示的配置是放大器不可能在這種情況下提供需要的20 mA反饋電流。作為一種替代方法,圖24顯示了放大器A1結(jié)合電阻分流。選擇RFF和RL的值是為了限制電流,電流I3,必須由A1提供。電流I2應(yīng)通過

26、電阻器RL接地分流。RFF和RL并聯(lián)電阻值不應(yīng)超過60W避免超過指定的合規(guī)電壓。圖24中給出的值,I3等于4mA,結(jié)果是單極性輸出擺幅0 V到2V。注意,因為A1獲得大約-4的反相增益和+ 5噪聲增益,所以應(yīng)考慮A1的失真和噪聲性能。雙極性配置圖25 雙極性2.5V緩沖電壓輸出雙極性模式是通過提供一個補償電流,IBIPOLAR,加至I / V放大器(A1)求和節(jié)點來完成。通過設(shè)置IBIPOLAR準(zhǔn)確的滿刻度電流的一半通過RFB,結(jié)果得到相對典型地對稱求和節(jié)點電壓輸出。圖25顯示了實現(xiàn)雙極2.5 V的電壓輸出。電阻分壓器設(shè)置為IDAC滿刻度電流是5mA。內(nèi)部2.5 V基準(zhǔn)產(chǎn)生 在IBIPOLAR

27、的2.5 mA電流流過RBIP。當(dāng)DAC設(shè)置半刻度(100 0),IDAC輸出2.5 mA電流,正好是IBIPOLAR所抵消，A1輸出為0V. 由于DAC輸出從零到滿刻度變化,所以A1可獲得從-2.5 V到+ 2.5 V的輸出電壓。注意,對于這種配置從REFOUT輸出總電流為15mA,所以外部緩沖是必需的。雖然運算放大器AD811、AD8001和AD9631等的選擇具有優(yōu)良的動態(tài)性能。但在直流應(yīng)用中,放大器如AD845或AD797可能更合適。微分輸出配置圖 26 使用變壓器的微分輸出在應(yīng)用不需要基帶操作時典型地使用變壓器耦合。AD768采用變壓器耦合的互補輸出固有的好處是提供電氣隔離,沒有額外

28、的功率消耗。此外,正確應(yīng)用變壓器不應(yīng)該降低AD768輸出信號的噪聲和失真,由于變壓器是一個被動的器件。圖26顯示了一個中心抽頭變壓器提供必要的直流輸出負(fù)載條件下,輸出IOUTA和IOUTB驅(qū)動0.5 V信號到50 W負(fù)載。在這個特殊的電路,中心-抽頭變壓器的阻抗比4相對應(yīng)的匝比2。因此,任何負(fù)載RL,到原邊側(cè)乘以4倍(即。,在這種情況下是200 W)。為了避免直流電流流入R-2R梯DAC,中心抽頭的變壓器應(yīng)連接LADCOM。為了遵守最低電壓-1.2 V規(guī)定,最大的微分電阻之間IOUTA和IOUTB不應(yīng)該超過240 W。注意,微分電阻由負(fù)載RL,變壓器的原邊側(cè)與任何額外微抵抗,RDIFF組成，穿

29、過兩個輸出。RDIFF是典型增加到變壓器原邊側(cè)和主電源到負(fù)載的阻抗相匹配。(即，在這種情況下200W)。通過放大器直流耦合如圖27所示使用該電路可以很容易地實現(xiàn)直流差動單端轉(zhuǎn)換。這個電路將減小來源微分電路的交流和直流共模誤差。圖27 直流差動單端轉(zhuǎn)換因此,共模噪聲(即，時鐘通道)以及直流單極偏移誤差將顯著降低。同時,對于R和RREF薄膜電阻器，要做到良好的溫度穩(wěn)定性可以通過使用溫度跟蹤。電路的設(shè)計方程對給定的應(yīng)用提供對電壓輸出振幅和IREF最佳化進行優(yōu)化。電源和接地方面考慮在系統(tǒng)中要同時實現(xiàn)高速和高精度高，印刷電路板設(shè)計往往是一樣重要的電路設(shè)計。在設(shè)備選擇上必須使用合適的射頻技術(shù)時，布局位置和

30、軸線應(yīng)提供應(yīng)繞道和接地。要從AD768獲得最佳結(jié)果保持電源和接地的低噪聲是至關(guān)重要的。圖28提供推薦的印刷電路板的插圖，在AD768評估板上實現(xiàn)接地層布局布線。圖28 印刷電路板接地層圖28 印刷電路板接地面層圖29 印刷電路板電源面層如果實施得當(dāng),接地面層可以實現(xiàn)高速電路板上的很多功能：繞過,屏蔽,電流傳輸在混合信號設(shè)計中,模擬和數(shù)字部分的電路板應(yīng)有所不同,模擬接地面局限于覆蓋模擬信號和數(shù)字接地面局限于覆蓋數(shù)字互聯(lián)引線。DAC的所有模擬接地引腳,基準(zhǔn)源地,和其他模擬輸出組件地,應(yīng)直接綁定到模擬接地面。兩個接地面應(yīng)該采用連接的路徑1/4到1/2英寸上下寬度的覆銅線徑連接或DAC在1/2英寸接地

31、線內(nèi)部如圖28所示。應(yīng)注意確保接地面對至關(guān)重要的信號路徑不間斷。在數(shù)字方面,包括運行DAC的數(shù)字輸入線以及任何時鐘信號。在模擬方面,包括DAC輸出信號,參考信號和電源。使用寬運行或電源供電線路也是被推薦。這是提供一個電源供電部分雙重角色的串聯(lián)低阻抗,以及提供一些“自由”去耦電容連接到適當(dāng)?shù)牡?。圖29顯示了電源面層布局中使用AD768的評估板。AD768評估板使用四層PCB板,實踐上面所討論的要求展示了良好的PCB布局。至關(guān)重要的是,要注意和布局的信號地和電源互聯(lián),以避免誘導(dǎo)外部電壓連在接地信號路徑。建議所有連接是短的,盡可能直接靠近封裝元件引線本身,以減少不同電流之間傳導(dǎo)的分享路徑。當(dāng)連線超過

32、一英寸長度時,應(yīng)該考慮某種類型的終端電阻。這種電阻器的必要性和值將取決于邏輯系列使用。插座應(yīng)該避免器件引腳引入了不必要的相鄰之間的電容耦合。電源和去耦其中最重要的外部組件跟相關(guān)聯(lián)高速設(shè)計的電容器要用于電源旁路。這些電容器的選擇和布局是至關(guān)重要的,在很大程度上都依賴于系統(tǒng)配置的特性。對于AD768要是串聯(lián)電阻和電感最小化要主要的考慮旁路電容。許多電容器在20 MHz以上將開始有電感效應(yīng)。陶瓷和薄膜型電容器串聯(lián)電感低于一般特性的鉭或電解型電容。建議AD768每個電源的退耦電容采用0.1 F電容器，而且盡可能接近器件管腳。表面貼片片電容器,由于他們具有低的寄生電感,比通孔類型的電容更好。一些DAC引

33、腳和供電電源之間串聯(lián)電感可以有效的過濾電源帶來的高頻噪聲。這個電感可以通過使用小鐵氧體磁珠來生成。干凈的數(shù)字電路供電通過使用如圖30所示的電路來生成。電路由一個微分LC濾波器單獨的電源和返回線組成。使用低的等效串聯(lián)電阻電解類電容和鉭電容器可以降低電源噪聲。圖30 +5V單電源應(yīng)用微分LC濾波應(yīng) 用AD768作為乘法DAC使用圖31 典型的乘法DAC應(yīng)用由于IREFIN可以1mA變調(diào)到7mA，AD768就很容易地配置乘法DAC。參考放大器設(shè)置最大乘法帶寬到15MHz,任何外部電容器到NR節(jié)點有助于根據(jù)圖7來限制帶寬。IREFIN可以很容易地通過適當(dāng)比列和在IREFIN節(jié)點的調(diào)制信號求和來調(diào)整。圖

34、31顯示了如何VMOD調(diào)制信號如何以適當(dāng)比列和轉(zhuǎn)換電流通過RREFMOD,峰值電流不得超過3.0 mA。圖32顯示了AD768相對于參考通道的頻率典型的失真曲線。圖 32 參考通道失真與頻率對比關(guān)系A(chǔ)D768應(yīng)用于多頻聲發(fā)射器(ADSL)圖33 典型DMT ADSL傳輸鏈通信的應(yīng)用經(jīng)常需要組件性能方面顯著差異簡單,單音信號用于典型的信噪比（SNR)和總諧波失真(THD)測試。這尤其適用于擴展頻譜和分頻多路復(fù)用(FDM)類型的信號,信息內(nèi)容舉行的小信號組件傳播在整個頻帶。寬動態(tài)范圍,細(xì)致精密線性好,和低互調(diào)失真是必需的。不幸的是,一部分的完整規(guī)模的信噪比和性能可能不是一個可靠的指標(biāo)在這些多頻聲應(yīng)

35、用程序如何執(zhí)行。圖 34a ADSL 矢量測試的輸出頻譜一個例子的FDM通信系統(tǒng)是不同的(離散多頻聲)ADSL(不對稱數(shù)字用戶線)目前正在考慮的ANSI標(biāo)準(zhǔn)。圖33顯示了一個框圖的發(fā)射機的功能。數(shù)字位用于QAM調(diào)制每個約200個離散音頻。一個相反FFT轉(zhuǎn)成調(diào)制到頻域信息512年時間點以2.2MSPS采樣率。然后把這些時間點插值到一個FIR濾波器上采樣(在本例中采樣率4.4MSPS)。通過AD768運行位流,緊隨其后是4順序模擬平滑濾波器,然后運行行驅(qū)動電路。圖34顯示了測試矢量運行這個系統(tǒng)的頻域的表征,而34 b顯示了時間域表佂。表I和II顯示對ADSL應(yīng)用的可用信噪比（SNR)和總諧波失真（

36、THD)輸出濾波器輸出與頻率窗口的參數(shù)。AD768的16位的動態(tài)范圍和14位的線性對DMT信號提供了優(yōu)良的性能。它的快速度輸入率將支持更快的過采樣率,如果有人感興趣在數(shù)字濾波器的復(fù)雜性可以用一個簡化模擬濾波器的插補器來交換。AD768評估板一般的描述AD768-EB是一塊評估板AD768 16位30MSPS D / A轉(zhuǎn)換器。設(shè)計結(jié)合模擬和數(shù)字樣機區(qū)域允許用戶可以輕松地和有效地評估AD768任何應(yīng)用高分辨率,高轉(zhuǎn)換速度的需求。數(shù)字輸入AD768-EB可以直接驅(qū)動使用標(biāo)準(zhǔn)40-pin IDC連接器。外部時鐘也是需要的。這些信號可能取自用戶的應(yīng)用工作臺上,或者他們也可以在樣機區(qū)域生成從一個電路建立

37、。AD768-EB的模擬輸出上可用BNC連接器。這些輸出可能配置使用電阻,放大器,或變壓器。操作程序和功能描述電源電源通過應(yīng)用電線或香蕉插頭到金屬接線柱包括印刷電路板提供AD768-EB應(yīng)用。DGND. 數(shù)字地。數(shù)字地和模擬地在AD768下面連接在一起。可以獲得獨立的模擬和數(shù)字供電的最優(yōu)性能。用于評估目的,單電源,使第二個模擬和數(shù)字接地的供電是可以接受的。+5D. + 5 V(5%)數(shù)字電源應(yīng)該能夠提供50 mA。-5A.- 5 V(5%)模擬電源應(yīng)該能夠提供-75 mA。AGND. 模擬地。模擬地和數(shù)字地在AD768下面連接在一起?？梢垣@得獨立的模擬和數(shù)字供電的最優(yōu)性能。用于評估目的,單電源

38、,使第二個模擬和數(shù)字接地的供電是可以接受的。VEE.負(fù)模擬電源；典型為-5V到-15V。這個電源作為負(fù)電源線提供外部放大器使用。提供給AD811 AD768-EB,電源必須能夠提供-20 mA(不包括外部負(fù)載需求)。+VCC. 正模擬電源；典型為+5V到+15V。這個電源作為正電源線提供外部放大器使用。提供給AD811 AD768-EB,電源必須能夠提供-20 mA(不包括外部負(fù)載需求)。模擬輸出AD768-EB的模擬輸出(s)在 BNC插孔“A”和“B”是可用的?；パa的電流輸出從AD768可以配置使用電阻、放大器、變壓器。AD768-EB僅有的“A”部分是工廠裝配?！癇”面,或互補輸出,如果

39、有要求可以由用戶來裝配。JP1.緩沖運放輸出“A”。跳插JP1，如果需要緩沖運算放大器的輸出就應(yīng)安裝。當(dāng)JP1安裝時,JP2和JP3必須移開。輸出可用“A”連接器,標(biāo)稱電壓擺幅為0 V - 2 V和與數(shù)字同相輸入這是工廠默認(rèn)設(shè)置。JP2. 雙極性50 W變壓器輸出。如果跳插JP2安裝,變壓器耦合輸出可以在“A”連接器。當(dāng)跳插JP2時，JP1和JP3必須移開。變壓器既是單端微分（differential-to-single-ended）轉(zhuǎn)換器,而又作為阻抗變壓器。正確操作,變壓器必須配接終端50W電阻器。R2用100W電阻器必須更換,R7。一個附加的100W電阻器和變壓器包括AD768評估板。外加的100W電阻必須焊接到適當(dāng)?shù)奈恢脴?biāo)記R3和變壓器必須插入到插座標(biāo)簽“T1。額定輸出電壓為50W負(fù)載1 V p p以共模電壓0 V為中心?！盝P3.電阻輸出A。JP3用于連接的電阻器R2“A”輸出。U2應(yīng)該