電子技術課程設計限時發(fā)言時間提示器

1、限時發(fā)言時間提示器長 安 大 學電子技術課程設計課題名稱：限時發(fā)言時間提示器班 級： 姓 名: 指導教師: 日 期: 前 言限時發(fā)言提示器是能夠實現限定發(fā)言者時間與提醒發(fā)言者剩余時間的一種電子部件，它廣泛應用于各種演講與辯論賽的現場，方便提醒發(fā)言者在發(fā)言時對時間的注意和把握，以便達到更好的效果。本課程設計要求設計先是發(fā)言提示器。在接到本課設題目之后，我們小組的三位成員都積極的行動起來。我們去學校的圖書館找了很多關于課設的資料，我們也在網上查閱了相關的資料不過后來發(fā)現找到的資料中關于本課程設計的很不全面。我們學習了mltisim仿真軟件。最后經過我們小組的討論用我們所學的知識以及資料上的知識來做

2、本課題。課設開始以后我們首先進行了方案的總體論證，開始確定了兩種方案，最重經過商議確定了一種比較復雜但是關聯(lián)性邏輯性穩(wěn)定性極強的一種方案。確定方案以后對整個設計進行了安排，劃分了每一個成員的重點負責部分，之后各自找資料進行設計。其次我們對每個單元電路進行設計分析，對每部分要用到的芯片進行了仔細的了解，對芯片的工作原理進行介紹，對后市用multisim軟件化出單員電路，并在可能情況下對其進行仿真實驗。在此過程中經過不斷地改進最重完成了各部分電路的設計。然后對總電路的拼接和調試，并對其進行分析并用multisim進行仿真實驗以及最終系統(tǒng)綜述，在此之后我們又反復檢測電路圖。最后對整個設計進行總結并整

3、理相關的資料，寫出這次課程設計的報告。目 錄1、 題目p12、 前言p13、 目錄p24、 摘要p35、 關鍵字p36、 設計要求p4一、系統(tǒng)綜述1.1總框圖設計 p51.2單元模塊設計 p51.3總電路圖設計 p5二、單元電路設計2.1門電路比較控制電路的計p62.2提示信號發(fā)生電路的設計p72.3預置時間電路的設計p82.4時鐘脈沖產生電路的設計 p102.5倒計時計數顯示電路的設計 p112.6數碼管顯示p12三、總 述系統(tǒng)綜述p14總體電路圖p15結束語p16鳴謝p16元器件清單p16參考文獻p16收獲與體會，存在的問題p18限時發(fā)言時間提示器摘 要本設計電路分為時鐘脈沖電路、預置時間

4、電路、倒計時顯示電路、門電路比較控制電路、提示信號發(fā)生電路五部分。1、預置時間用三個74ls160十進制計數器和適當的門電路控制的，設有10min輸入（脈沖）按鈕和1min輸入（脈沖）按鈕。即每按一次相應的脈沖開關，就給相應的計數器提供一個脈沖使計數器累加1。同時用適當的門電路控制10min位計數器為03循環(huán)，且使得當10min位為3時1min位的計數器清零，即1min位輸入脈沖按鈕無效；當10min位為0時選中1min位另一計數器，并使其計數狀態(tài)為39循環(huán)。2、利用555構成多諧振蕩電路產生所需的2hz脈沖，再經過jk觸發(fā)器分頻得到1hz的脈沖作為計數器的時鐘脈沖3、用74ls192雙時鐘可

5、逆十進制計數器實現倒計時，用4片譯碼芯片7447驅動數碼管顯示時間，顯示到秒。通過兩個jk觸發(fā)器實現控制計數器加減計數功能的轉換（倒數為0后變?yōu)榧佑嫈灯鳎眉舆M位端、減借位端和加、減計數脈沖端進行級聯(lián)，其中10s位到1min位為6進制。4、比較電路主要是用邏輯門來使倒計時時間與要求提示時刻比較?？刂齐娐穭t由jk觸發(fā)器、開關等器件來根據輸出電平高低來控制提示電路。5、提示信號發(fā)生電路主要由發(fā)光二極管、兩片555芯片構成。其中一片555構成延時電路；另一片構成多諧振蕩蜂鳴電路，用jk觸發(fā)器使其5管腳在不同提示時接不同電平，從而發(fā)出不同頻率的蜂鳴信號關鍵字：編碼器，數碼顯示管，門電路，倒計時，譯碼

6、器設計要求：330分鐘可調定時間倒計數顯示定時間小于10分鐘，倒數到1分鐘時給出提示信號，設定時間大于10分鐘，倒數到5分鐘給提示信號，超時給出警告提示信號（紅燈），超時大于1分鐘時，給出蜂鳴器聲音提示有設定輸入及復位開關，可用綠燈，黃燈，紅 燈表示工作狀態(tài)第一章 系統(tǒng)概述a) 1、總框圖設計b) 構思整個系統(tǒng)由哪些功能模塊組成，以及各個功能模塊之間的互相控制關系，將各功能模塊聯(lián)系起來畫出總體功能模塊圖。 2、單元模塊設計c) 根據總功能框圖的功能劃分，具體設計各單元模塊。設計時，從要實現的功能及如何實現等方面著手，大體選擇相應的元器件，再進行細節(jié)設計。3、總電路圖設計d) 單元功能模塊設計好

7、后，從各個單元功能模塊間的控制關系著手，對各單元功能模塊進行檢驗論證，保證各個模塊間無沖突，均能正常運行e) 分析每個模塊的各個狀態(tài)的轉換及控制、各功能模塊間的控制關系。本設計應重點分析倒計時的各個須提示的狀態(tài)的比較控制電路，還有相應的提示信號發(fā)生電路之間的關系。f) 縱觀全局，規(guī)劃總電路的布局，最后畫出完整的電路圖。預置時間模塊門電路比較與控制模塊譯碼器顯示模塊提示信號發(fā)生模塊脈沖發(fā)生模塊倒計時模塊電路工作原理與框圖電路總體工作流程： 開電源復位清零設置時間t按輸入確認鍵，確認輸入按開始鍵則進入倒計時，此時計數工作燈綠燈亮剩余時間提示（t10min時,倒數至5分鐘提示；t倒數至0時發(fā)出長4s

8、的提示音，同時亮黃燈若發(fā)言未完則進入超時計數，直到超時1min時給出長4s的較急促的提示音，同時亮紅燈警告，且計時停止，數碼管顯示1分鐘不變直到主持人復位清零若發(fā)言在超時1min之前完成（包括準時完成和提前完成）則由主持人按復位鍵清零停止計數第二章 單元電路的設計1、門電路比較控制電路的設計 電路中所用的門電路器件均為ttl 74ls系列.。ttl電路不使用的輸入端懸空為高電平，而cmos電路不使用的輸入端不能懸空，會造成邏輯混亂?？刂齐娐分杏玫搅薺k觸發(fā)器、按鈕式開關等器件組成。（1）判斷設置時間是否大于10min及相關控制電路 工作原理：用7425四輸入或非門（圖中未畫出）對預置時間的10

9、min位計數器74192(1)置數端進行判斷。當預置10 min位置數端均為0（即預置時間t 10min）時四輸入或非門輸出高電平,此時控制倒數至5min提示的的與門(2)輸出恒為0,倒數至5min產生的高電平被封鎖,而控制倒數至1min提示的與門(1)打開,相應的提示電平(高電平)可以有效地通過與門(1)若預置10 min位不為0,則四輸入或非門輸出低電平,此時與門(1)被封鎖,倒數至1 min的高電平輸入無效,而與門(2)被打開,倒數至5 min時產生的高電平可以通過與門(2)。最后將兩個與門的輸出接入二輸入或門，使兩者任何一個高電平輸入都能通過或門最終輸出到相應的提示信號發(fā)生電路的控制端

10、（2）74192倒計數器轉變?yōu)榧佑嫈灯鞯年P鍵電路74192由減計數變?yōu)榧佑嫈灯鞴ぷ髟恚簭臀缓?，jk觸發(fā)器3被清零，輸出低電平至jk觸發(fā)器2的清零端，即觸發(fā)器2也被清零，其輸入脈沖信號無效，觸發(fā)器2反相輸出端輸出高電平到74192的加計數脈沖端，而觸發(fā)器1 零端為高電平故其輸入脈沖有效，使得其輸出信號為輸入脈沖的二分頻信號，從而使74192的減計數脈沖輸入有效，令其進行減計數。此減計數狀態(tài)一直保持到倒數至0時，觸發(fā)器3發(fā)生反轉，使得觸發(fā)器2清零端為高電平，輸入脈沖有效；而觸發(fā)器1被清零，其反相輸出端輸出高電平，從而使74192的加計數輸入脈沖有效，減計數脈沖端輸入高電平，使其進行加計數。2、提

11、示信號發(fā)生電路的設計 提示信號主要是由兩片555芯片、jk觸發(fā)器以及適當門電路組成。其中一片555接成單穩(wěn)態(tài)觸發(fā)電路，控制延長提示信號的時間；另一片則構成多諧振蕩電路產生一定頻率的蜂鳴信號。考慮到充分利用已用555芯片來產生不同提示信號，本系統(tǒng)用一個jk觸發(fā)器控制構成多諧振蕩555芯片的5號管腳的高低電平輸入，使多諧振蕩電路的比較電壓不同，以產生不同頻率的蜂鳴信號。jk觸發(fā)器的脈沖信號由超時信號控制。工作原理：蜂鳴信號發(fā)生主要由555（2）及r2、r3、c3組成的多諧振蕩電路控制。蜂鳴時間則由555（3）及r1、c2組成的單穩(wěn)態(tài)觸發(fā)電路控制。復位后，jk觸發(fā)器被清零，輸出低電平即555（2）的

12、5號管腳接低電平ul并保持不變，直到超時信號低電平有效時才反轉為高電平。此過程中，當有倒數提示信號高電平輸入到555（2）的4號管腳，此多諧振蕩電路便正常工作發(fā)出頻率為f1的蜂鳴聲，又因為倒數剩余時間提示的高電平持續(xù)時間較短，故此時的蜂鳴時間也比較短，只是短暫的一聲鳴叫。當倒數為0的低電平輸入與門時，與門輸出低電平到555（3）的2號管腳，使其觸發(fā)，并輸出一定寬度tw的高電平脈沖，經或門傳送到555（2）的4號管腳，使555（2）正常工作發(fā)出持續(xù)時間為tw的蜂鳴聲音。注意，此時其5號管腳仍為低電平，故此時的蜂鳴頻率也為f1,與前面蜂鳴信號不同的是其蜂鳴時間較長。當超時1min時，對應的控制電平

13、由高電平變?yōu)榈碗娖剑仁筳k觸發(fā)器翻轉，輸出高電平至555（2）的5號管腳，之后超時1min低電平觸發(fā)由555（1）構成的單穩(wěn)態(tài)電路，使其產生寬度為tw的高電平脈沖，經或門a輸入到多諧振蕩電路，使其產生持續(xù)時間為tw，頻率為f2的蜂鳴提示信號。另外，超時1min低電平將反饋到脈沖信號發(fā)生電路的jk觸發(fā)器的清零端，輸出低電平使脈沖信號封鎖，使計數器74192停止計數。3、預置時間電路的設計電路如圖示預置時間電路工作原理：先由主持人復位清零，然后設置發(fā)言時間t，設置時間鍵有10min位j1和1min位j2，通常先設置10min位，每按一次j1即提供一個計數脈沖給計數器，使其累加1，當累加到3時，再

14、按一次j1鍵該計數器74160（u15）置數端mr輸入低電平，計數器被置數為0，即10min位最高可設置為3，且當10min位為3時，與非門輸出低電平，三輸入與門7411輸出低電平，74160（u12）被清零，即1min位輸入脈沖無效。由此可達到設置時間不高于30min的要求。當10min位不為零時，與門（u15）輸入低電平并輸出到74160（u13）的清零端，使其保持0狀態(tài)，輸入脈沖無效，此時1min位由74160（u12）控制。當10min為0時，74160（u12）清零端輸入低電平，使其處于輸出為0的狀態(tài)。此時1min位由計數器74160（u13）控制，且其置數端mr輸入低電平，這時第一

15、次j2時，74160（u13）被置為3，mr則變?yōu)楦唠娖?，此時74160（u13）處于計數狀態(tài)。當其由9到0轉換時，進位端tc輸出高電平經過或非門使mr 又為低電平，74160（u13）被置為3。由此達到了設置時間最低大于3min的要求。74160（u12）和（u13）輸出兩兩經或門后（始終有一個計數器輸出全為0，與另一個計數器的輸出相或后不影響另一計數器的輸出）輸出到74192計數器的置數端，直到輸入確認鍵的按下即可完成置數。 u6nc7s00_5vvcc5vvcc5vvcc5vvcc5vvcc5vu7a74ls32nu8a74ls32nu9a74ls32nu10a74ls32nu11a74

16、25nu1274ls160nqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load9clr1clk2u1374ls160nqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load9clr1clk2u14a74ls11nu1574ls160nqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load9clr1clk2u16a74ls04nu47a7408nu48a7402nj1key = spacer15?j2key = spacer25?u497447na7b1c2d6oa13od10oe9of15oc11ob

17、12og14lt3rbi5bi/rbo4u537447na7b1c2d6oa13od10oe9of15oc11ob12og14lt3rbi5bi/rbo4u20abcdefgcau63abcdefgca判斷10min位 預置時間電路 4、時鐘脈沖產生電路的設計 工作原理：時鐘脈沖由555芯片構成的多諧振蕩電路產生，因為該脈沖信號要經jk觸發(fā)二分頻后再送至倒計數器74192上，故產生脈沖頻率為f=2hz,且其占空比q=50%相應計算公式為t 1(r4+r5)*c1*ln20.7*(r4+r5)*c1=0.25st2r4*c1*ln20.7*r4*c1=0.25stt1+t20.7*(2*r4+r

18、5)*c1 =0.5s q=t1/t=(r4+r5) /(2*r4+r5)*100%=50%f=1/t1.44/(2*r4+r5)*c1=2hz其中r4= ,r5= ,c1= 復位后，jk觸發(fā)器（1）輸出低電平，與門（1）輸出為恒為0，即脈沖信號被封鎖。直到開始鍵按下后，jk觸發(fā)器輸出翻轉，輸出高電平，與門（1）才被解鎖，脈沖信號才有效地輸出到倒計數器74192上，同時，計數工作燈（綠燈）亮。而且當超時信號（低電平）輸入，使jk觸發(fā)器輸出清零，與門（1）輸出為0，此時脈沖信號也將被封鎖，計數顯示將停在超時1min時刻，同時計數工作燈滅。 時鐘脈沖產生及相關控制電路圖 5、倒計時計數顯示電路的設

19、計 由于設計中要求實現倒數計時和超時1min譯碼顯示，故須選擇可逆計數器，而74ls192、74ls193均為雙時鐘脈沖輸入可逆加減計數器，且其清零和置數方式均為異步，兩者都可選，不同的是74ls192為十進制計數，而74ls193為16進制計數，本系統(tǒng)中用到的十進制計數較多，故選用74ls192電路較為簡單方便。而74ls192無論在加計數還是減計數時，雙時鐘脈沖均需保持一個為高電平，另一個輸入時鐘脈沖，基于此要求本系統(tǒng)中采用兩片jk觸發(fā)器分別控制74ls192的加計數脈沖輸入cpd和減計數脈沖輸入cpu,使用jk觸發(fā)同時也可保證cp脈沖的穩(wěn)定性。本系統(tǒng)中的有關顯示電路均采用常用的數碼管譯碼

20、驅動芯片7447進行譯碼顯示6、數碼管顯示現在已經有集成好的四輸入端的數碼管，可以直接選用，但價格比較貴而且在市面上很難找，雖然我們在仿真時用了集成數碼管，但在實際實現電路時可能還需考慮選用數碼管和譯碼器構成，因此，還是在這個單元模塊中簡要介紹一下其設計實現過程。圖2-4-1為7447n譯碼器驅動共陽極數碼管的電路圖。圖中7447n輸出端各接一個50歐的電阻接入數碼管管腳，如圖所示，輸入端為0011時，數碼管顯示3，譯碼及輸出正確。圖2-4-1七段數碼管的結構如圖2-4-2所示，它有七個發(fā)光段，即a,b,c,d,e,f,g,數碼顯示與發(fā)光段之間的對應關系如下表所示。七段數碼管內部由發(fā)光二極管組

21、成。在發(fā)光二極管兩端加上適當的電壓時，就會發(fā)光。發(fā)光二級管有兩種方式：共陽極接法和共陰極接法。 af h ge c d 圖2-4-2其功能表如附錄2中所示。bcd碼顯示數碼發(fā)光段bcd碼顯示數碼發(fā)光段0000000100100011010001234abcdefbcabdegabcdgbefg0101011001111000100156789acdfgcdefgabcabcdefgabcfg第三章 系統(tǒng)綜述本設計要實現功能為發(fā)言時間設定在3分鐘到30分鐘可調；設定時間倒計數顯示；設定時間小于10分鐘，倒數到1分鐘時給出提示信號，設定時間大于10分鐘，倒數到5分鐘給提示信號(黃燈亮)，超時給出警

22、告提示信號（紅燈），超時大于1分鐘時，給出蜂鳴器聲音提示；應有設定輸入及復位開關，用綠燈、黃燈、紅燈表示工作狀態(tài)。本系統(tǒng)在設計時綜合好、各方面因素，在時鐘的設計上，考慮到是回答問題使用的，所以對時間要求不是十分嚴格，經過我們的討論認為1%的誤差是可以接受的，而普通的碳膜電阻的誤差為5%，電容的誤差e24，e12，e6分別為5%，10%，20%。即使使用誤差最小的e24電容，f= 1/t1.44/(r_1+2r_2 ) c_1 )的誤差都大于10%，最后我們把r1變成定值電阻+電位器的方式，解決了這個問題。系統(tǒng)分為多個模塊進行單獨的設計，各個模塊設計完成后，進行各個模塊的關聯(lián)組合，在組合過程中需

23、要多輸入的控制端用門電路進行選擇. 本設計系統(tǒng)簡單實用，成本較低，制作成成品后，操作簡單，容易掌握?？梢酝瓿筛鞣N比賽、娛樂的計時工作。存在問題：本設計的時鐘信號是利用555構成的多諧振蕩器，產生1hz的頻率信號作為時鐘脈沖，時鐘脈沖信號的精度不是很高，可能會出現較大的誤差，作為對時間精度要求不是太嚴格的場所可以應用本設計，若對時間的精度要求嚴格，可選用晶振分頻后作為脈沖信號，但是電路比較復雜。另外，本系統(tǒng)選用了6個數碼管作為顯示電路，體積可能會比較大?？傮w電路圖結束語1、本設計特點、存在的問題及改進意見特點：本設計系統(tǒng)簡單實用，成本較低，制作成成品后，操作簡單，容易掌握。可以完成各種比賽、娛樂

24、的計時工作。存在問題：本設計的時鐘信號是利用555構成的多諧振蕩器，產生1hz的頻率信號作為時鐘脈沖，時鐘脈沖信號的精度不是很高，可能會出現較大的誤差，作為對時間精度要求不是太嚴格的場所可以應用本設計，若對時間的精度要求嚴格，可選用晶振分頻后作為脈沖信號，但是電路比較復雜。另外，本系統(tǒng)選用了6個數碼管作為顯示電路，體積可能會比較大。鳴謝 這次設計我們最應感謝的人就是各位指導老師，是你們指出我們方案中存在的問題、給了我們非常有建設性的啟示，使我們的設計才得以順利完成。我還要感謝我的隊友陳明利，隋龍，正是由于我們之間很好的合作才能使我們成功解決設計中存在的問題。最后我還要感謝所有給過我?guī)椭椭С值耐瑢W們，是他們在我有疑難和不解時給了我啟示，從而讓我完成了這次課程設計。元器件清單元器件清單序號名稱型號參數數 量備 注1加法計數器74ls160n32譯碼器7447n73或門74ls3274k觸發(fā)器7447n65電解電容0.01uf若干6數碼顯示管5 7555定時器555-timer-