第四章 組合邏輯電路

1、第四章 組合邏輯電路4.2 組合電路的分析方法和設(shè)計(jì)方法組合電路的分析方法和設(shè)計(jì)方法4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路4.3.1編碼器編碼器4.3.4 加法器加法器4.4 組合邏輯電路中的競(jìng)爭(zhēng)組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象冒險(xiǎn)現(xiàn)象4.3.5 數(shù)值比較器數(shù)值比較器4.3.2譯碼器譯碼器4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器4.1 概述概述難難點(diǎn)點(diǎn)本本章章重重點(diǎn)點(diǎn)編碼器編碼器譯碼器譯碼器選擇器選擇器分配器分配器加法器加法器比較器比較器1、組合邏輯電路的特點(diǎn)、組合邏輯電路的特點(diǎn)2、組合邏輯電路的分析與設(shè)計(jì)方法、組合邏輯電路的分析與設(shè)計(jì)方法 3、常用組合邏輯電路的邏輯功能、用法、常用組合邏

2、輯電路的邏輯功能、用法 常用中規(guī)模集成模塊常用中規(guī)模集成模塊4、競(jìng)爭(zhēng)、競(jìng)爭(zhēng)冒險(xiǎn)的物理現(xiàn)象冒險(xiǎn)的物理現(xiàn)象1、優(yōu)先編碼器擴(kuò)展接法、優(yōu)先編碼器擴(kuò)展接法2、復(fù)雜電路的設(shè)計(jì)、復(fù)雜電路的設(shè)計(jì) （非重點(diǎn)）（非重點(diǎn)）重點(diǎn)重點(diǎn)難點(diǎn)難點(diǎn)第四章第四章 組合邏輯電路組合邏輯電路一、組合邏輯電路的特點(diǎn)一、組合邏輯電路的特點(diǎn)從電路結(jié)構(gòu)上：從電路結(jié)構(gòu)上：從功能上：從功能上： 4.1 概述二、邏輯功能的描述二、邏輯功能的描述組合邏輯組合邏輯 電路電路1a2ana1y2ymy組合邏輯電路的框圖組合邏輯電路的框圖)(AFY ）aa(afy)aa(afy)aa(afynmmnn,.,.,.,.,2121222111 所謂邏輯電路的

3、分析，就是所謂邏輯電路的分析，就是找出找出給定邏輯電路給定邏輯電路輸出輸出和輸入之間的邏輯關(guān)系和輸入之間的邏輯關(guān)系，并，并確定確定電路的電路的邏輯功能邏輯功能。分析步驟：分析步驟： 根據(jù)給定的邏輯電路，從輸入端開始，逐級(jí)推導(dǎo)根據(jù)給定的邏輯電路，從輸入端開始，逐級(jí)推導(dǎo)出輸出端的出輸出端的邏輯函數(shù)表達(dá)式并化簡(jiǎn)邏輯函數(shù)表達(dá)式并化簡(jiǎn)。 根據(jù)輸出函數(shù)表達(dá)式列出根據(jù)輸出函數(shù)表達(dá)式列出真值表真值表。 用文字概括出電路的用文字概括出電路的邏輯功能邏輯功能。 邏輯圖邏輯表達(dá)式邏輯圖邏輯表達(dá)式 最簡(jiǎn)表達(dá)式真值表確定功能最簡(jiǎn)表達(dá)式真值表確定功能4.2.1 組合邏輯電路的分析方法 1 1 1 D C B A & &

4、& & & Y CBA例：分析下圖所示電路的邏輯功能。已知此電路例：分析下圖所示電路的邏輯功能。已知此電路用用于數(shù)據(jù)分類于數(shù)據(jù)分類，試指出該電路的用途。，試指出該電路的用途。 DCBCABCBACABDCBDABYDAB解：解：邏輯表達(dá)式：邏輯表達(dá)式：CBACABDCBDAB 真值表：真值表：2 2 3 3 5 5 7 7 11 11 13 13 調(diào)整：調(diào)整：結(jié)論：結(jié)論：分類出分類出4 4位二位二進(jìn)制數(shù)中的素進(jìn)制數(shù)中的素?cái)?shù)數(shù)2 2、3 3、5 5、7 7、1111、1313。例例4.2.14.2.1：試分析如下電路圖的邏輯功能。試分析如下電路圖的邏輯功能。&1111DCBAY2Y1Y0邏輯函數(shù)

5、表達(dá)式：邏輯函數(shù)表達(dá)式：DBADC DBADCY 2ACDBCDCBD ACDBCDCBDY 1BDCD BDCDY 0解：解：邏輯真值表：邏輯真值表：結(jié)論：結(jié)論：當(dāng)當(dāng)DCBADCBA表示的二進(jìn)制數(shù)小于表示的二進(jìn)制數(shù)小于或等于或等于5 5時(shí)時(shí)Y Yo o為為1 1，這個(gè)二進(jìn)，這個(gè)二進(jìn)制數(shù)大于制數(shù)大于5 5且小于且小于1111時(shí)時(shí)Y Y1 1為為1 1，當(dāng)這個(gè)二進(jìn)制數(shù)大于或等于當(dāng)這個(gè)二進(jìn)制數(shù)大于或等于1111時(shí)時(shí)Y Y2 2為為1 1。 因此，這個(gè)邏輯電路可因此，這個(gè)邏輯電路可以用來以用來判別輸入的判別輸入的4 4位二進(jìn)位二進(jìn)制數(shù)數(shù)值的范圍制數(shù)數(shù)值的范圍。例：例：試分析圖示邏輯電路的功能。試分析

6、圖示邏輯電路的功能。該電路為該電路為少數(shù)服從多數(shù)少數(shù)服從多數(shù)電路電路（表決電路）。（表決電路）。（1）邏輯表達(dá)式）邏輯表達(dá)式（2）真值表）真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表ACBCABACBCABF （3）判斷：）判斷：多數(shù)輸入變量為多數(shù)輸入變量為1，輸出，輸出F為為1；多數(shù)輸入變量為多數(shù)輸入變量為0，輸出，輸出 F為為0例：例：試分析圖示邏輯電路的功能。試分析圖示邏輯電路的功能。 真值表真值表01012123233BBGBB GBBGBG 表達(dá)式表達(dá)式 B3B2B1B0 G3G2G1

7、G0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 分析功能分析功能自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換電路自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換電路推廣到

8、一般推廣到一般，將，將n位自然二進(jìn)制碼轉(zhuǎn)換成位自然二進(jìn)制碼轉(zhuǎn)換成n位位格雷碼格雷碼： Gi = Bi Bi+1 （i = 0、1、2、 n-1）01012123233BBGBB GBBGBG自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換注意：利用此式時(shí)對(duì)碼位序號(hào)大于（注意：利用此式時(shí)對(duì)碼位序號(hào)大于（n-1）的位應(yīng)按）的位應(yīng)按0處理。處理。如本例碼位的最大序號(hào)如本例碼位的最大序號(hào)i = 3，故，故B4應(yīng)為應(yīng)為0，才能得到正確的，才能得到正確的結(jié)果。結(jié)果。 工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮的問題有以下幾個(gè)方面：考慮的問題有以

9、下幾個(gè)方面： 所用的邏輯器件所用的邏輯器件數(shù)目最少數(shù)目最少，器件的，器件的種類最少種類最少，且器件，且器件之間的之間的連線最少連線最少。這樣的電路稱。這樣的電路稱“最小化最小化”電路電路。 滿足速度要求，應(yīng)使?jié)M足速度要求，應(yīng)使級(jí)數(shù)最少級(jí)數(shù)最少，以減少門電路的延遲。，以減少門電路的延遲。 功耗小，工作穩(wěn)定可靠。功耗小，工作穩(wěn)定可靠。 所謂組合邏輯電路設(shè)計(jì)，就是根據(jù)給出的實(shí)際邏輯問所謂組合邏輯電路設(shè)計(jì)，就是根據(jù)給出的實(shí)際邏輯問題，題，求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)單的邏輯電路求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)單的邏輯電路。4.2.2 組合邏輯電路的設(shè)計(jì)方法 邏輯抽象邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫

10、邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象。首先要分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的首先要分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的0 0、1 1兩種狀態(tài)分別對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定兩種狀態(tài)分別對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定0 0、1 1 的具的具體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系列出真值表列出真值表。 根據(jù)真值表，寫出相應(yīng)的根據(jù)真值表，寫出相應(yīng)的邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式。 選定器件類型。選定器件類型。 根據(jù)所選器件：根據(jù)所選器件：對(duì)邏輯式對(duì)邏輯式化簡(jiǎn)化簡(jiǎn)變換為與門電路相對(duì)應(yīng)的最簡(jiǎn)式變換為與門

11、電路相對(duì)應(yīng)的最簡(jiǎn)式 （用門實(shí)現(xiàn)）、對(duì)邏輯式（用門實(shí)現(xiàn)）、對(duì)邏輯式變換變換（用（用MSI實(shí)現(xiàn)）實(shí)現(xiàn)） 根據(jù)化簡(jiǎn)的邏輯函數(shù)表達(dá)式畫出根據(jù)化簡(jiǎn)的邏輯函數(shù)表達(dá)式畫出邏輯電路圖邏輯電路圖。 工藝設(shè)計(jì)。工藝設(shè)計(jì)。組合邏輯電路的設(shè)計(jì)步驟：組合邏輯電路的設(shè)計(jì)步驟：邏輯圖邏輯圖實(shí)際邏實(shí)際邏輯問題輯問題真值表真值表邏輯表達(dá)式邏輯表達(dá)式最簡(jiǎn)（或最最簡(jiǎn)（或最合理）表達(dá)式合理）表達(dá)式1. 邏輯抽象邏輯抽象 輸入變量輸入變量: 紅紅(R)、黃黃(A)、綠綠(G) 燈亮為燈亮為1，燈不亮為，燈不亮為0； 輸出變量：輸出變量： 故障信號(hào)故障信號(hào)（Z） 發(fā)生故障時(shí)為發(fā)生故障時(shí)為1,正常工作時(shí)為正常工作時(shí)為0輸入變量輸入變量輸出

12、輸出RAGZ00010010010001111000101111011111RAGRAGGRAAGRGARZ 2. 列出真值表列出真值表3. 寫出邏輯表達(dá)式寫出邏輯表達(dá)式【例例4.2.24.2.2】設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路4. 選用小規(guī)模選用小規(guī)模SSI器件器件AGRGRAGARZ6. 畫出邏輯圖畫出邏輯圖5. 化簡(jiǎn)化簡(jiǎn)實(shí)現(xiàn)電路之一實(shí)現(xiàn)電路之一實(shí)現(xiàn)電路之二實(shí)現(xiàn)電路之二：用用與非門與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3 3個(gè)個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。只有當(dāng)兩個(gè)或兩個(gè)以上裁裁判，一個(gè)主裁判和兩個(gè)副裁

13、判。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明舉重成功。判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明舉重成功。解：邏輯抽象解：邏輯抽象輸入變量：輸入變量：主裁判為主裁判為A A，副裁判為，副裁判為B B、C C。判明成功為判明成功為1 1，失敗為，失敗為0 0；輸出變量：輸出變量：舉重成功與否用變量舉重成功與否用變量Y Y表示，表示，成功為成功為1 1，失敗為，失敗為0 0；邏輯真值表邏輯真值表卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn) ABC0100011110ACABACABACABY 1 11邏輯電路圖邏輯電路圖ABACY&題題4.1 分析圖示電路的邏輯功能，寫出Y1、Y2的邏輯函數(shù)式，列

14、出真值表，指出電路完成什么邏輯功能。 BCACABYBCACABCBAABCY21)(A B C Y1 Y20 0 0 0 00 01 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1 真值表電路構(gòu)成全加器，輸入電路構(gòu)成全加器，輸入B、C 、 A為加為加數(shù)、被加數(shù)和低位的進(jìn)位，數(shù)、被加數(shù)和低位的進(jìn)位，Y1為為“和和”，Y2為為“進(jìn)位進(jìn)位”。由真值表可知：74211mmmmY P210 題題4.6 有一水箱由大、小兩臺(tái)泵ML和MS供水，水箱中設(shè)置了3個(gè)水位檢測(cè)元件A、B、C。水面低于檢測(cè)元件時(shí)，檢測(cè)元件給出高電平；水面高于檢測(cè)元件

15、時(shí)，檢測(cè)元件給出低電平。現(xiàn)要求當(dāng)水位超過C點(diǎn)時(shí)水泵停止工作；水位低于C點(diǎn)而高于B點(diǎn)時(shí)MS單獨(dú)工作；水位低于B點(diǎn)而高于A點(diǎn)時(shí)ML單獨(dú)工作；水位低于A點(diǎn)時(shí)ML和MS同時(shí)工作。試用門電路設(shè)計(jì)一個(gè)控制兩臺(tái)水泵的邏輯電路。解解 真值表如表所示。題題4.7 設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，輸入為4位二進(jìn)制代碼，輸出為4位循環(huán)碼?？梢圆捎酶鞣N邏輯功能的門電路來實(shí)現(xiàn)。 解解 真值表如表所示33AY 121AAY010AAY 由真值表得到 232AAY4.3.14.3.1、編碼器（、編碼器（EncoderEncoder） 用文字、符號(hào)或數(shù)碼表示特定對(duì)象的過程稱為用文字、符號(hào)或數(shù)碼表示特定對(duì)象的過程稱為編碼編碼。在。在數(shù)字

16、電路中用二進(jìn)制代碼表示有關(guān)的信號(hào)稱為數(shù)字電路中用二進(jìn)制代碼表示有關(guān)的信號(hào)稱為二進(jìn)制編碼二進(jìn)制編碼。 實(shí)現(xiàn)編碼操作的電路就是實(shí)現(xiàn)編碼操作的電路就是編碼器編碼器。 按照被編碼信號(hào)的不同特點(diǎn)和要求，有按照被編碼信號(hào)的不同特點(diǎn)和要求，有普通編碼器普通編碼器、優(yōu)優(yōu)先編碼器先編碼器、二二十進(jìn)制編碼器十進(jìn)制編碼器之分。之分。4.3 若干常用組合邏輯電路線線編碼器線線編碼器I3I4I5I6I7I0I1I2Y0Y1Y2輸入：輸入：I I0 0I I7 7 8 8個(gè)高電平信號(hào)，個(gè)高電平信號(hào)，輸出：輸出：3 3位二進(jìn)制代碼位二進(jìn)制代碼Y Y2 2Y Y1 1Y Y0 0。 稱為稱為8 8線線3 3線編碼器線編碼器。

17、1.1.普通編碼器普通編碼器 用用n n位二進(jìn)制代碼可對(duì)位二進(jìn)制代碼可對(duì)N N2 2n n個(gè)輸入信號(hào)進(jìn)行編碼，個(gè)輸入信號(hào)進(jìn)行編碼，輸出相應(yīng)的輸出相應(yīng)的n n位二進(jìn)制代碼。位二進(jìn)制代碼。特點(diǎn)特點(diǎn)：輸入：輸入I I0 0I I7 7當(dāng)中只允許一個(gè)輸入變量有效，即取值當(dāng)中只允許一個(gè)輸入變量有效，即取值為為1 1（高電平有效）。（高電平有效）。三位二進(jìn)制普通編碼器三位二進(jìn)制普通編碼器3 3位二進(jìn)制編碼器的真值表位二進(jìn)制編碼器的真值表邏輯表達(dá)式：邏輯表達(dá)式：76542IIIIY76321IIIIY75310IIIIY( (利用無關(guān)項(xiàng)化簡(jiǎn)利用無關(guān)項(xiàng)化簡(jiǎn)) ) 1 1 1Y2Y1Y0I1I2I3I4I5I6

18、I72.2.二進(jìn)制優(yōu)先編碼器二進(jìn)制優(yōu)先編碼器設(shè)設(shè)I I7 7的優(yōu)先級(jí)別最高，的優(yōu)先級(jí)別最高，I I6 6次之，依此類推，次之，依此類推，I I0 0最低。最低。3 3位二進(jìn)制優(yōu)先編碼器的真值表位二進(jìn)制優(yōu)先編碼器的真值表12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏輯表達(dá)式：邏輯表達(dá)式： Y2 Y1 Y0 1 1 1 1 1 1 & 1 & I7 I6 I5 I4 I3 I2 I1

19、I0 如果要求輸出、輸入均為反變量，則只要在圖中的每如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。一個(gè)輸出端和輸入端都加上反相器就可以了。 8 8線線33線優(yōu)先編碼器邏輯電路圖線優(yōu)先編碼器邏輯電路圖輸輸入入：邏輯：邏輯1(1(高電平）有效高電平）有效輸輸出出：原碼輸出：原碼輸出G、G、G門組成控制門組成控制電路。電路。S選通輸入端，低電平選通輸入端，低電平有效。有效。Ys選通輸出端，低電選通輸出端，低電平有效。平有效。YEX擴(kuò)展輸出端，低電擴(kuò)展輸出端，低電平有效。平有效。I0I7輸入端，低電平輸入端，低電平有效。有效。Y0Y2輸出端，低電輸出端，低電平有

20、效。平有效。8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74HC1487I0I：輸入，低電平有效。優(yōu)先級(jí)別依次為：輸入，低電平有效。優(yōu)先級(jí)別依次為0I7I2Y0Y：編碼輸出端：編碼輸出端SSS：使能輸入端；：使能輸入端；時(shí)，編碼，時(shí)，編碼，時(shí)，禁止編碼。時(shí)，禁止編碼。 74HC148 74HC148 管腳定義：管腳定義：8線線3線優(yōu)先編線優(yōu)先編碼器碼器74HC148邏輯符號(hào)圖邏輯符號(hào)圖)()()(SIIIIIIIIIIYSIIIIIIIIYSIIIIY6421643567054234567145672輸出端被封輸出端被封鎖在高電平鎖在高電平sYEXY：擴(kuò)展輸出端，編碼狀態(tài)下（：擴(kuò)展輸出端，編碼狀態(tài)下（=

21、0=0），），若有輸入信號(hào)，若有輸入信號(hào)，EXY=0=0（“電路工作，有編碼信號(hào)輸入電路工作，有編碼信號(hào)輸入”）SS：使能輸出端，編碼狀態(tài)下（：使能輸出端，編碼狀態(tài)下（=0=0），），若無輸入信號(hào)，若無輸入信號(hào)，sY=0=0（“電路工作，無編碼信號(hào)輸入電路工作，無編碼信號(hào)輸入”）SIIIIIIIIYS76543210SIIIIIIIIYEX)(76543210附加輸出信號(hào)的狀態(tài)及含意附加輸出信號(hào)的狀態(tài)及含意狀態(tài)狀態(tài)11不工作不工作01工作，但無輸入工作，但無輸入10工作，且有輸入工作，且有輸入00不可能出現(xiàn)不可能出現(xiàn)EXSYYEXSYY74HC148功能表功能表輸輸入入：邏輯：邏輯0(0(低電

22、平）有效低電平）有效輸輸出出：反碼輸出：反碼輸出注意：注意：3.3.二十進(jìn)制（二十進(jìn)制（BCDBCD）優(yōu)先編碼器）優(yōu)先編碼器 把把I I0 0I I9 9的十個(gè)狀態(tài)分別編碼成十個(gè)的十個(gè)狀態(tài)分別編碼成十個(gè)BCDBCD碼。其中碼。其中I I9 9的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最高，I I0 0的優(yōu)先權(quán)最低。的優(yōu)先權(quán)最低。輸輸入入：低電平有效：低電平有效輸輸出出：反碼輸出：反碼輸出注意：注意：P173 邏輯圖I5I4I3I2I1I0I6I7Y0Y1Y2Y374LS147 I8I974LS14774LS147的功能表的功能表I1I2I3I4I5I6I7I8I9Y3Y2Y1Y000110010111011100

23、0011110010111110100111111011011111111000111111111010111111111110輸入輸出編碼器的實(shí)際應(yīng)用之一（1）常用的計(jì)算機(jī)鍵盤）常用的計(jì)算機(jī)鍵盤,其內(nèi)部就是一個(gè)字符編碼其內(nèi)部就是一個(gè)字符編碼器。它將鍵盤上的大小寫英文字母、數(shù)字、符號(hào)、器。它將鍵盤上的大小寫英文字母、數(shù)字、符號(hào)、功能鍵等編成一系列的七位二進(jìn)制數(shù)碼，送到計(jì)算功能鍵等編成一系列的七位二進(jìn)制數(shù)碼，送到計(jì)算機(jī)的中央處理單元機(jī)的中央處理單元CPU中，然后再進(jìn)行處理、存儲(chǔ)、中，然后再進(jìn)行處理、存儲(chǔ)、輸出到顯示器上或打印機(jī)上輸出到顯示器上或打印機(jī)上。0-9鍵盤鍵盤BCD編碼器電路編碼器電路7

24、4LS147 74LS147 組成的組成的BCDBCD碼編碼器碼編碼器74LS147I1I9X1X2X4X81234567890VCCR Y沒有按鍵沒有按鍵,Y=0；按鍵；按鍵,Y=1,編碼有效編碼有效編碼器的實(shí)際應(yīng)用之二（2 ）外接信號(hào)增多）外接信號(hào)增多,可以進(jìn)行編碼擴(kuò)展?？梢赃M(jìn)行編碼擴(kuò)展。電路擴(kuò)展應(yīng)用必須考慮：電路擴(kuò)展應(yīng)用必須考慮：輸入信號(hào)的連接；輸入信號(hào)的連接；級(jí)聯(lián)問題（芯片工作的優(yōu)先級(jí)）；級(jí)聯(lián)問題（芯片工作的優(yōu)先級(jí)）；輸出信號(hào)的連接。輸出信號(hào)的連接。 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(1) A15 A14 A13 A12

25、 A11 A10 A9 A8 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(2) A7 A6 A5 A4 A3 A2 A1 A0 例例4.3.14.3.1：試用兩片：試用兩片74LS14874LS148接成接成1616線線4 4線優(yōu)先編碼器，線優(yōu)先編碼器，將將A A0 0A A15151616個(gè)輸入信號(hào)編為二進(jìn)制編碼個(gè)輸入信號(hào)編為二進(jìn)制編碼Z Z3 3Z Z2 2Z Z1 1Z Z0 0=0000=000011111111。 其中其中A A1515的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最高，A A0 0的優(yōu)先權(quán)最低。的優(yōu)先權(quán)最低。解：輸入信號(hào)需用兩片解：輸

26、入信號(hào)需用兩片級(jí)聯(lián)問題級(jí)聯(lián)問題 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX X S YS 74LS148(1) A15 A14 A13 A12 A11 A10 A9 A8 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(2) A7 A6 A5 A4 A3 A2 A1 A0 高優(yōu)先級(jí)高優(yōu)先級(jí)低優(yōu)先級(jí)低優(yōu)先級(jí)輸出信號(hào)輸出信號(hào)A15A8A7A0編碼編碼10Z31 1 10 0 01 1 10 0 0Z2 Z1 Z001YEX(1)74LS14874LS148擴(kuò)展的擴(kuò)展的1616線線4 4線優(yōu)先編碼器線優(yōu)先編碼器報(bào)報(bào)警警

27、編編碼碼電電路路編碼器的實(shí)際應(yīng)用之三（3）74LS148 擴(kuò)展計(jì)算機(jī)外部檢測(cè)單元擴(kuò)展計(jì)算機(jī)外部檢測(cè)單元。4.3.24.3.2、譯碼器（、譯碼器（DecoderDecoder） 譯碼是編碼的逆過程譯碼是編碼的逆過程，即將具有特定含義的一組代碼，即將具有特定含義的一組代碼“翻譯翻譯”出它的原意的過程叫譯碼。實(shí)現(xiàn)譯碼功能的邏輯出它的原意的過程叫譯碼。實(shí)現(xiàn)譯碼功能的邏輯電路稱為電路稱為譯碼器譯碼器。數(shù)字電路中，常用的譯碼器有。數(shù)字電路中，常用的譯碼器有二進(jìn)制譯二進(jìn)制譯碼器碼器、二十進(jìn)制譯碼器二十進(jìn)制譯碼器、顯示譯碼器顯示譯碼器。一、二進(jìn)制譯碼器一、二進(jìn)制譯碼器 設(shè)二進(jìn)制譯碼器的設(shè)二進(jìn)制譯碼器的輸入端為

28、輸入端為n n個(gè)，個(gè)，則則輸出端為輸出端為2 2n n個(gè)個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2 2n n個(gè)個(gè)輸出中只有一個(gè)輸出中只有一個(gè)有效有效（為（為1 1或?yàn)榛驗(yàn)? 0），其余全無效（為），其余全無效（為0 0或?yàn)榛驗(yàn)? 1）。）。2 2線線4 4線譯碼器：線譯碼器： Y0 Y1 Y2 Y3 A B 2 24 4線線譯譯碼碼器器 譯碼輸入譯碼輸入 譯碼輸出譯碼輸出 A B Y0 Y1 Y2 Y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 12位二進(jìn)制譯碼器位二進(jìn)制譯碼器 譯碼輸入譯碼輸入 譯碼輸出譯碼輸出 A B

29、 Y0 Y1 Y2 Y3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 02位二進(jìn)制譯碼器位二進(jìn)制譯碼器一位為一位為0，其余為，其余為1一位為一位為1，其余為，其余為000mBAY 33mABY 22mBAY 11mBAY 邏輯函數(shù)：邏輯函數(shù)：2線線4線譯碼器電路線譯碼器電路3線線8線譯碼器真值表線譯碼器真值表輸輸 入入輸輸 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000007

30、01271012100120.mAAAYmAAAYmAAAY 邏輯函數(shù)：邏輯函數(shù)：二極管與門陣列實(shí)現(xiàn)二極管與門陣列實(shí)現(xiàn)Vcc=5V，輸入高電平，輸入高電平=3V， 輸入低電平輸入低電平=0.7V集成譯碼器實(shí)例：集成譯碼器實(shí)例：74HC138S1,S2,S3為片選端，為片選端，S1=1,S2+S3=0 時(shí)，時(shí)，Gs輸出高輸出高電平，譯碼器處于工作狀態(tài)電平，譯碼器處于工作狀態(tài)G GS S1 1時(shí)，輸出邏輯表達(dá)式時(shí)，輸出邏輯表達(dá)式00120mAAAY10121mAAAY20122mAAAY30123mAAAY40124mAAAY50125mAAAY60126mAAAY70127mAAAYiimY 3

31、 3線線8 8線譯碼器線譯碼器74HC13874HC138的功能表的功能表S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70 0 xxxx11111111x1 1xxx11111111100000 011111111000110 011111110010110 011111100111110 011111010011110 011110101111110 011101101111110 011011111111110 0輸出輸入片選選通，輸入某種狀態(tài)，則對(duì)應(yīng)的最小項(xiàng)輸出項(xiàng)為片選選通，輸入某種狀態(tài)，則對(duì)應(yīng)的最小項(xiàng)輸出項(xiàng)為0 0。4 4線線1616線譯碼器線譯碼器74LS15474LS1

32、54：Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15Sa SbA3 A2 A1 A074LS154控制電路：控制電路：Sa和和Sb為選通控制端為選通控制端: 當(dāng)當(dāng) Sa=Sb=0 時(shí)，譯碼器處于選通工時(shí)，譯碼器處于選通工作狀態(tài)，實(shí)現(xiàn)作狀態(tài)，實(shí)現(xiàn)4線線-16線譯碼；否則，譯碼器被封鎖，輸出線譯碼；否則，譯碼器被封鎖，輸出Y0Y15均為高電平。均為高電平。二、二二、二十進(jìn)制譯碼器十進(jìn)制譯碼器(74HC42)將輸入將輸入BCD碼的碼的10個(gè)代碼譯成個(gè)代碼譯成10個(gè)低電平的輸出信號(hào)，個(gè)低電平的輸出信號(hào)，BCD碼以外的偽碼，輸出均無低電平信號(hào)碼

33、以外的偽碼，輸出均無低電平信號(hào)001230mAAAAY 1mAAAAY 01231201232mAAAAY 301233mAAAAY 401234mAAAAY 501235mAAAAY 601236mAAAAY 701237mAAAAY 801238mAAAAY 901239mAAAAY 二十進(jìn)制譯碼器二十進(jìn)制譯碼器74HC42的真值表的真值表74HC4274HC42有拒偽碼功能有拒偽碼功能以十進(jìn)制數(shù)碼直觀地顯示數(shù)字系統(tǒng)運(yùn)行的、二進(jìn)制代碼以十進(jìn)制數(shù)碼直觀地顯示數(shù)字系統(tǒng)運(yùn)行的、二進(jìn)制代碼表示的數(shù)據(jù)，稱為表示的數(shù)據(jù)，稱為顯示譯碼器顯示譯碼器。1 1、顯示器件、顯示器件發(fā)光二極管數(shù)碼管（發(fā)光二極管數(shù)

34、碼管（LEDLED數(shù)碼管）數(shù)碼管） a b c d e f g h a b c d a f b e f g h g e c d (a) 外 形 圖 (b) 共 陰 極 (c) 共 陽 極 +VC C a b c d e f g h COMCOM三、顯示譯碼器三、顯示譯碼器優(yōu)點(diǎn)：優(yōu)點(diǎn)：亮度高，響應(yīng)時(shí)間短；亮度高，響應(yīng)時(shí)間短； 缺點(diǎn)缺點(diǎn)：工作電流大。：工作電流大。2、BCD七段七段顯示譯碼器顯示譯碼器74487448的附加控制信號(hào)的附加控制信號(hào)：（1）試燈輸入端試燈輸入端LTLT：低電平有效。：低電平有效。當(dāng)當(dāng)LT=0LT=0時(shí)，數(shù)碼管七段全亮?xí)r，數(shù)碼管七段全亮, ,與輸入的譯碼信號(hào)無關(guān)。與輸入的

35、譯碼信號(hào)無關(guān)。用于測(cè)試數(shù)碼管的好壞。用于測(cè)試數(shù)碼管的好壞。滅零輸入端滅零輸入端RBIRBI：低電平有效。：低電平有效。當(dāng)當(dāng)LT=1LT=1，RBI =0RBI =0時(shí)，且譯碼時(shí)，且譯碼輸輸入入 時(shí)，該位輸時(shí)，該位輸出不顯示，出不顯示，0 0字被熄滅字被熄滅。當(dāng)譯碼。當(dāng)譯碼輸入不為輸入不為0 0時(shí)，該位正常顯示。時(shí)，該位正常顯示。00000123AAAA用于消隱無效的用于消隱無效的0。如數(shù)。如數(shù)據(jù)據(jù)073.40可顯示為可顯示為73.47448的附加控制信號(hào)的附加控制信號(hào)：（：（2）輸入信號(hào)，稱滅燈輸入控制端：輸入信號(hào)，稱滅燈輸入控制端： ，無論輸入狀態(tài)是什么，無論輸入狀態(tài)是什么， 數(shù)碼管熄滅，與

36、譯碼輸入無關(guān)。數(shù)碼管熄滅，與譯碼輸入無關(guān)。0BI輸出信號(hào)，稱滅零輸出端：輸出信號(hào)，稱滅零輸出端： 只有當(dāng)輸入只有當(dāng)輸入 ，即實(shí)現(xiàn)，即實(shí)現(xiàn)“滅零滅零”時(shí)時(shí)，且滅零且滅零輸入信號(hào)輸入信號(hào) 時(shí)，時(shí)， 才給出低電平，用以指示該片才給出低電平，用以指示該片正處于滅零狀態(tài)。正處于滅零狀態(tài)。 因此因此 表示譯碼器表示譯碼器將本來應(yīng)該顯示的零熄滅了將本來應(yīng)該顯示的零熄滅了00123AAAA0RBIRBO0RBORBOBI滅燈輸入滅燈輸入/滅零輸出滅零輸出輸輸 入入輸輸 出出數(shù)字?jǐn)?shù)字A3A2A1 A0YaYbYc YdYeYfYg字形字形0000011111101000101100002001011011013

37、00111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000高電平輸出把數(shù)碼管點(diǎn)亮高電平輸出把數(shù)碼管點(diǎn)亮實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制；實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制； 驅(qū)動(dòng)半導(dǎo)體數(shù)碼管；驅(qū)動(dòng)半導(dǎo)體數(shù)碼管；實(shí)現(xiàn)擴(kuò)展；實(shí)現(xiàn)擴(kuò)展；實(shí)現(xiàn)存儲(chǔ)系統(tǒng)的地址譯碼；實(shí)現(xiàn)存儲(chǔ)系統(tǒng)的地址譯碼；實(shí)現(xiàn)組合邏輯函數(shù)；實(shí)現(xiàn)組合邏輯函數(shù)；帶帶使能端的譯碼器可用作數(shù)據(jù)分配器。

38、使能端的譯碼器可用作數(shù)據(jù)分配器。譯碼器的應(yīng)用譯碼器的應(yīng)用 利用利用 和和 的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制滅零控制 RBIRBO 整數(shù)部分：最高位是整數(shù)部分：最高位是0，而且滅掉以后，輸出，而且滅掉以后，輸出 作為次作為次高位的高位的 輸入信號(hào)輸入信號(hào)RBORBI 小數(shù)部分：最低位是小數(shù)部分：最低位是0，而且滅掉以后，輸出，而且滅掉以后，輸出 作為作為次低位的次低位的 輸入信號(hào)輸入信號(hào)RBORBI顯示譯碼器的實(shí)際應(yīng)用之一顯示譯碼器的實(shí)際應(yīng)用之二上拉電阻上拉電阻7448驅(qū)動(dòng)驅(qū)動(dòng)共陰極共陰極數(shù)碼管數(shù)碼管BS201 限流電阻限流電阻（共陽極）（共陽極）BCDBCD七段顯示

39、譯碼器七段顯示譯碼器驅(qū)動(dòng)共陰極顯示器驅(qū)動(dòng)共陰極顯示器驅(qū)動(dòng)共陽極顯示器驅(qū)動(dòng)共陽極顯示器輸出狀態(tài)為：輸出狀態(tài)為： 高電平高電平或或低電平低電平輸出狀態(tài)為：輸出狀態(tài)為： 低電平低電平或或高阻態(tài)高阻態(tài)亮亮 滅滅亮亮 滅滅小結(jié)：小結(jié)：【例例4.3.24.3.2】試用兩片試用兩片3 3線線8 8線譯碼器線譯碼器74HC13874HC138組成組成4 4線線1616線線譯碼器，將輸入的譯碼器，將輸入的4 4位二進(jìn)制代碼位二進(jìn)制代碼D D3 3D D2 2D D1 1D D0 0譯成譯成1616個(gè)獨(dú)立的低個(gè)獨(dú)立的低電平信號(hào)電平信號(hào)Z Z0 0Z Z1515 Y0 Y1 Y2 Y7 S2 Y3 74HC138(

40、1) Z5 Z0 Z6 Z1 Z7 Z3 Z2 Z4 Y4 Y5 Y6 S3 S1 A0 A1 A2 Y0 Y1 Y2 Y7 S2 Y3 74HC138(2) Z13 Z8 Z14 Z9 Z155 Z11 Z10 Z12 Y4 Y5 Y6 S3 S1 A0 A1 A2 解：輸出信號(hào)解：輸出信號(hào)譯碼器的實(shí)際應(yīng)用之三譯碼器實(shí)現(xiàn)擴(kuò)展譯碼器實(shí)現(xiàn)擴(kuò)展74HC13874HC138擴(kuò)展的擴(kuò)展的4 4線線1616線譯碼器線譯碼器輸入信號(hào)和輸入信號(hào)和級(jí)聯(lián)問題級(jí)聯(lián)問題1 1 1片（片（2）工）工作譯碼作譯碼0 0 011 1 1片（片（1）工）工作譯碼作譯碼0 0 00Z8Z15Z0Z7D2 D1 D0D3譯碼器

41、的實(shí)際應(yīng)用之四實(shí)現(xiàn)存儲(chǔ)系統(tǒng)的實(shí)現(xiàn)存儲(chǔ)系統(tǒng)的地址譯碼地址譯碼 n n線線22n n線譯碼器有線譯碼器有2 2n n個(gè)代碼組合，包含了個(gè)代碼組合，包含了n n變量函數(shù)的變量函數(shù)的全部全部最小項(xiàng)。最小項(xiàng)。即即n n位二進(jìn)制譯碼器給出位二進(jìn)制譯碼器給出n n變量的全部最小項(xiàng)變量的全部最小項(xiàng); ; 當(dāng)譯碼器的當(dāng)譯碼器的使能端有效使能端有效時(shí)，每個(gè)輸出時(shí)，每個(gè)輸出（一般為低電平輸（一般為低電平輸出）出）對(duì)應(yīng)相應(yīng)的最小項(xiàng)對(duì)應(yīng)相應(yīng)的最小項(xiàng), ,即即 。iimY 用譯碼器用譯碼器設(shè)計(jì)組合邏輯電路設(shè)計(jì)組合邏輯電路1. 基本原理基本原理 將函數(shù)的輸入變量加至譯碼器的地址輸入端，并在輸出將函數(shù)的輸入變量加至譯碼器的地

42、址輸入端，并在輸出端輔以少量的門電路，便可以實(shí)現(xiàn)邏輯函數(shù)。端輔以少量的門電路，便可以實(shí)現(xiàn)邏輯函數(shù)。 譯碼器的實(shí)際應(yīng)用之五例：用例：用74HC138設(shè)計(jì)一設(shè)計(jì)一個(gè)多輸出的組合邏輯電個(gè)多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：路，輸出邏輯函數(shù)式為：742045323731265431)mmmm()7 ,4 ,2 ,0(mZ)mmm()5 ,3 ,2(mCABBAZ)mmm()7 ,3 , 1(mCBABCZ)mmmm()6 ,5 ,4 ,3(mCABBCAACZ 寫出函數(shù)的寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項(xiàng)之和）標(biāo)準(zhǔn)與或表達(dá)式（最小項(xiàng)之和），并變換為，并變換為與非與非- -與非形式與非形式 ； 畫出用

43、二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。2.一般步驟：一般步驟：例：請(qǐng)用一片例：請(qǐng)用一片74138譯碼器和兩個(gè)多輸入與非門構(gòu)成函數(shù)發(fā)譯碼器和兩個(gè)多輸入與非門構(gòu)成函數(shù)發(fā)生器，其輸出邏輯函數(shù)為：生器，其輸出邏輯函數(shù)為：CABCABP;C)BA(C)BA(P 21解：解： 先將函數(shù)轉(zhuǎn)換成標(biāo)準(zhǔn)與或式，再轉(zhuǎn)化為與非與非式先將函數(shù)轉(zhuǎn)換成標(biāo)準(zhǔn)與或式，再轉(zhuǎn)化為與非與非式7653765376537653265306530653065301YYYYmmmmmmmmmmmmCBABCACABABCCABCABPYYYYmmmmmmmmmmmmCBACABBCACBA

44、C)BA(C)BA(P 畫邏輯電路畫邏輯電路653065301mmmmYYYYP 765376532mmmmYYYYP 例：試?yán)美涸嚴(yán)? 3線線8 8線譯碼器線譯碼器74LS13874LS138設(shè)計(jì)一個(gè)多輸出的組設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為：合邏輯電路。輸出的邏輯函數(shù)式為： ABCBAZ 1CBACAZ 2BAZ 3解：最小項(xiàng)之和形式解：最小項(xiàng)之和形式7601mmmABCCABCBAZ 4312mmmCBABCACBAZ 54323mmmmCBACBABCACBABABAZ 化為與非與非式化為與非與非式7607601mmmmmmZ 4314312mmmmmmZ 543

45、254323mmmmmmmmZ 畫邏輯電路畫邏輯電路 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 C B A 1 & & & Z2 Z3 Z1 7601mmm Z4312mmm Z54323mmmm Z地址碼地址碼輸入輸入數(shù)據(jù)輸入數(shù)據(jù)輸入“1”“1”多路數(shù)據(jù)輸出多路數(shù)據(jù)輸出例：利用例：利用3 3線線-8-8線線譯碼器構(gòu)成譯碼器構(gòu)成8 8路輸路輸出的多路分配器。出的多路分配器。將傳送來的或處理后的將傳送來的或處理后的信息分配到各通道去。信息分配到各通道去。數(shù)據(jù)分配器數(shù)據(jù)分配器一輸入一輸入多輸出多輸出分配分配譯碼器的實(shí)際應(yīng)用之六用作數(shù)據(jù)分配器

46、用作數(shù)據(jù)分配器7442 BCD二二-十進(jìn)制譯碼器用十進(jìn)制譯碼器用作譯碼器時(shí)，作譯碼器時(shí)，在在7442的的ABCD輸入輸入端輸入一個(gè)端輸入一個(gè)BCD代碼，在十個(gè)數(shù)據(jù)中與代碼，在十個(gè)數(shù)據(jù)中與BCD代碼對(duì)應(yīng)的輸出端代碼對(duì)應(yīng)的輸出端將輸出低電平。將輸出低電平。7442 BCD二二-十進(jìn)制譯碼器用作十進(jìn)制譯碼器用作多路輸出選擇器時(shí)，多路輸出選擇器時(shí)，可以實(shí)現(xiàn)可以實(shí)現(xiàn)1線線-8線數(shù)據(jù)分配器線數(shù)據(jù)分配器。ABC作為數(shù)據(jù)選擇端，作為數(shù)據(jù)選擇端，D作為數(shù)據(jù)輸入端。作為數(shù)據(jù)輸入端。編碼器、顯示譯碼器的綜合應(yīng)用4人搶答器人搶答器接接按按鍵鍵開開關(guān)關(guān)多輸入多輸入一輸出一輸出選擇選擇數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱又稱多路選擇

47、器多路選擇器(Multiplexer, 簡(jiǎn)稱簡(jiǎn)稱MUX)。每次。每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇其中的某一個(gè)在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇其中的某一個(gè)信息傳送或加以處理。信息傳送或加以處理。4.3.3 數(shù)據(jù)選擇器一、一、“雙四選一雙四選一” 74HC153的電路結(jié)構(gòu)及工作原的電路結(jié)構(gòu)及工作原理理數(shù)據(jù)輸入端數(shù)據(jù)輸入端地址輸入端地址輸入端選通控制端選通控制端數(shù)數(shù)據(jù)據(jù)輸輸出出端端4 4選選1 1數(shù)據(jù)選擇器邏輯符號(hào)數(shù)據(jù)選擇器邏輯符號(hào)0000SD31 1D21 0D10 1D00 0YA1 A00 1功能表功能表S S：選通控制端。：選通控制端。 S=0S=0時(shí)，數(shù)據(jù)選擇器工作；時(shí)

48、，數(shù)據(jù)選擇器工作；S=1S=1時(shí)，時(shí)，Y=0Y=0輸出無效。輸出無效。SAADAADAADAADY )()()()(013012011010數(shù)據(jù)選擇器的實(shí)際應(yīng)用數(shù)據(jù)選擇器的實(shí)際應(yīng)用1、數(shù)據(jù)選擇器擴(kuò)展應(yīng)用、數(shù)據(jù)選擇器擴(kuò)展應(yīng)用2、用數(shù)據(jù)選擇器設(shè)計(jì)組合電路、用數(shù)據(jù)選擇器設(shè)計(jì)組合電路3、并行數(shù)據(jù)、并行數(shù)據(jù)-串行數(shù)據(jù)轉(zhuǎn)換串行數(shù)據(jù)轉(zhuǎn)換用兩個(gè)用兩個(gè)“四選一四選一”組成組成“八選一八選一”數(shù)據(jù)選數(shù)據(jù)選擇器擇器位地址輸入端作為第利用3SA2A1 A0Y000 11D0D3100 11D4D7數(shù)據(jù)選擇器的實(shí)際應(yīng)用之一A0A1A2Y八選一框圖A2A1A0輸出輸出0 0 0Y=D00 0 1Y=D10 1 0Y=D2

49、0 1 1Y=D31 0 0Y=D41 0 1Y=D51 1 0Y=D61 1 1Y=D78 8選選1 1數(shù)據(jù)選擇器的邏輯表達(dá)式：數(shù)據(jù)選擇器的邏輯表達(dá)式：)()()()()()()()(01270126012501240123012201210120AAADAAADAAADAAAD AAADAAADAAADAAADY 8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS15174LS151邏輯電路圖邏輯電路圖特點(diǎn)：特點(diǎn)：輸出端輸出端為互補(bǔ)形式為互補(bǔ)形式用數(shù)據(jù)選擇器設(shè)計(jì)組合電路用數(shù)據(jù)選擇器設(shè)計(jì)組合電路 將將A1、A0作為作為2個(gè)輸入變量，同時(shí)令個(gè)輸入變量，同時(shí)令D0D3為第三個(gè)輸為第三個(gè)輸入變量的適當(dāng)狀

50、態(tài)（入變量的適當(dāng)狀態(tài)（原變量、反變量、原變量、反變量、0、1），就可在數(shù)），就可在數(shù)據(jù)選擇器的輸出端產(chǎn)生任何形式的據(jù)選擇器的輸出端產(chǎn)生任何形式的3變量組合邏輯函數(shù)。變量組合邏輯函數(shù)。)()()()(0130120110101AADAADAADAADY基本原理基本原理 具有具有n位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入變量不大于變量不大于n+1的組合函數(shù)的組合函數(shù)數(shù)據(jù)選擇器的實(shí)際應(yīng)用之二RAGRAGGRAAGRGARZ )()()()(0130120110101AADAADAADAADY【例例4.3.5】)AG(1)AG(R)GA(R)GA(RZ

51、例：試用例：試用4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS15374LS153實(shí)現(xiàn)如下邏輯函數(shù)的組實(shí)現(xiàn)如下邏輯函數(shù)的組合邏輯電路。合邏輯電路。ABAY 321mmm ABBABAABAY解：邏輯函數(shù)變形為最小項(xiàng)之和形式解：邏輯函數(shù)變形為最小項(xiàng)之和形式比較兩式比較兩式 可得：可得：D D0 0=0=0，D D1 1=1=1，D D2 2=1=1，D D3 3=1=1 0 1 1 1 A B 0 Y 74LS153 D0 D1 D2 D3 A1 A0 S Y 21 33221100mDmDmDmD Y 4選選1數(shù)據(jù)選擇器的輸出邏輯函數(shù)式數(shù)據(jù)選擇器的輸出邏輯函數(shù)式 ：P213 4.22 人的血型有

52、A、B、O、AB四種。輸血者的血型與受血者的血型必須符合圖中用箭頭指示的授受關(guān)系。試用數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)邏輯電路，判斷輸血者與受血者的血型是否符合上述規(guī)定。ABABOABABO設(shè)：MN、PQ的四種取值分別表示輸血者、受血者的血型解：解：Z表示判斷結(jié)果，Z=0符合要求，Z=1表示不符合要求Z與與M、N、P、Q之間邏輯關(guān)系真值表之間邏輯關(guān)系真值表 M N PQ ZM N P Q Z00000100 0100011100 1100100101 0000111101 1101001110 0001010110 1001100111 0001111111 10輸血者與受血者的血型授受關(guān)系輸血者與受血者的

53、血型授受關(guān)系70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY PQNMQPNMQPNMNPQMQPNMPQNMQPNMZ 001 MNPPMNQPNMPNMQNPMQPNMQPNMQPNM令：A2=M，A1=N，A0=P，則得電路Q并使D0=D1=D3=D5=Q，D2= ，D4=1，D6=D7=0， 從真值表寫出邏輯式為從真值表寫出邏輯式為 對(duì)比對(duì)比8選選1 數(shù)據(jù)選擇器的表達(dá)式數(shù)據(jù)選擇器的表達(dá)式 并行數(shù)據(jù)并行數(shù)據(jù)-串行數(shù)據(jù)轉(zhuǎn)換串行數(shù)據(jù)轉(zhuǎn)換數(shù)據(jù)選擇器的應(yīng)用之三多路顯示器多路顯示器數(shù)據(jù)選擇器的綜合應(yīng)用基本家用防盜系統(tǒng)

54、基本家用防盜系統(tǒng)數(shù)據(jù)選擇器、譯碼器的綜合應(yīng)用 用用MUX實(shí)現(xiàn)邏輯函數(shù)時(shí)，如果函數(shù)的變量個(gè)實(shí)現(xiàn)邏輯函數(shù)時(shí)，如果函數(shù)的變量個(gè)數(shù)為數(shù)為K，MUX的選通變量個(gè)數(shù)為的選通變量個(gè)數(shù)為n，有，有K=n, Kn, Kn ，分離出多余的變量，將其余下的變量和，分離出多余的變量，將其余下的變量和MUX的選擇變量端一一對(duì)應(yīng)連接，的選擇變量端一一對(duì)應(yīng)連接，將分離出來的變量按一定的將分離出來的變量按一定的規(guī)則接到規(guī)則接到MUX的數(shù)據(jù)輸入端。的數(shù)據(jù)輸入端。 CABCBACBACBAmCBAF)()()()()7 , 4 , 2 , 1 ( )CB(A)CB(AABCCBACBACBA)7 ,4 ,2 , 1(mCBAF

55、012130,SSABCDDCDD 解一、解一、解二、解二、010,SACBDCBD （3）Kn，應(yīng)將，應(yīng)將MUX的多余選擇端接邏輯的多余選擇端接邏輯“1”或接或接邏輯邏輯“0”，由原來的由原來的2n選選1MUX變?yōu)樽優(yōu)?n-1選選1MUX使使用用YD0D1D2D3D4D5D6D7ES1S2MUXF0110S00 AB0AB1BA1BA0BABABAF 解：解：BABAF 邏邏輯輯函函數(shù)數(shù)為為：例例半加器半加器：不考慮低位進(jìn)位不考慮低位進(jìn)位將兩個(gè)一位二進(jìn)制數(shù)將兩個(gè)一位二進(jìn)制數(shù)A A和和B B相加相加一、一位加法器一、一位加法器BABABAS ABCO 半加和半加和向高位的進(jìn)位向高位的進(jìn)位半加器

56、真值表半加器真值表COSCOAB半加器邏輯符號(hào)半加器邏輯符號(hào) =1 & A B S C O半加器電路圖半加器電路圖 4.3.4 加法器CIBA CIBACIBA CIABBACIBABA ABCICIBACIBACIBAS )()()(）（CIBAAB BCIACIAB ABCICIBABCIACIABCO)( 全加器全加器：需考慮低位進(jìn)位需考慮低位進(jìn)位將兩個(gè)一位二進(jìn)制數(shù)將兩個(gè)一位二進(jìn)制數(shù)A A和和B B相加。相加。全加器真值表全加器真值表全加和全加和向高位的進(jìn)位向高位的進(jìn)位1110100110010100111011101001110010100000COSCIBA=1=111&ABCISC

57、O全加器邏輯電路全加器邏輯電路COSCOABCICI全加器邏輯符號(hào)全加器邏輯符號(hào)CIBA CIBACIBA CIABBACIBABA ABCICIBACIBACIBAS )()()(）（CIBAAB BCIACIAB ABCICIBABCIACIABCO)( )()(CIACIBBACOABCICIABCIBACIBAS 或或雙全加器雙全加器74LS183的的1/2邏輯電路圖邏輯電路圖COSCOABCICI全加器邏輯符號(hào)全加器邏輯符號(hào)例：分析下圖電路的邏輯功能。例：分析下圖電路的邏輯功能。 D10 D11 D13 S1 D12 S2 D20 D23 D22 D21 74LS153 A1 A0

58、Y1 Y2 Y2 Y1 1 A B 0 C 1 0 ABCCBACBACBACABCBACBACBAY1 ABCBABCA1ABCBACBA0BAY2 解：邏輯表達(dá)式解：邏輯表達(dá)式邏輯真值表邏輯真值表功能分析功能分析 此電路是此電路是1 1位全加器位全加器。A A是是低位的進(jìn)位，低位的進(jìn)位，B B、C C是兩個(gè)加數(shù)，是兩個(gè)加數(shù)，Y Y1 1為加法器的和，為加法器的和，Y Y2 2為加法器為加法器向高位的進(jìn)位。向高位的進(jìn)位。二、多位加法器：兩個(gè)多位二進(jìn)制數(shù)相加。二、多位加法器：兩個(gè)多位二進(jìn)制數(shù)相加。 4 4位串行進(jìn)位加法器位串行進(jìn)位加法器 首先求最低位的和，并將進(jìn)位向高位傳遞，由低向高逐次求首先

59、求最低位的和，并將進(jìn)位向高位傳遞，由低向高逐次求各位的全加和，并依次將進(jìn)位向高位傳遞，直至最高位。每一各位的全加和，并依次將進(jìn)位向高位傳遞，直至最高位。每一位的相加結(jié)果都必須等到低一位進(jìn)位產(chǎn)生以后才能建立，傳輸位的相加結(jié)果都必須等到低一位進(jìn)位產(chǎn)生以后才能建立，傳輸延遲時(shí)間長(zhǎng)（最差需要經(jīng)過延遲時(shí)間長(zhǎng)（最差需要經(jīng)過4個(gè)全加器個(gè)全加器的延遲時(shí)間）。的延遲時(shí)間）。CIABCOA0B0S0CIABCOA1B1S1CIABCOA2B2S2CIABCOA3B3S3CO11011011如何用如何用1 1位全加器實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相加？位全加器實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相加？A A3 3 A A2 2 A A1 1

60、 A A0 0 + + B B3 3 B B2 2 B B1 1 B B0 0 =? =?CO S3S2S1S0 =11000 超前進(jìn)位加法器超前進(jìn)位加法器基本思想基本思想:在加法運(yùn)算前，根據(jù)進(jìn)位在加法運(yùn)算前，根據(jù)進(jìn)位COCOi i是是A Ai-1i-1,A,Ai-2i-2,.,A,.,A0 0及及B Bi-1i-1,B,Bi-2i-2,., B,., B0 0的函數(shù)關(guān)系的函數(shù)關(guān)系, ,設(shè)計(jì)進(jìn)位信號(hào)產(chǎn)生電路，設(shè)計(jì)進(jìn)位信號(hào)產(chǎn)生電路，在輸入每位的加數(shù)和被加數(shù)時(shí)，同時(shí)獲得該位全加的進(jìn)位信在輸入每位的加數(shù)和被加數(shù)時(shí)，同時(shí)獲得該位全加的進(jìn)位信號(hào)號(hào)CICIi i ，而無需等待最低位的進(jìn)位信號(hào)，而無需等待最