數(shù)字電路康華光習(xí)題解答全解_第1頁(yè)
數(shù)字電路康華光習(xí)題解答全解_第2頁(yè)
數(shù)字電路康華光習(xí)題解答全解_第3頁(yè)
數(shù)字電路康華光習(xí)題解答全解_第4頁(yè)
數(shù)字電路康華光習(xí)題解答全解_第5頁(yè)
已閱讀5頁(yè),還剩23頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、 數(shù)字電路習(xí)題全解2.4.5 解:2.6.3 解:B=0時(shí),傳輸門開通,L=A;B=1時(shí),傳輸門關(guān)閉,A相當(dāng)于經(jīng)過(guò)3個(gè)反相器到達(dá)輸出L,L=A B L0 0 00 1 11 0 11 1 0所以,2.7.1 解:,2.7.2 解:=AB2.9.11 解:當(dāng)沒(méi)有車輛行駛時(shí),道路的狀態(tài)設(shè)為0,有車輛行駛時(shí),道路的狀態(tài)為1;通道允許行駛時(shí)的狀態(tài)設(shè)為1,不允許行駛時(shí)的狀態(tài)設(shè)為0。設(shè)A表示通道A有無(wú)車輛的狀態(tài),B1、B2表示通道B1、B2有無(wú)車輛的情況,LA表示通道A的允許行駛狀態(tài),LB表示通道B的允許行駛狀態(tài)。由此列出真值表。AB1B2LALB000100010101001011011103.1.2

2、用邏輯代數(shù)證明下列不等式(a) 由交換律 ,得(b) (c) 3.1.3 用代數(shù)法化簡(jiǎn)下列等式(a) (b) (c) (d) (e) (f) (g) (h) (i) (j) (k) (l) (m) 3.1.4 將下列各式轉(zhuǎn)換成與 或形式(a) (1)當(dāng),時(shí),真值為1。于是AB=01,CD=00或CD=11時(shí),真值為1;AB=10,CD=00或CD=11時(shí),真值為1。則有四個(gè)最小項(xiàng)不為0,即、(2)當(dāng),時(shí),真值為1。AB=00,CD=10或CD=01時(shí),真值為1;AB=11,CD=10或CD=01時(shí),真值為1。則有四個(gè)最小項(xiàng)不為0,即、(b) (c) 3.1.7 利用與非門實(shí)現(xiàn)下列函數(shù)(a) L

3、=AB+AC(b) (c) 3.2.2 用卡諾圖法化簡(jiǎn)下列各式(a) (b) (c) (d) (e) (f) (g) (h) 3.3.4 試分析圖題3.3.4所示邏輯電路的功能。全加器3.3.6 分析圖題3.3.6所示邏輯電路的功能。二位加法電路3.4.3 試用2輸入與非門和反相器設(shè)計(jì)一個(gè)4位的奇偶校驗(yàn)器,即當(dāng)4位數(shù)中有奇數(shù)個(gè)1時(shí)輸出為0,否則輸出為1。3.4.7 某雷達(dá)站有3部雷達(dá)A、B、C,其中A和B功率消耗相等,C的功率是A的功率的兩倍。這些雷達(dá)由兩臺(tái)發(fā)電機(jī)X和Y供電,發(fā)電機(jī)X的最大輸出功率等于雷達(dá)A的功率消耗,發(fā)電機(jī)Y的最大輸出功率是X的3倍。要求設(shè)計(jì)一個(gè)邏輯電路,能夠根據(jù)各雷達(dá)的啟動(dòng)

4、和關(guān)閉信號(hào),以最節(jié)約電能的方式啟、停發(fā)電機(jī)。ABCXY00000001010101001101100101010111001111114.1.1 解:4.1.2 解:4.2.3 解: 4.3.1 解:4.3.5 解: 4.3.6 解: (1) (2) Y=ABC=4.4.1 解: 4.5.1 解: 4.5.6 解: (1) 半減器 (2) 全減器5.1.1 分析圖題5.1.1所示電路的功能,列出真值表。SRQ00110101保持01不定5.1.3 如圖5.1.6所示的觸發(fā)器的CP、R、S信號(hào)波形如圖題5.1.3所示,畫出Q和的波形,設(shè)初態(tài)Q=0。5.1.6 由與或非門組成的同步RS觸發(fā)器如圖題

5、5.1.6所示,試分析其工作原理并列出功能表。5.2.2 設(shè)主從JK觸發(fā)器的初始狀態(tài)為0,CP、J、K信號(hào)如圖題5.2.2所示,試畫出觸發(fā)器Q端的波形。5.2.6 邏輯電路如圖題5.2.6所示,已知CP和A的波形,畫出觸發(fā)器Q端的波形,設(shè)觸發(fā)器的初始狀態(tài)為0。解:5.2.11 D觸發(fā)器邏輯符號(hào)如圖題5.2.11所示,用適當(dāng)?shù)倪壿嬮T,將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器、RS觸發(fā)器和JK觸發(fā)器。解:6.1.1 已知一時(shí)序電路的狀態(tài)表如表題6.1.1所示,試作出相應(yīng)的狀態(tài)圖。6.1.2 已知狀態(tài)表如表題6.1.2所示,試作出相應(yīng)的狀態(tài)圖。6.1.3 已知狀態(tài)圖如圖題6.1.3所示,試作出它的狀態(tài)表。6.1.5

6、 圖題6.1.5是某時(shí)序電路的狀態(tài)轉(zhuǎn)換圖,設(shè)電路的初始狀態(tài)為01,當(dāng)序列X=100110時(shí),求該電路輸出Z的序列。解:0110106.1.6 已知某時(shí)序電路的狀態(tài)表如表題6.1.6所示,試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在S2,輸入信號(hào)依次是0101111,試求出其相應(yīng)的輸出。10101016.2.3 試分析圖題6.2.3所示時(shí)序電路,畫出狀態(tài)圖。解:(1) 寫出各邏輯方程輸出方程驅(qū)動(dòng)方程(2) 將驅(qū)動(dòng)方程代入相應(yīng)特性方程,求得各觸發(fā)器的次態(tài)方程,也即時(shí)序電路的狀態(tài)方程(3) 畫出狀態(tài)表、狀態(tài)圖6.2.4 分析圖題6.2.4所示電路,寫出它的驅(qū)動(dòng)方程、狀態(tài)方程,畫出狀態(tài)表和狀態(tài)圖。解:(1)

7、 寫出各邏輯方程輸出方程驅(qū)動(dòng)方程(2) 將驅(qū)動(dòng)方程代入相應(yīng)特性方程,求得各觸發(fā)器的次態(tài)方程,也即時(shí)序電路的狀態(tài)方程(3) 畫出狀態(tài)表、狀態(tài)圖6.3.3 試用正邊沿JK觸發(fā)器設(shè)計(jì)一同步時(shí)序電路,其狀態(tài)轉(zhuǎn)換圖如圖題6.3.3所示,要求電路最簡(jiǎn)。解:(1) 畫出狀態(tài)表(2) 列出真值表(3) 寫出邏輯表達(dá)式7.1.1 在某計(jì)數(shù)器的輸出端觀察到如圖7.1.1所示的波形,試確定該計(jì)數(shù)器的模。解:模為67.1.3 試用負(fù)邊沿D觸發(fā)器組成4位二進(jìn)制異步加計(jì)數(shù)器,畫出邏輯圖。7.1.5 試分析圖題7.1.5電路是幾進(jìn)制計(jì)數(shù)器,畫出各觸發(fā)器輸出端的波形圖。解:五進(jìn)制計(jì)數(shù)器7.1.9 試分析圖題7.1.9所示電路

8、,畫出它的狀態(tài)圖,說(shuō)明它是幾進(jìn)制計(jì)數(shù)器。解:十進(jìn)制計(jì)數(shù)器。7.1.11 試分析圖題7.1.11所示電路,畫出它的狀態(tài)圖,并說(shuō)明它是幾進(jìn)制計(jì)數(shù)器。解:11進(jìn)制計(jì)數(shù)器。7.1.15 試分析圖題7.1.15所示電路,說(shuō)明它是多少進(jìn)制計(jì)數(shù)器,采用了何種進(jìn)位方式。解:4096。采用并行進(jìn)位方式。7.2.1 試畫出圖題7.2.1所示邏輯電路的輸出(QAQD)的波形,并分析該電路的邏輯功能。解:S0=1表示右移操作,在這里是DSRQAQBQCQD。啟動(dòng)后,S1S0=11,處于置數(shù)狀態(tài),1110被置入寄存器中,然后每來(lái)一個(gè)脈沖,寄存器循環(huán)右移,寄存器中的序列依次是1110110110110111。此時(shí)再來(lái)一個(gè)

9、脈沖(即第四個(gè)脈沖)時(shí),當(dāng)QDQCQBQA瞬間變成1111,1110又被置入寄存器,回到起始狀態(tài),重又開始記數(shù)循環(huán)過(guò)程。所以它相當(dāng)于一個(gè)四進(jìn)制計(jì)數(shù)器的作用,也可以看作四分頻電路。7.2.2 試用兩片74194構(gòu)成8位雙向移位寄存器。8.1.2 一個(gè)有4096位的DRAM,如果存儲(chǔ)矩陣為6464結(jié)構(gòu)形式,且每個(gè)存儲(chǔ)單元刷新時(shí)間為400ns,則存儲(chǔ)單元全部刷新一遍需要多長(zhǎng)時(shí)間?解:由于采用按行刷新形式,所以刷新時(shí)間為400ns64=25600ns=25.6ms8.1.3 指出下列存儲(chǔ)系統(tǒng)各具有多少個(gè)存儲(chǔ)單元,至少需要幾根地址線和數(shù)據(jù)線?(1)64K1(2)256K4(3)1M1(4)128K8解:

10、(1) 16, 1(2) 18, 4(3) 20, 1(4) 17, 88.1.4 設(shè)存儲(chǔ)器的起始地址為全0,試指出下列存儲(chǔ)系統(tǒng)的最高地址為多少?(1) 2K1(2) 16K4(3) 256K32解:(1) 7FF(2) 3FFF(3) 3FFFF8.1.6 一個(gè)有1M1位的DRAM,采用地址分時(shí)送入的方法,芯片應(yīng)具有幾根地址線?解:10根8.2.1 用一片1288位的ROM實(shí)現(xiàn)各種碼制之間的轉(zhuǎn)換。要求用從全0地址開始的前16個(gè)地址單元實(shí)現(xiàn)8421BCD碼到余3碼的轉(zhuǎn)換;接下來(lái)的16個(gè)地址單元實(shí)現(xiàn)余3碼到8421BCD碼的轉(zhuǎn)換。試求:(1)列出ROM的地址與內(nèi)容對(duì)應(yīng)關(guān)系的真值表;(2)確定輸入

11、變量和輸出變量與ROM地址線和數(shù)據(jù)線的對(duì)應(yīng)關(guān)系;(3)簡(jiǎn)要說(shuō)明將8421BCD碼的0101轉(zhuǎn)換成余3碼和將余3碼轉(zhuǎn)換成8421BCD碼的過(guò)程。解:使用5位地址線A4A3A2A1A0,最高位用以控制前16單元和后16單元,后4位地址線用以表示輸入變量。使用ROM的低4位數(shù)據(jù)線D3D2D1D0作為輸出即可。8.3.1 試分析圖題8.3.1的邏輯電路,寫出邏輯函數(shù)表達(dá)式。解:8.3.2 PAL16L8編程后的電路如圖8.3.2所示,試寫出X、Y和Z的邏輯函數(shù)表達(dá)式。解: 8.3.4 試分析圖題8.3.4所示電路,說(shuō)明該電路的邏輯功能。解:00 01 10 11二位二進(jìn)制計(jì)數(shù)器。8.3.5 對(duì)于圖8.

12、3.9所示的OLMC,試畫出當(dāng)AC0=1,AC1(n)=1,XOR(n)=1時(shí)的等效邏輯電路。9.1.1 圖示電路為CMOS或非門構(gòu)成的多諧振蕩器,圖中。(1) 畫出a、b、c各點(diǎn)的波形;(2)計(jì)算電路的振蕩周期;(3) 當(dāng)閾值電壓由改變至?xí)r,電路的振蕩頻率如何變化?與圖9.1.1電路相比,說(shuō)明的作用。解:(1) (2) (3) (4) 增大輸入電阻,提高振蕩頻率的穩(wěn)定性。9.2.1 微分型單穩(wěn)電路如圖所示。其中為3,試對(duì)應(yīng)地畫出、的波形,并求出輸出脈沖寬度。 解:由于門G1開通時(shí),正常時(shí)被鉗在1.4V上,輸出保持為穩(wěn)態(tài)0。當(dāng)負(fù)脈沖來(lái)臨時(shí),瞬間下到低電平,于是開始了暫穩(wěn)過(guò)程。9.2.3 由集成

13、單穩(wěn)態(tài)觸發(fā)器74121組成的延時(shí)電路及輸入波形如圖題9.2.3所示。(1)計(jì)算輸出脈寬的變化范圍;(2)解釋為什么使用電位器時(shí)要串接一個(gè)電阻。9.4.3 由555定時(shí)器組成的脈沖寬度鑒別電路及輸入vI波形如圖題9.4.3所示。集成施密特電路的,單穩(wěn)的輸出脈寬有的關(guān)系。對(duì)應(yīng)vI畫出電路中B、D、D、E各點(diǎn)波形,并說(shuō)明D、E端輸出負(fù)脈沖的作用。D為0表示產(chǎn)生一個(gè)有效寬度脈沖;E為0可能出現(xiàn)復(fù)位現(xiàn)象。10.1.1 10位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器如圖所示,當(dāng)R=Rf時(shí):(1)試求輸出電壓的取值范圍;(2)若要求電路輸入數(shù)字量為200H時(shí)輸出電壓VO=5V,試問(wèn)VREF應(yīng)取何值?解:(1) (2) 1

14、0.1.3 n位權(quán)電阻D/A轉(zhuǎn)換器如圖所示。(1)試推導(dǎo)輸出電壓vO與輸入數(shù)字量的關(guān)系式;(2)如n=8,VREF=-10V,當(dāng)Rf=R時(shí),如輸入數(shù)碼為20H,試求輸出電壓值。解:(1) (2) 10.1.4 圖題10.1.4為一權(quán)電阻網(wǎng)絡(luò)和梯形網(wǎng)絡(luò)相結(jié)合的D/A轉(zhuǎn)換電路。(1) 試證明:當(dāng)r=8R時(shí),電路為8位的二進(jìn)制碼D/A轉(zhuǎn)換器;(2) 試證明:當(dāng)r=4.8R時(shí),該電路為2位的BCD碼D/A轉(zhuǎn)換器。解:(1) r=8R,開關(guān)D=1,進(jìn)行電流分配,否則沒(méi)接VREF對(duì)于左邊權(quán)電阻網(wǎng)絡(luò),例如當(dāng)開關(guān)D3=1,電流為當(dāng)開關(guān)D3=0時(shí),電流為,合起來(lái)可寫成(2) k=4.8R10.1.6 由AD75

15、20組成雙極性輸出D/A轉(zhuǎn)換器如圖題10.1.6所示。(1) 根據(jù)電路寫出輸出電壓vO的表達(dá)式;(2) 試問(wèn)為實(shí)現(xiàn)2的補(bǔ)碼,雙極性輸出電路應(yīng)如何連接,電路中VB、RB、VREF和片內(nèi)的R應(yīng)滿足什么關(guān)系?解:(1) (2) 將D9求反,RF=R,RB=2R,VB=-VREF10.1.7 可編程電壓放大器電路如圖題10.1.7所示。(1) 推導(dǎo)電路電壓放大倍數(shù)的表達(dá)式;(2) 當(dāng)輸入編碼為001H和3FFH時(shí),電壓放大倍數(shù)分別為多少:(3) 試問(wèn)當(dāng)輸入編碼為000H時(shí),運(yùn)放A1處于什么狀態(tài)?解:(1) (2) 當(dāng)NB=001H時(shí),AV=1024;當(dāng)NB=3FFH時(shí),AV=1024/1023(3)

16、當(dāng)NB=000H時(shí),A1處于飽和狀態(tài)。10.2.1 在圖10.2.3所示并行比較型A/D轉(zhuǎn)換器中,VREF=7V,試問(wèn)電路的最小量化單位D等于多少?當(dāng)vI=2.4V時(shí)輸出數(shù)字量D2D1D0=?此時(shí)的量化誤差e為多少?解:最小量化單位D=14V/15。5/152.4V7/15,故編碼為011。e=7V/1510.2.4 一計(jì)數(shù)型A/D轉(zhuǎn)換器如圖題10.2.4所示。試分析其工作原理。解:(1) 首先CR脈沖將計(jì)數(shù)器清0。(2) 控制端C低電平有效,同時(shí)封鎖數(shù)字量的輸出。然后計(jì)數(shù)器開始工作。開始時(shí)D/A轉(zhuǎn)換器輸出電壓為e較小,故vC為高,計(jì)數(shù)器加計(jì)數(shù)。當(dāng)計(jì)數(shù)器增加到一定數(shù)值后,vI,vC變?yōu)榈碗娖?,?jì)數(shù)器停止工作。(3) 控制端C置高,封鎖計(jì)數(shù)器,同時(shí)將計(jì)數(shù)器的內(nèi)容輸出,即為A/D

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論