數(shù)字邏輯1課件_第1頁
數(shù)字邏輯1課件_第2頁
數(shù)字邏輯1課件_第3頁
數(shù)字邏輯1課件_第4頁
數(shù)字邏輯1課件_第5頁
已閱讀5頁,還剩39頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、數(shù)字邏輯數(shù)字邏輯11 1chapter 7 sequential logic design chapter 7 sequential logic design principlesprinciples( ( 時(shí)序邏輯設(shè)計(jì)原理時(shí)序邏輯設(shè)計(jì)原理 ) ) latches and flip-flops (鎖存器和觸發(fā)器鎖存器和觸發(fā)器 ) clocked synchronous state-machine analysis (同步時(shí)序分析同步時(shí)序分析) clocked synchronous state-machine design (同步時(shí)序設(shè)計(jì)同步時(shí)序設(shè)計(jì))digital logic design

2、and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯12 2review of last class (review of last class (內(nèi)容回顧內(nèi)容回顧) )時(shí)鐘同步狀態(tài)機(jī)分析的基本步驟:時(shí)鐘同步狀態(tài)機(jī)分析的基本步驟:確定下一確定下一狀態(tài)狀態(tài)函數(shù)函數(shù)f 和和輸出輸出函數(shù)函數(shù)g將將f代入觸發(fā)器的代入觸發(fā)器的特征方程特征方程得到下一狀態(tài)得到下一狀態(tài)q*利用利用q*、g構(gòu)造狀態(tài)構(gòu)造狀態(tài)/輸出表輸出表畫出畫出狀態(tài)圖狀態(tài)圖、波形圖(可選)、波形圖(可選)檢查電路是否可以檢查電路是否可以自啟動自啟動描述電路描述電路功能功能digital logic

3、design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯13 3時(shí)鐘同步狀態(tài)機(jī)設(shè)計(jì)時(shí)鐘同步狀態(tài)機(jī)設(shè)計(jì)state/output table (根據(jù)命題構(gòu)造根據(jù)命題構(gòu)造狀態(tài)狀態(tài)/輸出表輸出表)state minimization(狀態(tài)狀態(tài)化簡化簡(狀態(tài)最小化)(狀態(tài)最小化))state assignment (狀態(tài)狀態(tài)編碼編碼(選擇狀態(tài)變量)(選擇狀態(tài)變量))transition/output table (建立建立轉(zhuǎn)移轉(zhuǎn)移/輸出表輸出表,得到狀態(tài)和輸出方程,得到狀態(tài)和輸出方程)chose a flip-flop type (選擇觸發(fā)器選擇觸發(fā)

4、器作為狀態(tài)存儲器作為狀態(tài)存儲器)excitation equations (構(gòu)造激勵表,得到構(gòu)造激勵表,得到激勵方程激勵方程)draw a logic diagram (畫邏輯電路圖畫邏輯電路圖)digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯14 41、state/output table (得到狀態(tài)轉(zhuǎn)換表得到狀態(tài)轉(zhuǎn)換表)用用a表示輸入數(shù)據(jù);用表示輸入數(shù)據(jù);用z表示檢測結(jié)果。表示檢測結(jié)果。開始,等待第一個(gè)開始,等待第一個(gè)1 stasta/0a1/0a上捕獲一個(gè)上捕獲一個(gè)1 a1sta/0 a11/0a上

5、連續(xù)捕獲上連續(xù)捕獲11 a11ok/1a11/0a上連續(xù)捕獲上連續(xù)捕獲110 oksta/0a1/0design a serial data detector of 110 design a serial data detector of 110 ( (設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)110110串行數(shù)據(jù)檢測器串行數(shù)據(jù)檢測器) )狀態(tài)狀態(tài)sa0 1s*/z電路檢測到輸入連續(xù)出現(xiàn)電路檢測到輸入連續(xù)出現(xiàn)110時(shí),輸出為時(shí),輸出為1mealymealy機(jī)機(jī)digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯15 51、得到狀態(tài)轉(zhuǎn)換

6、表、得到狀態(tài)轉(zhuǎn)換表stasta/0a1/0a1sta/0 a11/0a11ok/1a11/0oksta/0a1/0狀態(tài)狀態(tài)sa0 1s*/z2、state minimization(狀態(tài)化簡狀態(tài)化簡(狀態(tài)最小化)(狀態(tài)最小化))識別識別等效狀態(tài)等效狀態(tài) ,如果兩個(gè)狀態(tài),如果兩個(gè)狀態(tài) 對于所有輸入組合產(chǎn)生相同的輸出對于所有輸入組合產(chǎn)生相同的輸出 對于每種輸入組合具有相同或等效的下一狀態(tài)對于每種輸入組合具有相同或等效的下一狀態(tài)s*/zsta/0staa1/0000110000111digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用)

7、 )3、state assignment (狀態(tài)編碼狀態(tài)編碼)數(shù)字邏輯數(shù)字邏輯16 6等效的下一狀態(tài)等效的下一狀態(tài)原狀態(tài)原狀態(tài) 新狀態(tài)新狀態(tài)s1 s3, s2 s3 s1=s2s1 s3, s2 s4 s3 = s4 s1=s2 s1 s2, s2 s1 s1=s2digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯17 70001100q1q00001111001a01000ddz00/0q1q00001111001a00/000/101/0 10/010/0dd/ddd/d4、state equation

8、s and output equations (得到狀態(tài)方程和輸出方程得到狀態(tài)方程和輸出方程)stasta/0a1/0a1sta/0 a11/0a11sta/1 a11/0狀態(tài)狀態(tài)sa0 1s*/zdigital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯18 800/0q1q00001111001a00/000/101/0 10/010/0dd/ddd/d0q1q00001111001a01000ddzz = aq10q1q00001111001a00011ddq1*q1* = aq1 + aq00q1q0000

9、1111001a00100ddq0*q0* = aq1q04、state equations and output equations (得到狀態(tài)方程和輸出方程得到狀態(tài)方程和輸出方程)digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯19 9選擇選擇d觸發(fā)器觸發(fā)器5、excitation equations (得到激勵方程得到激勵方程)q1* = aq1 + aq0q0* = aq1q0d1 = aq1 + aq0d0 = aq1q0選擇選擇j-k觸發(fā)器觸發(fā)器q* = jq + kq= (aq1)q0 +

10、1q0= aq1 + aq0 (q1+q1) = aq1 + aq0 q1 + aq0q1 = aq1 + aq0q1 j1 = aq0k1 = aj0 = aq1k0 = 1digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯110106、check the circuit self-startup(檢查電路的自啟動性檢查電路的自啟動性)當(dāng)電路進(jìn)入無效狀態(tài)當(dāng)電路進(jìn)入無效狀態(tài)11后,后,a=0時(shí),時(shí),該電路是自啟動的該電路是自啟動的z = aq1q1* = aq1 + aq0q0* = aq1q07、draw

11、 a logic diagram (畫邏輯電路圖畫邏輯電路圖)(略)(略)下一狀態(tài)為下一狀態(tài)為 00a=1時(shí),時(shí),下一狀態(tài)為下一狀態(tài)為 101/0110/1000/0011/00/0101/01/00/1全狀態(tài)圖全狀態(tài)圖digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯111 117.4.1 state table design example 17.4.1 state table design example 1( (狀態(tài)表設(shè)計(jì)(例一)狀態(tài)表設(shè)計(jì)(例一)) )design a clocked synchr

12、onous state machine with two inputs, a and b, and a single output z that is 1 if: (設(shè)計(jì)一個(gè)具有設(shè)計(jì)一個(gè)具有2個(gè)輸入(個(gè)輸入(a、b),),1個(gè)輸出(個(gè)輸出(z)的時(shí)鐘同步狀態(tài)機(jī),的時(shí)鐘同步狀態(tài)機(jī),z為為1的條件是的條件是:)digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯112127.4.1 state table design example 17.4.1 state table design example 1( (狀

13、態(tài)表設(shè)計(jì)(例一)狀態(tài)表設(shè)計(jì)(例一)) )a had the same value at each of the two previous clock ticks ( 在前在前2個(gè)脈沖觸發(fā)沿上,個(gè)脈沖觸發(fā)沿上,a的值相同的值相同 )b has been 1 since the last time that the first condition was true. ( 從上一次第從上一次第1個(gè)條件為真起,個(gè)條件為真起,b的值一直為的值一直為1 )digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯11313sa

14、b00 01 11 10s*z狀態(tài)含義狀態(tài)含義初始狀態(tài)初始狀態(tài) init0a0a0a1a1a0a上捕獲一個(gè)上捕獲一個(gè)0 a上捕獲一個(gè)上捕獲一個(gè)1 a10ok0ok0a上連續(xù)兩個(gè)上連續(xù)兩個(gè)0 ok0a1a10a0a0ok1a上連續(xù)兩個(gè)上連續(xù)兩個(gè)1 ok1ok11ok0ok0ok1b a1因因b而而ok,a為為1 ok1b1a0 ok0bok1ok1因因b而而ok,a為為0 ok0b1a0 ok0bok1ok11ok0ok0ok1b a11、state/outputtable(構(gòu)造狀態(tài)轉(zhuǎn)換表構(gòu)造狀態(tài)轉(zhuǎn)換表)digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)

15、及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯11414sab00 01 11 10s*z狀態(tài)含義狀態(tài)含義1、構(gòu)造狀態(tài)轉(zhuǎn)換表、構(gòu)造狀態(tài)轉(zhuǎn)換表初始狀態(tài)初始狀態(tài) init0a0a0a1a1a0a上捕獲一個(gè)上捕獲一個(gè)0 a上捕獲一個(gè)上捕獲一個(gè)1 a10ok0ok0a上連續(xù)兩個(gè)上連續(xù)兩個(gè)0 ok0a1a10a0a0ok1a上連續(xù)兩個(gè)上連續(xù)兩個(gè)1 ok1ok11ok0ok0 ok1b a1因因b而而ok,a為為1 ok1b1a0 ok0bok1ok1因因b而而ok,a為為0 ok0b1a0 ok0bok1ok11ok0ok0ok1b a12、狀態(tài)最小化、狀態(tài)最小化ok1 ok1 ok0 ok0ok,a值

16、為值為0ok,a值為值為0ok,a值為值為1digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯11515初始狀態(tài)初始狀態(tài) inita0a上捕獲一個(gè)上捕獲一個(gè)0 a上捕獲一個(gè)上捕獲一個(gè)1 a1ok,a值為值為0 ok0ok,a值為值為1 ok1sab00 01 11 10s*z0a0a0a1a10ok0ok0a1a10a0a0ok1ok11ok0ok0 a11a0ok1ok1ok0 ok11、構(gòu)造狀態(tài)轉(zhuǎn)換表、構(gòu)造狀態(tài)轉(zhuǎn)換表2、狀態(tài)最小化、狀態(tài)最小化真的需要一一嘗試嗎?合理的狀態(tài)賦值(真的需要一一嘗試嗎?合理的

17、狀態(tài)賦值(7.4.37.4.3)3、狀態(tài)編碼、狀態(tài)編碼最簡單的最簡單的分解的分解的單熱點(diǎn)的單熱點(diǎn)的準(zhǔn)單熱點(diǎn)的準(zhǔn)單熱點(diǎn)的從從23中選中選5種一共有種一共有 種種8!5!3!5種編碼種編碼5個(gè)狀態(tài),又有個(gè)狀態(tài),又有5!種種000100101110111digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯116167.4.3 7.4.3 合理的狀態(tài)賦值合理的狀態(tài)賦值選擇復(fù)位時(shí)容易進(jìn)入的狀態(tài)作為初始狀態(tài)選擇復(fù)位時(shí)容易進(jìn)入的狀態(tài)作為初始狀態(tài)使每次轉(zhuǎn)移時(shí)要發(fā)生改變的狀態(tài)變量數(shù)最小化使每次轉(zhuǎn)移時(shí)要發(fā)生改變的狀態(tài)變量數(shù)最小化

18、使一組相關(guān)狀態(tài)中不變化的狀態(tài)變量數(shù)最大化使一組相關(guān)狀態(tài)中不變化的狀態(tài)變量數(shù)最大化發(fā)現(xiàn)和利用問題描述中的發(fā)現(xiàn)和利用問題描述中的對稱性對稱性將狀態(tài)變量組將狀態(tài)變量組分解分解為有明確含義的位或字段,相為有明確含義的位或字段,相對于狀態(tài)機(jī)的輸入效果或者輸出特性對于狀態(tài)機(jī)的輸入效果或者輸出特性可以使用多余最小值的狀態(tài)變量數(shù)(便于分解)可以使用多余最小值的狀態(tài)變量數(shù)(便于分解)未用狀態(tài)的考慮未用狀態(tài)的考慮digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯117174、根據(jù)狀態(tài)表和狀態(tài)編碼構(gòu)造轉(zhuǎn)移、根據(jù)狀態(tài)表和狀態(tài)編碼構(gòu)

19、造轉(zhuǎn)移/輸出表輸出表inita0a1ok0ok1sab00 01 11 10s*z0a0a0a1a10ok0ok0a1a10a0a0ok1ok11ok0ok0 a11a0ok1ok1ok0 ok1 000100100100100100100101110101101101101101110110110110110111111111111111111q1q2q3q1*q2*q3*5個(gè)輸入變量個(gè)輸入變量: a,b,q1,q2,q34個(gè)輸出變量個(gè)輸出變量: z,d1,d2,d3d1 d2 d3轉(zhuǎn)移轉(zhuǎn)移/激勵表激勵表5、觸發(fā)器選型,得到激勵方程和輸出方程、觸發(fā)器選型,得到激勵方程和輸出方程使用使用d觸發(fā)

20、器觸發(fā)器digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯11818ab00 01 11 10z00011000100101110111q1q2q3100100100100100101101101101110110110110101110111111111111111q1*q2*q3*d1 d2 d3q2q3ab00 01 11 1000011110q1=0d2q2q3ab00 01 11 1000011110q1=100001100001101111110000000000000最小冒險(xiǎn),未用狀態(tài)最小冒險(xiǎn)

21、,未用狀態(tài)初始狀態(tài)初始狀態(tài)輸出方程:輸出方程:z = q1q2數(shù)字邏輯數(shù)字邏輯11919q2q3ab00 01 11 1000011110q1=0d20000000000000000最小冒險(xiǎn),未用狀態(tài)最小冒險(xiǎn),未用狀態(tài)初始狀態(tài)初始狀態(tài)q2q3ab00 01 11 1000011110q1=11100001101111110d2 = q1q3a + q1q3a + q1q2bq2q3ab00 01 11 1000011110q1=0d20000dddddddddddd最小成本最小成本,未用狀態(tài)作為無關(guān)項(xiàng)未用狀態(tài)作為無關(guān)項(xiàng)d2 = q1q3a + q3a+ q2bdigital logic des

22、ign and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯12020d1d2 = q1q3a + q1q3a + q1q2bd1 = q2q3 + q1思考:最小成本法思考:最小成本法d1d1?digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯12121d3d3 = q2q3a + q1ad2 = q1q3a + q1q3a + q1q2bd1 = q2q3 + q1激勵方程激勵方程d3 = q2q3a + q1a思考:最小成本法思考:最小成本法d3d3?dig

23、ital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯122226、畫邏輯電路圖(略)、畫邏輯電路圖(略)d3 = q2q3a + q1ad2 = q1q3a + q1q3a + q1q2bd1 = q2q3 + q1激勵方程激勵方程d3 = q2q3a + q1a輸出方程:輸出方程:z = q1q2說明:說明: 最小冒險(xiǎn)法最小冒險(xiǎn)法 所有未用狀態(tài)所有未用狀態(tài) “安全安全”狀態(tài)狀態(tài)(圖(圖7-50 ) 最小成本法最小成本法 所有未用狀態(tài)的下一狀態(tài)作為無關(guān)項(xiàng)所有未用狀態(tài)的下一狀態(tài)作為無關(guān)項(xiàng) 電路的激勵方程簡單,不夠安全

24、電路的激勵方程簡單,不夠安全digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯123237.4.5 design with j-k flip-flops7.4.5 design with j-k flip-flops( (用用j-kj-k觸發(fā)器設(shè)計(jì)觸發(fā)器設(shè)計(jì)) )方法一方法一利用利用狀態(tài)方程狀態(tài)方程和觸發(fā)器和觸發(fā)器特征方程特征方程得到得到激勵方程激勵方程方法二方法二利用利用狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移表和和激勵表激勵表得到得到激勵方程激勵方程激勵表激勵表q q*0 00 11 01 1j k0 d1 dd 1d 0j

25、 k q0 0 0 11 01 1保持保持清清0置置1翻轉(zhuǎn)翻轉(zhuǎn)功能表功能表digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯12424j-k觸發(fā)器特征方程:觸發(fā)器特征方程:q* = jq + kqdesign with state equations and characteristic design with state equations and characteristic equationsequations( (利用狀態(tài)方程和特征方程設(shè)計(jì)利用狀態(tài)方程和特征方程設(shè)計(jì)) )q1* = q2q3 + q

26、1 = q2q3(q1+q1) + q1 = q2q3q1+ q2q3q1 + q1 = q2q3q1 + q1q3* = q2q3a + q1aq2* = q1q3a + q1q3a + q1q2bq1* = q2q3 + q1狀態(tài)方程狀態(tài)方程j1 = q2q3k1 = 0 digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯12525j-k觸發(fā)器特征方程:觸發(fā)器特征方程:q* = jq + kqq3* = q2q3a + q1aq2* = q1q3a + q1q3a + q1q2bq1* = q2q3 +

27、 q1狀態(tài)方程狀態(tài)方程q3* = q2q3a + q1a = q2q3a + q1a(q3+q3) = (q2a + q1a)q3+ q1aq3j3 = q2a + q1ak3 = q1 + aj1 = q2q3k1 = 0 digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )design with state equations and characteristic design with state equations and characteristic equationsequations( (利用狀態(tài)方程和特征方程

28、設(shè)計(jì)利用狀態(tài)方程和特征方程設(shè)計(jì)) )數(shù)字邏輯數(shù)字邏輯12626q2* = q1q3a + q1q3a + q1q2b = (q1q3a + q1q3a)(q2+q2) + q1q2b = (q1q3a + q1q3a)q2 + (q1q3a + q1q3a + q1b)q2k2 = (q1q3a + q1q3a + q1b) = (q1+q3+a)(q1+q3+a)(q1+b) = q1 + q3ab + q3ab j2 = q1q3a + q1q3a k2 = q1 + q3ab + q3abj1 = q2q3k1 = 0 j3 = q2a + q1ak3 = q1adigital logi

29、c design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯12727ab 00 01 11 10z00011000100100100100100100101110101101101101101110110110110110111111111111111111q1q2q3q1*q2*q3*j1k1 , j2k2 , j3k31d,0d,0d1d,0d,0d1d,0d,1d1d,0d,1dd0,1d,0dd0,1d,0dd0,0d,1dd0,0d,1dd0,0d,d1d0,0d,d1d0,1d,d0d0,1d,d0d0,d0,0dd0,d0,

30、0dd0,d0,1dd0,d1,1dd0,d1,d1d0,d0,d1d0,d0,d0d0,d0,d0design with the excitation table design with the excitation table ( ( 利用激勵表進(jìn)行利用激勵表進(jìn)行j-kj-k觸發(fā)器設(shè)計(jì)觸發(fā)器設(shè)計(jì)) )digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯12828ab 00 01 11 10z0001100010010010010010010010111010110110110110111011011011

31、0110111111111111111111q1q2q3q1*q2*q3*j1k1 , j2k2 , j3k31d,0d,0d1d,0d,0d1d,0d,1d1d,0d,1dd0,1d,0dd0,1d,0dd0,0d,1dd0,0d,1dd0,0d,d1d0,0d,d1d0,1d,d0d0,1d,d0d0,d0,0dd0,d0,0dd0,d0,1dd0,d1,1dd0,d1,d1d0,d0,d1d0,d0,d0d0,d0,d0利用卡諾圖化簡利用卡諾圖化簡digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯12

32、9297.4.67.4.6 example 2: 1s-counting machine example 2: 1s-counting machine( (例二:例二:“1 1”計(jì)數(shù)器計(jì)數(shù)器) )對兩個(gè)輸入對兩個(gè)輸入x和和y同時(shí)計(jì)數(shù),同時(shí)計(jì)數(shù),當(dāng)當(dāng)x和和y輸入輸入1的個(gè)數(shù)和為的個(gè)數(shù)和為4的整數(shù)倍時(shí)輸出為的整數(shù)倍時(shí)輸出為11起始狀態(tài)起始狀態(tài) s0s0xy 00 01 11 10z含義含義 ss*s1收到一個(gè)收到一個(gè)1 s1s2收到兩個(gè)收到兩個(gè)1 s2s10s1s2s3收到三個(gè)收到三個(gè)1 s3s20s2s3s0s3s3s0s1s0000011110digital logic design and

33、application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯130307.4.67.4.6 example 3: combination lock example 3: combination lock( (例三:組合鎖例三:組合鎖) )digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯131317.5 control the tail lights of ford thunderbird7.5 control the tail lights of ford thunderbir

34、d( (福特雷鳥車尾燈控制福特雷鳥車尾燈控制) )lalblcrarbrc輸入:左轉(zhuǎn)輸入:左轉(zhuǎn)l、右轉(zhuǎn)右轉(zhuǎn)r、應(yīng)急閃爍應(yīng)急閃爍h(hazard)、)、時(shí)鐘時(shí)鐘輸出:控制輸出:控制6個(gè)燈亮或滅個(gè)燈亮或滅 可以完全由狀態(tài)控制可以完全由狀態(tài)控制digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯13232idle:全滅全滅l1:左邊左邊1個(gè)燈亮個(gè)燈亮l2:左邊左邊2個(gè)燈亮個(gè)燈亮l3:左邊左邊3個(gè)燈亮個(gè)燈亮r1:右邊右邊1個(gè)燈亮個(gè)燈亮r2:右邊右邊2個(gè)燈亮個(gè)燈亮r3:右邊右邊3個(gè)燈亮個(gè)燈亮lr3:全亮全亮狀態(tài)狀態(tài)輸輸

35、 出出直接利用狀態(tài)控制輸出直接利用狀態(tài)控制輸出digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯133331、構(gòu)造狀態(tài)圖、構(gòu)造狀態(tài)圖idle:全滅全滅l1:左邊左邊1個(gè)燈亮個(gè)燈亮l2:左邊左邊2個(gè)燈亮個(gè)燈亮l3:左邊左邊3個(gè)燈亮個(gè)燈亮r1:右邊右邊1個(gè)燈亮個(gè)燈亮r2:右邊右邊2個(gè)燈亮個(gè)燈亮r3:右邊右邊3個(gè)燈亮個(gè)燈亮lr3:全亮全亮idlel1ll21l311r1rr21r311lr3h1hlrh+lrlhrrhl無二義性的無二義性的digital logic design and application

36、( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯13434idlel1ll21l311r1rr21r311lr3h1hlrh+lrlhrrhl1、構(gòu)造狀態(tài)圖、構(gòu)造狀態(tài)圖all inclusionall inclusion( (完備性完備性) ) 離開某一狀態(tài)的弧線離開某一狀態(tài)的弧線上的所有轉(zhuǎn)移表達(dá)式的上的所有轉(zhuǎn)移表達(dá)式的邏輯和為邏輯和為1 1。無二義性的無二義性的hrh+rh+rhrhlhlh+lh+l改進(jìn)改進(jìn)mutual exclusionmutual exclusion( (互斥性互斥性) ) 離開某一狀態(tài)的弧線離開某一狀態(tài)的弧線上的任意一對轉(zhuǎn)移表達(dá)上的任意一對轉(zhuǎn)移表達(dá)式的

37、邏輯積為式的邏輯積為0 0digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯135352、狀態(tài)編碼、狀態(tài)編碼q2q1q00 0 00 0 10 1 10 1 01 0 11 1 11 1 01 0 01、構(gòu)造狀態(tài)圖、構(gòu)造狀態(tài)圖idlel1l2l3r1r2r3lr3合理的狀態(tài)賦值合理的狀態(tài)賦值3、得到轉(zhuǎn)移列表、得到轉(zhuǎn)移列表 7-14digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯136362、狀態(tài)編碼、狀態(tài)編碼1、構(gòu)造狀

38、態(tài)圖、構(gòu)造狀態(tài)圖3、得到轉(zhuǎn)移列表、得到轉(zhuǎn)移列表 7-14hlrlhrrhl0 0 00 0 00 0 00 0 0h+lr0 0 00 0 11 0 11 0 0idleq2q1q0 s轉(zhuǎn)移表達(dá)式轉(zhuǎn)移表達(dá)式s* q2*q1*q0*idlel1r1lr3digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯13737q2q1q0 s轉(zhuǎn)移表達(dá)式轉(zhuǎn)移表達(dá)式s* q2*q1*q0*hlrlhrrhlh+lr0 0 00 0 00 0 00 0 00 0 00 0 11 0 11 0 0idleidlel1r1lr3l1

39、0 0 10 0 1l2lr30 1 11 0 0hrh+rl20 1 10 1 1l3lr30 1 01 0 0hrh+rl30 1 0idle0 0 01r11 0 11 0 1r2lr31 1 11 0 0hlh+lr21 1 11 1 1r3lr31 1 01 0 0hlh+lr31 1 0idle0 0 01lr31 0 0idle0 0 011111q0* = q2q1q0(lhr)+ q2q1q0(rhl)+ q2q1q0(hr)+ q2q1q0(hl)= q2q1q0 h(l r) + q2q1q0(hr) + q2q1q0(hl)用轉(zhuǎn)移表綜合用轉(zhuǎn)移表綜合狀態(tài)機(jī)狀態(tài)機(jī) digi

40、tal logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯138387.7 guessing game machine7.7 guessing game machine( (猜謎游戲機(jī)猜謎游戲機(jī)) )4 4個(gè)燈(個(gè)燈(g1g1g4g4)由時(shí)鐘控制輪流亮起由時(shí)鐘控制輪流亮起如果按下的按鈕(如果按下的按鈕(l1l1l4l4)與亮的燈對應(yīng),則猜對與亮的燈對應(yīng),則猜對否則,否則,errerr燈亮,表示猜錯(cuò)燈亮,表示猜錯(cuò)輸入:輸入:g1g1、g2g2、g3g3、g4g4(4 4個(gè)按鈕)個(gè)按鈕)輸出:輸出:l1l1、l2l2、l3l3、l4l4、errerr(5 5個(gè)燈)個(gè)燈)狀態(tài):狀態(tài):6 6個(gè),個(gè),s1s1s4s4對應(yīng)對應(yīng)l1l1l4l4 serr serr對應(yīng)對應(yīng)errerr;soksok表示猜對表示猜對digital logic design and application ( (數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用) )數(shù)字邏輯數(shù)字邏輯13939g1g2g3g4g1g2g3g4g1g2g3g4g1g2g3g44 4個(gè)燈(個(gè)燈(g1g1g4g4)由時(shí)鐘控制輪流亮起由時(shí)鐘控制輪流亮起(沒有按鈕按下)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論