天津理工大學(xué) 計算機(jī)組成原理考試復(fù)習(xí)

1、By Touchkiss第一章 計算機(jī)系統(tǒng)概論理解：計算機(jī)軟硬件概念；P3所謂“硬件”，是指計算機(jī)的實體部分，它由看得見摸得著的各種電子元器件，各類光、電、機(jī)設(shè)備的實物組成，如主機(jī)、外部設(shè)備等。所謂“軟件”，它看不見摸不著，由人們事先編制的各種具有各類特殊功能的程序組成。理解：計算機(jī)系統(tǒng)的層次結(jié)構(gòu)；掌握：計算機(jī)的基本組成；馮·諾依曼計算機(jī)的特點；計算機(jī)組成是指如何實現(xiàn)計算機(jī)體系結(jié)構(gòu)所體現(xiàn)的屬性，它包含了許多對程序員來說是透明的硬件細(xì)節(jié)。P7馮諾依曼計算機(jī)的特點P8計算機(jī)由運算器、存儲器、控制器、輸入設(shè)備和輸出設(shè)備五大部件組成。指令和數(shù)據(jù)均用二進(jìn)制數(shù)表示。指令由操作碼和地址碼組成，操作

2、碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲器中的位置。指令在存儲器內(nèi)按順序存放。通常，指令是順序執(zhí)行的，在特定條件下，可根據(jù)運算結(jié)果或根據(jù)設(shè)定的條件改變執(zhí)行順序。機(jī)器以運算器為中心，輸入輸出設(shè)備與存儲器間的數(shù)據(jù)傳送通過運算器完成。掌握：高級語言、匯編語言、機(jī)器語言各自的特點高級語言：這類語言對問題的描述十分接近人們的習(xí)慣，并且還具有較強(qiáng)的通用性。匯編語言：用符號表示操作，并用符號表示指令或數(shù)據(jù)所在存儲單元的地址，使程序員可以不再使用繁雜而又易錯的二進(jìn)制代碼來編寫程序。機(jī)器語言：用戶必須用二進(jìn)制代碼來編寫程序。要求程序員對他們所使用的計算機(jī)硬件及其指令系統(tǒng)十分熟悉，編寫程序難度很大，操作過

3、程也極容易出錯。掌握：計算機(jī)的硬件框圖及工作過程；掌握：計算機(jī)硬件的主要技術(shù)指標(biāo)。  機(jī)器字長：指CPU一次能處理的數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。存儲容量=存儲單元個數(shù)X存儲字長。運算速度：第二章 計算機(jī)的發(fā)展及應(yīng)用了解：計算機(jī)的產(chǎn)生、發(fā)展及應(yīng)用1.電子管計算機(jī)、晶體管計算機(jī)、集成電路計算機(jī)、大規(guī)模和超大規(guī)模集成電路計算機(jī)。掌握：摩爾定律及其應(yīng)用范圍第三章 系統(tǒng)總線12（選擇、填空）理解：總線的基本概念；總線上信息的傳送（點對點傳輸、廣播傳輸、串行傳輸、并行傳輸）1.總線：是連接多個部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。P41理解：總線的分類；總線的分類：按數(shù)據(jù)傳送方

4、式可分為并行傳輸總線和串行傳輸總線。在并行傳輸總線中，又可按傳輸數(shù)據(jù)寬度分為8位、16位、32位、64位等傳輸總線。若按總線的適用范圍劃分，則又有計算機(jī)（包括外設(shè)）總線、測控總線、網(wǎng)絡(luò)通信總線等。片內(nèi)總線：是指芯片內(nèi)部的總線，如在CPU芯片內(nèi)部，寄存器與寄存器之間、寄存器與算邏單元ALU之間都由片內(nèi)總線連接。系統(tǒng)總線：是指CPU、主存、I/O設(shè)備（通過I/O接口）各大部件之間的信息傳輸線。又稱板級總線或板間總線。按系統(tǒng)總線傳輸信息的不同，又可分為三類：數(shù)據(jù)總線、地址總線和控制總線。了解：總線特性、性能指標(biāo)、總線標(biāo)準(zhǔn)；總線特征：P45機(jī)械特征：之宗現(xiàn)在機(jī)械連接方式上的一些性能，如插頭與插座使用的

5、標(biāo)準(zhǔn)，他們的幾何尺寸、形狀、引腳的個數(shù)以及排列的順序，接頭處的可靠接觸等。電氣特征：是指總線的每一根傳輸線上信號的傳遞方向和有效的電平范圍。通常規(guī)定由CPU發(fā)出的信號稱為輸出信號，送入CPU的信號成為輸入信號。功能特性：是指總線中每根傳輸線的功能，例如：地址總線用來指出地址碼：數(shù)據(jù)總線用來傳遞數(shù)據(jù)；控制總線發(fā)出控制信號等。時間特性：是指總線中的任一根線在什么時間內(nèi)有效。性能指標(biāo)：總線寬度、總線帶寬、時鐘同步、總線復(fù)用、信號線數(shù)、總線控制方式、其他指標(biāo)（負(fù)載能力、電源電壓、總線寬度能否拓展）等。P46總線標(biāo)準(zhǔn)：可視為系統(tǒng)與各模塊、模塊與模塊之間的一個互連的標(biāo)準(zhǔn)界面。P47目前流行的總線標(biāo)準(zhǔn)：IS

6、A總線、EISA總線、VESA總線、PCI總線、AGP總線（顯卡）、RS-232C總線、USB總線。P48理解：總線結(jié)構(gòu)；1.總線結(jié)構(gòu)通?？煞譃閱慰偩€結(jié)構(gòu)和多總線結(jié)構(gòu)兩種。P52掌握：總線的判優(yōu)控制（鏈?zhǔn)?、計?shù)器、獨立請求）總線判優(yōu)控制可分為集中式和分布式兩種，前者將控制邏輯集中在一處（如在CPU中），后者將控制邏輯分散在與總線連接的各個部件或設(shè)備上。P57常見的集中控制優(yōu)先權(quán)仲裁方式：鏈?zhǔn)讲樵儯ㄗ畈环€(wěn)定）、計數(shù)器定時查詢和獨立請求方式（最穩(wěn)定）。掌握：總線通信控制的四種方式， 會計算波特率?？偩€通信控制的四種方式：同步通信、異步通信、半同步通信和分離式通信。計算波特率：掌握概念：總線復(fù)用、異

7、步通信總線復(fù)用：一條信號線上分時傳送兩種信號。例如，通常地址總線與數(shù)據(jù)總線在物理上是分開的兩種總線，地址總線傳輸?shù)刂反a，數(shù)據(jù)總線傳輸數(shù)據(jù)信息。為了提高總線的利用率，優(yōu)化設(shè)計，特將地址總線和數(shù)據(jù)總線共用一組物理線路，在這組物理線路上分時傳輸?shù)刂沸盘柡蛿?shù)據(jù)信號，即為總線的多路復(fù)用。P46異步通信：異步通信克服了同步通信的缺點，允許各模塊速度的不一致性，給設(shè)計者充分的靈活性和選擇余地。它沒有公共的時鐘標(biāo)準(zhǔn)，不要求所有部件嚴(yán)格的統(tǒng)一操作時間，而是采用應(yīng)答方式（又稱握手方式），即當(dāng)主模塊發(fā)出請求信號時，一直等待從模塊反饋回來“響應(yīng)”信號后，才開始通信。當(dāng)然，這就要求主、從模塊之間增加兩條應(yīng)答線。異步通信

8、的應(yīng)答方式又可分為不互鎖、半互鎖和全互鎖三種類型。P61第四章 存儲器26（選擇、填空、簡答或計算、設(shè)計）掌握：存儲器分類和存儲器的層次結(jié)構(gòu)（速度、容量、價格）；存儲器分類：P68按存儲介質(zhì)分類：半導(dǎo)體存儲器、磁表面存儲器、磁芯存儲器、光盤存儲器。按存取方式分類：隨機(jī)存儲器RAM、只讀存儲器ROM、串行訪問存儲器按在計算機(jī)中的作用分類：主存儲器、輔助存儲器、緩沖存儲器。層次結(jié)構(gòu)：存儲系統(tǒng)層次結(jié)構(gòu)主要體現(xiàn)在緩存-主存和主存-輔存這兩個存儲層次上。P71掌握：主存儲器的基本組成、性能指標(biāo)（容量、速度、帶寬）主存儲器：現(xiàn)代計算機(jī)的主存都由半導(dǎo)體集成電路構(gòu)成，圖中的驅(qū)動器、譯碼器和讀寫電路均制作在存儲

9、芯片中，而MAR和MDR制作在CPU芯片內(nèi)。P73性能指標(biāo)：速度、容量和每位價格。掌握：半導(dǎo)體存儲芯片的結(jié)構(gòu)和譯碼驅(qū)動方式（線選法、重合法）P76理解：SRAM和DRAM的讀寫原理掌握：DRAM的刷新方式（集中、分散、異步）集中刷新是在規(guī)定的一個刷新周期內(nèi)，對全部存儲單元集中一段時間逐行進(jìn)行刷新，此刻必須停止讀/寫操作。分散刷新：是指對每行存儲單元的刷新分散到每個存取周期內(nèi)完成。異步刷新：了解：只讀存儲器、可區(qū)分不同ROM類型的使用特性（掌握如下縮寫對應(yīng)的中文MROM、PROM、EPROM、EEPROM、FlashROM）掩模ROM（MROM）：用戶無法改變原始狀態(tài)。PROM：是可以實現(xiàn)一次性

10、編程的只讀存儲器，不得再修改。EPROM：是一種可擦除可編程的只讀存儲器。（紫外線照射只能一次全部擦除或者用電氣方法可局部擦寫）。EEPROM：電可擦除只讀存儲器。FlashROM：閃存。掌握：存儲器容量與尋址范圍計算位擴(kuò)展：是指增加存儲字長，例如2片1K*4位芯片可組成1K*8位的存儲器。字?jǐn)U展：是指增加存儲器字的數(shù)量，例如2片1K*4位芯片可組成2K*4位的存儲器。字、位擴(kuò)展：both掌握：存儲器與CPU的連接（會設(shè)計、會畫圖）；12. 畫出用1024×4位的存儲芯片組成一個容量為64K×8位的存儲器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共

11、需多少片存儲芯片。 解：設(shè)采用SRAM芯片，則： 總片數(shù) = （64K×8位） / （1024×4位）= 64×2 = 128片 題意分析：本題設(shè)計的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此畫圖時也應(yīng)分三級畫。首先應(yīng)確定各級的容量： 頁面容量 = 總?cè)萘?#160;/ 頁面數(shù) = 64K×8 / 4  = 16K×8位，4片16K

12、5;8字串聯(lián)成64K×8位 組容量 = 頁面容量 / 組數(shù)   = 16K×8位 / 16 = 1K×8位，16片1K×8位字串聯(lián)成16K×8位 組內(nèi)片數(shù) = 組容量 / 片容量 = 1K×8位 / 1K×4位 = 2片，兩片1K×4位芯片位并聯(lián)成1K×8位 

13、存儲器邏輯框圖：掌握：存儲器的校驗（奇偶校驗、CRC校驗）；掌握：順序存儲、交叉存儲帶寬計算掌握：Cache的基本結(jié)構(gòu)及工作原理、Cache-主存地址映射（直接、全相聯(lián)、組相聯(lián)）；掌握：Cache的命中率、平均訪問時間、Cache 主存系統(tǒng)效率的計算理解：Cache的替換算法；第五章 輸入輸出系統(tǒng)（選擇）了解：輸入輸出系統(tǒng)的發(fā)展概況及組成、I/O與主機(jī)的編址方式、傳送方式、聯(lián)絡(luò)方式以及設(shè)備尋址；早期階段：I/O設(shè)備與主存交換信息都必須通過CPU。接口模塊和DMA階段：這個階段I/O設(shè)備通過接口模塊與主機(jī)連接，計算機(jī)系統(tǒng)采用了總線結(jié)構(gòu)。具有通道結(jié)構(gòu)的階段：大中型機(jī)中采用I/O 通道的方式來進(jìn)行數(shù)

14、據(jù)交換。具有I/O處理機(jī)的階段：輸入輸出系統(tǒng)的組成：由I/O軟件（I/O指令和通道指令）和I/O硬件組成。I/O軟件主要任務(wù)：將用戶編制的程序（或數(shù)據(jù)）輸入主機(jī)內(nèi)。將運算結(jié)果輸送給用戶。實現(xiàn)輸入輸出系統(tǒng)與主機(jī)工作的協(xié)調(diào)等。I/O設(shè)備編址方式：通常將I/O設(shè)備碼看做地址碼，對I/O地址碼的編址可采用兩種方式：統(tǒng)一編址或不統(tǒng)一編址。統(tǒng)一編址就是將I/O地址看作是存儲器的一部分。不統(tǒng)一編址就是指I/O地址和存儲器地址是分開的，所有對I/O設(shè)備的訪問必須有專用的I/O指令。設(shè)備尋址：由于每臺設(shè)備都賦予一個設(shè)備號，因此，當(dāng)要啟動某一設(shè)備時，可由I/O指令的設(shè)備碼字段直接指出該設(shè)備的設(shè)備號。通過接口電路中

15、的設(shè)備選擇電路，便可選中要交換信息的設(shè)備。傳送方式： 在同一瞬間，n位信息同時從CPU輸出至I/O設(shè)備，或由I/O設(shè)備輸入至CPU，這種傳送方式稱為并行傳送。其特點是傳送速度較快，但要求數(shù)據(jù)線多。若在同一瞬間只傳送一位信息，在不同時刻連續(xù)逐位傳送一串信息，這種傳送方式成為串行傳送。聯(lián)絡(luò)方式：立即響應(yīng)方式、異步工作采用應(yīng)答信號聯(lián)絡(luò)、同步工作采用同步時標(biāo)聯(lián)絡(luò)。理解：I/O接口的功能及基本組成；程序查詢方式的工作原理及程序查詢接口電路；程序中斷方式的工作原理（中斷向量的作用）及程序中斷接口電路、DMA方式的特點。  第六章 計算機(jī)的運算方法17 （選擇、填空、判斷、簡答或計算）掌握：計算機(jī)

16、中有符號數(shù)（原碼、補碼（變形補碼）、反碼、移碼）和無符號數(shù)的表示；原碼：符號位用0和1表示，數(shù)值位即真值的絕對值。反碼：符號位不變，原碼的數(shù)值位按位取反。補碼：符號位不變，反碼的數(shù)值位+1。移碼：例如比較21和-21兩個數(shù)，兩個數(shù)的反碼分別為10101和-10101，兩個數(shù)的補碼分別為10101和101011，直接比較補碼會出現(xiàn)-21>21，所以給其反碼加上2的5次方，得10101+100000=110101，-10101+100000=001011，再比較即可得21>-21.由此移碼就是X移=2n+x（2n>x-2n）掌握：計算機(jī)中數(shù)的定點表示和浮點表示（精度、數(shù)值范圍與尾

17、數(shù)及階碼的關(guān)系、溢出條件），浮點數(shù)的規(guī)格化，IEEE754標(biāo)準(zhǔn)；   掌握：定點運算（算術(shù)移位和邏輯移位、補碼加減、原碼一位乘法、補碼一位乘法（校正法、Booth算法） 、 定點四則運算的硬件實現(xiàn)）；掌握：浮點四則運算（加、減、乘、除）；理解：ALU的工作原理；理解：進(jìn)位鏈結(jié)構(gòu)。  第七章 指令系統(tǒng)14 （選擇、填空、判斷）掌握：機(jī)器指令的一般格式；擴(kuò)展操作碼技術(shù)；機(jī)器指令的一般格式：指令由操作碼和地址碼兩部分組成。了解：操作數(shù)類型和操作類型；操作數(shù)類型：地址、數(shù)字、字符、邏輯數(shù)據(jù)等。操作類型：數(shù)據(jù)傳送、算術(shù)邏輯操作、移位、轉(zhuǎn)移（無條件轉(zhuǎn)移、條件轉(zhuǎn)移、調(diào)用與返回、陷阱與陷阱

18、指令）、輸入輸出、其他（等待指令、停機(jī)指令、空操作指令、開中斷指令、關(guān)中斷指令、置條件碼指令等）。二地址指令：存儲器-存儲器型、寄存器-寄存器型、存儲器-寄存器型執(zhí)行速度區(qū)別掌握：尋址方式；程序計數(shù)器的作用尋址方式：指令尋址和數(shù)據(jù)尋址兩類。指令尋址分為順序?qū)ぶ泛吞S尋址兩種。數(shù)據(jù)尋址：立即尋址：操作數(shù)本身設(shè)在指令字內(nèi)，即形式地址A不是操作數(shù)的地址，而是操作數(shù)本身，又稱為立即數(shù)。它的優(yōu)點在于只要取出指令，便可立即獲得操作數(shù)，這種指令在執(zhí)行階段不必再訪問存儲器。直接尋址：指令字中的形式地址A就是操作數(shù)的真實地址。它的優(yōu)點是尋找操作數(shù)比較簡單，也不需要專門計算操作數(shù)的地址，在指令執(zhí)行階段對主存只訪問

19、一次。他的缺點在于A的位數(shù)限制了操作數(shù)的尋址范圍，而且必須修改A的值，才能修改操作數(shù)的地址。隱含尋址：是指指令字中不明顯地給出操作數(shù)的地址，其操作數(shù)的地址隱含在操作碼或某個寄存器中。由于隱含尋址在指令字中少了一個地址，因此，這種尋址方式有利于縮短指令字長。間接尋址： 有效地址是由形式地址間接提供的。與直接尋址相比，它擴(kuò)大了操作數(shù)的尋址范圍，并且便于編制程序。寄存器尋址：在寄存器尋址的指令字中，地址碼字段直接給出了寄存器的編號，即EA=Ri。其操作數(shù)在由Ri所指定的寄存器內(nèi)。由于操作數(shù)不在貯存中，故寄存器尋址在指令執(zhí)行階段無須訪存，減少了執(zhí)行時間。由于地址字段只需指明寄存器編號，故指令字較短，節(jié)

20、省了存儲空間，因此寄存器尋址在計算機(jī)中得到了廣泛應(yīng)用。寄存器間接尋址：基址尋址：基址尋址須設(shè)有基址寄存器BR，其操作數(shù)的有效地址EA等于指令字中的形式地址與基址寄存器中的內(nèi)容相加。變址尋址相對尋址：相對尋址的有效地址是將程序計數(shù)器PC的內(nèi)容與指令字中的形式地址A相加而成。堆棧尋址程序計數(shù)器的作用：用來存放下一條指令的地址的。當(dāng)執(zhí)行一條指令時，首先需要根據(jù)PC中存放的指令地址，將指令由內(nèi)存取到指令寄存器中，此過程稱為“取指令”。與此同時，PC中的地址或自動加1或由轉(zhuǎn)移指針給出下一條指今的地址。此后經(jīng)過分析指令，執(zhí)行指令。完成第一條指令的執(zhí)行，而后根據(jù)PC取出第二條指令的地址，如此循環(huán)，執(zhí)行每一條

21、指令！了解：RISC技術(shù)。   1.RISC即精簡指令集系統(tǒng)計算機(jī)。RISC技術(shù)是用20%的簡單指令的組合來實現(xiàn)不常用80%的那些指令的功能。在提高性能方面，RISC技術(shù)還采用了許多有效措施，最有效的方法就是減少指令的執(zhí)行周期數(shù)。第八章 CPU的結(jié)構(gòu)和功能17 （選擇、填空、判斷、簡答或計算）掌握：CPU 的結(jié)構(gòu)；CPU實質(zhì)包括運算器和控制器兩大部分。控制器基本功能：取指令、分析指令、執(zhí)行指令。此外控制器還必須能控制程序的輸入和運算結(jié)果的輸出以及對總線的管理，甚至能處理機(jī)器運行過程中出現(xiàn)的異常情況和特殊請求，即處理中斷的能力。總之，CPU必須具有控制程序的順序執(zhí)行（稱指令控制）、產(chǎn)生

22、完成每條指令所需的控制命令（稱操作控制）、對各種操作加以時間上的控制（稱時間控制）、對數(shù)據(jù)進(jìn)行算術(shù)運算和邏輯運算（數(shù)據(jù)加工）以及處理中斷等功能。掌握：指令周期（概念、數(shù)據(jù)流）；指令周期：CPU沒取出并執(zhí)行一條指令所需的全部時間稱為指令周期，也即CPU完成一條指令的時間。數(shù)據(jù)流：掌握：指令流水的相關(guān)內(nèi)容（實際吞吐率 、加速比 ，影響指令流水線性能的因素<結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)>）；吞吐率：在指令級流水線中，吞吐率是指單位時間內(nèi)流水線所完成指令或輸出結(jié)果的數(shù)量。最大吞吐率是指流水線在連續(xù)流動到達(dá)穩(wěn)定狀態(tài)后所獲得吞吐率。實際吞吐率是指流水線完成n條指令的實際吞吐率。加速比：效率：是

23、指流水線中各功能段的利用率。掌握：中斷系統(tǒng)的相關(guān)內(nèi)容（中斷響應(yīng)、中斷向量、開中斷、關(guān)中斷、中斷屏蔽、中斷返回、響應(yīng)優(yōu)先級、處理優(yōu)先級）。 中斷響應(yīng): 中斷響應(yīng)是當(dāng)中央處理機(jī)發(fā)現(xiàn)已有中斷請求時，中止，保存現(xiàn)行程序執(zhí)行，并自動引出中斷處理程序的過程。中斷響應(yīng)是解決中斷的發(fā)現(xiàn)和接收問題的過程，是由中斷裝置完成的。中斷響應(yīng)是硬件對中斷請求作出響應(yīng)的過程，包括識別中斷源，保留現(xiàn)場，引出中斷處理程序等過程。中斷向量：早期的微機(jī)系統(tǒng)中將由硬件產(chǎn)生的中斷標(biāo)識碼（中斷源的識別標(biāo)志，可用來形成相應(yīng)的中斷服務(wù)程序的入口地址或存放中斷服務(wù)程序的首地址）稱為中斷向量。硬件向量法，就是利用硬件產(chǎn)生向量地址，再由向量地址找

24、到中斷服務(wù)程序的入口地址。開中斷：開中斷就是指系統(tǒng)可以在連續(xù)運行是中斷，去運行中斷服務(wù)函數(shù)。關(guān)中斷：就是指關(guān)閉系統(tǒng)中斷，不允許系統(tǒng)打斷連續(xù)的運行。中斷屏蔽：中斷返回：響應(yīng)優(yōu)先級：處理優(yōu)先級：了解：流水線多發(fā)技術(shù)（超標(biāo)量技術(shù) 、超流水線技術(shù)、超長指令字技術(shù)）的特點超標(biāo)量技術(shù)：是指在每個時鐘周期內(nèi)可同時并發(fā)多條獨立指令，即以并行操作方式將兩條或兩條以上指令編譯并執(zhí)行。超流水線技術(shù)：是將一些流水線寄存器插入到流水線段中，好比將流水線再分段，與超標(biāo)量計算機(jī)一樣，硬件不能調(diào)整指令的執(zhí)行順序呢，靠編譯程序解決優(yōu)化問題。超長指令字技術(shù)：超長指令字（VLIW）技術(shù)和超標(biāo)量技術(shù)都是采用多條指令在多個處理部件中并

25、行處理的體系結(jié)構(gòu)，在一個時鐘周期內(nèi)能流出多條指令。但超標(biāo)量的指令來自同一標(biāo)準(zhǔn)的指令流嗎，VLIW則是由編譯程序在編譯時挖掘出指令間潛在的并行性后，把多條能并行操作的指令組合成一條具有多個操作碼字段的超長指令，由這條超長指令控制VLIW機(jī)中多個獨立工作的功能部件，由每一個操作碼字段控制一個功能部件，相當(dāng)于同時執(zhí)行多條指令。VLIW較超標(biāo)量具有更高的并行處理能力，但對于優(yōu)化編譯器的要求跟高，對cache的容量要求更大。第九章 控制單元8 （選擇、填空、判斷）掌握：微操作命令的分析（按取指周期、間指周期、執(zhí)行周期和中斷周期分析不同指令的微操作命令）；控制單元具有發(fā)出各種微操作命令序列的功能。取指周期

26、：現(xiàn)行指令地址送至存儲器地址寄存器：PC->MAR。向主存發(fā)送讀命令，啟動主存作讀操作：1->R.將MAR（通過地址總線）所指的主存單元中的內(nèi)容（指令）經(jīng)數(shù)據(jù)總線讀至MDR內(nèi)：M（MAR）->MDR.將MDR內(nèi)容送至IR：MDR->IR.指令的操作碼送至CU譯碼：OP(IR)->CU。形成下一條指令的地址：（PC）+1->PC。間址周期：完成取操作數(shù)有效地址的任務(wù)將指令的地址碼部分（形式地址）送至存儲器地址寄存器：Ad（IR）->MAR.向主存發(fā)送讀命令，啟動主存作讀操作：1->R。將MAR（通過地址總線）所指的主存單元中的內(nèi)容（有效地址）經(jīng)數(shù)據(jù)總線讀至MDR內(nèi)：M（MAR）->MDR.將有效地址送至指令寄存器的地址字段：MDR->Ad（IR）。執(zhí)行周期：非訪存指令：這類指令在執(zhí)行周期不訪問存儲器。訪存指令：這類指令在執(zhí)行階段都需要訪問存儲器。考慮直接尋址。轉(zhuǎn)移類指令：執(zhí)行期間不訪問存儲器具體指令看書。中