脈沖序列發(fā)生器設(shè)計(jì)

1、 摘 要脈沖序列檢測器廣泛應(yīng)用于現(xiàn)代數(shù)字通信系統(tǒng)中,隨著通信技術(shù)的發(fā)展，對(duì)多路脈沖序列信號(hào)檢測要求越來越高。現(xiàn)代通信系統(tǒng)的發(fā)展方向是功能更強(qiáng)、體積更小、速度更快、功耗更低,大規(guī)?？删幊踢壿嬈骷﨔PGA器件的集成度高、工作速度快、編程方便、價(jià)格較低，易于實(shí)現(xiàn)設(shè)備的可編程設(shè)計(jì)，這些優(yōu)勢正好滿足通信系統(tǒng)的這些要求。隨著器件復(fù)雜程度的提高,電路邏輯圖變得過于復(fù)雜,不便于設(shè)計(jì)。VHDL(VHSIC Hardware Description Language)是隨著可編程邏輯器件的發(fā)展而發(fā)展起來的一種硬件描述語言。VHDL具有極強(qiáng)的描述能力,能支持系統(tǒng)行為級(jí)、寄存器輸級(jí)和門級(jí)三個(gè)不同層次的設(shè)計(jì),實(shí)現(xiàn)了邏輯

2、設(shè)計(jì)師多年來夢寐以求的“硬件設(shè)計(jì)軟件化”的愿望,給當(dāng)今電子通信系統(tǒng)設(shè)計(jì)帶來了革命性的變化。本文針對(duì)傳統(tǒng)的脈沖序列檢測器方案,提出了一種基于對(duì)脈沖序列檢測器設(shè)計(jì)的新方案，該方案相對(duì)于傳統(tǒng)的設(shè)計(jì)方法更適合于現(xiàn)代數(shù)字通信系統(tǒng),不但大大減少了周邊的設(shè)備,也使系統(tǒng)設(shè)計(jì)更加靈活,穩(wěn)定性更好,性價(jià)比更高,可以滿足多種環(huán)境下的檢測系統(tǒng)的要求。 關(guān)鍵詞:多路數(shù)據(jù)選擇器、Multisim、計(jì)數(shù)器、序列檢測器目錄摘要.11目錄.12. 設(shè)計(jì)內(nèi)容及設(shè)計(jì)要求.23.1 實(shí)驗(yàn)?zāi)康?33.2 參考電路.43.3 實(shí)驗(yàn)內(nèi)容及主電路圖.5 3.4多諧振蕩器的介紹.63.5計(jì)數(shù)器的介紹.93.6數(shù)據(jù)分析.123.7數(shù)據(jù)選擇器的介

3、紹.144實(shí)驗(yàn)結(jié)果.164.1實(shí)驗(yàn)結(jié)果的分析.17設(shè)計(jì)總結(jié).18致謝.19參考文獻(xiàn).202設(shè)計(jì)內(nèi)容及技術(shù)要求 1、設(shè)計(jì)并制作一個(gè)脈沖序列發(fā)生器，周期性的產(chǎn)生8位長度的任意脈沖序列，脈沖序列可以通過設(shè)置電路自由設(shè)置。2、能夠檢測出設(shè)置的脈沖序列，在每出現(xiàn)一次設(shè)置的脈沖序列時(shí)，點(diǎn)亮一次LED；3、時(shí)鐘脈沖周期為1HZ；4、對(duì)設(shè)置的脈沖序列值通過適當(dāng)?shù)姆绞竭M(jìn)行指示；5、電源：220V/50HZ的工頻交流電供電；6、（直流電源部分僅完成設(shè)計(jì)僅可，不需制作，用實(shí)驗(yàn)室提供的穩(wěn)壓電源調(diào)試，但要求設(shè)計(jì)的直流電源能夠滿足電路要求）7、按照以上要求設(shè)計(jì)電路，繪制電路圖，對(duì)設(shè)計(jì)的的電路用Multisim或OrCAD

4、/PspiceAD9進(jìn)行仿真，用萬用板焊接元器件，制作電路，完成調(diào)試、測試，撰寫設(shè)計(jì)報(bào)告。發(fā)揮部分：1、其他恰當(dāng)?shù)墓δ堋?.實(shí)驗(yàn)?zāi)康耐ㄟ^本次設(shè)計(jì)，進(jìn)一步熟悉多諧振蕩器、計(jì)數(shù)器、數(shù)據(jù)選擇器的用法，掌握脈沖序列發(fā)生器的設(shè)計(jì)方法。3.參考電路（1）設(shè)計(jì)方案 周期性脈沖序列發(fā)生器的實(shí)現(xiàn)方法很多，可以由觸發(fā)器構(gòu)成，可以由計(jì)數(shù)器外加組合邏輯電路構(gòu)成，可以有GAL構(gòu)成，也可以由CPLDFPGA構(gòu)成等等。本設(shè)計(jì)采用由計(jì)數(shù)器加多路數(shù)據(jù)選擇器的設(shè)計(jì)法案，脈沖序列發(fā)生器原理框圖如（1）圖所示。圖（1）脈沖序列發(fā)生器原理框圖（2）參考設(shè)計(jì) 脈沖序列發(fā)生器需要一個(gè)時(shí)鐘信號(hào)，可采用由TTL非門和石英晶體振蕩器構(gòu)成的串聯(lián)式

5、多諧振蕩器產(chǎn)生時(shí)鐘信號(hào)，如圖（2）所示。主電路部分如圖（3）所示，圖中74LS161和與非門構(gòu)成十二進(jìn)制計(jì)數(shù)器，為脈沖序列的寬度為12位。4.實(shí)驗(yàn)內(nèi)容 按照實(shí)驗(yàn)要求設(shè)計(jì)電路，確定元器件型號(hào)和參數(shù)；用Multisim進(jìn)行仿真，列出實(shí)驗(yàn)數(shù)據(jù)，畫出輸出信號(hào)及其他關(guān)鍵信號(hào)的波形；對(duì)實(shí)驗(yàn)數(shù)據(jù)和電路的工作情況進(jìn)行分析，得出實(shí)驗(yàn)結(jié)論；寫出收獲和體會(huì)。圖（2）時(shí)鐘信號(hào)產(chǎn)生電路 圖（2）主電路圖 主電路圖（2） 多謝振蕩器介紹多諧振蕩器是一種自激振蕩電路。因?yàn)闆]有穩(wěn)定的工作狀態(tài)，多諧振蕩器也稱為無穩(wěn)態(tài)電路。具體地說，如果一開始多諧振蕩器處于0狀態(tài)，那么它在0狀態(tài)停留一段時(shí)間后將自動(dòng)轉(zhuǎn)入1狀態(tài)，在1狀態(tài)停留一段時(shí)

6、間后又將自動(dòng)轉(zhuǎn)入0狀態(tài)，如此周而復(fù)始，輸出矩形波。圖6.4.1 對(duì)稱式多諧振蕩器電路 對(duì)稱式多諧振蕩器是一個(gè)正反饋振蕩電路圖6.4.1，。和是兩個(gè)反相器，和是兩個(gè)耦合電容，和是兩個(gè)反饋電阻。只要恰當(dāng)?shù)剡x取反饋電阻的阻值，就可以使反相器的靜態(tài)工作點(diǎn)位于電壓傳輸特性的轉(zhuǎn)折區(qū)。上電時(shí)，電容器兩端的電壓和均為0。假設(shè)某種擾動(dòng)使有微小的正跳變，那么經(jīng)過一個(gè)正反饋過程，迅速跳變?yōu)?，迅速跳變?yōu)?，迅速跳變?yōu)椋杆偬優(yōu)?，電路進(jìn)入第一個(gè)暫穩(wěn)態(tài)。電容和開始充電。的充電電流方向與參考方向相同，正向增加； 的充電電流方向與參考方向相反，負(fù)向增加。隨著的正向增加，從逐漸上升；隨著的負(fù)向增加，從逐漸下降。因?yàn)榻?jīng)和兩條支路

7、充電而經(jīng)一條支路充電，所以充電速度較快，上升到時(shí)還沒有下降到。上升到使跳變?yōu)?。理論上，向下跳變，也將向下跳變?？紤]到輸入端鉗位二極管的影響，最多跳變到。下降到使跳變?yōu)?，這又使從向上跳變，即變成，電路進(jìn)入第二個(gè)暫穩(wěn)態(tài)。經(jīng)一條支路反向充電（實(shí)際上先放電再反向充電），逐漸下降。經(jīng)和兩條支路反向充電（實(shí)際上先放電再反向充電），逐漸上升。的上升速度大于的下降速度。當(dāng)上升到時(shí)，電路又進(jìn)入第一個(gè)暫穩(wěn)態(tài)。 此后，電路將在兩個(gè)暫穩(wěn)態(tài)之間循環(huán)。非對(duì)稱式多諧振蕩器是對(duì)稱式多諧振蕩器的簡化形式圖6.4.6。這個(gè)電路只有一個(gè)反饋電阻和一個(gè)耦合電容。反饋電阻使的靜態(tài)工作點(diǎn)位于電壓傳輸特性的轉(zhuǎn)折區(qū)，就是說，靜態(tài)時(shí)，的輸入電

8、平約等于，的輸出電平也約等于。因?yàn)榈妮敵鼍褪堑妮斎?，所以靜態(tài)時(shí)也被迫工作在電壓傳輸特性的轉(zhuǎn)折區(qū)。圖6.4.6 非對(duì)稱是多環(huán)形振蕩器圖6.4.10不是正反饋電路，而是一個(gè)具有延遲環(huán)節(jié)的負(fù)反饋電路。圖6.4.10 最簡單的環(huán)形振蕩器圖6.4.19 石英晶體多諧振蕩器石英晶體具有優(yōu)越的選頻性能。將石英晶體引入普通多諧振蕩器就能構(gòu)成具有較高頻率穩(wěn)定性的石英晶體多諧振蕩器圖6.4.19。我們知道，普通多諧振蕩器是一種矩形波發(fā)生器，上電后輸出頻率為的矩形波。根據(jù)傅里葉分析理論，頻率為的矩形波可以分解成無窮多個(gè)正弦波分量，正弦波分量的頻率為（），如果石英晶體的串聯(lián)諧振頻率為，那么只有頻率為的正弦波分量可以通

9、過石英晶體（第個(gè)正弦波分量，），形成正反饋，而其它正弦波分量無法通過石英晶體。頻率為的正弦波分量被反相器轉(zhuǎn)換成頻率為矩形波。因?yàn)槭⒕w多諧振蕩器的振蕩頻率僅僅取決于石英晶體本身的參數(shù)，所以對(duì)石英晶體以外的電路元件要求不高。 計(jì)數(shù)器的介紹 在數(shù)字電路中，把記憶輸人脈沖個(gè)數(shù)的操作稱為計(jì)數(shù)，計(jì)數(shù)器就是實(shí)現(xiàn)計(jì)數(shù)操作的時(shí)序邏輯電路。計(jì)數(shù) 器應(yīng)用非常廣泛，除用于計(jì)數(shù)、分頻外，還用于數(shù)字測量、運(yùn)算和控制，從小型數(shù)字儀表到大型數(shù)字電子 計(jì)算機(jī)，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。 計(jì)數(shù)器的種類很多，按其進(jìn)制不同分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、N進(jìn)制計(jì)數(shù)器；按觸發(fā)器翻轉(zhuǎn)是否 同步分為異步計(jì)數(shù)

10、器和同步計(jì)數(shù)器；按計(jì)數(shù)時(shí)是增還是減分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和加/減法（可逆 ）計(jì)數(shù)器。 1集成二進(jìn)制計(jì)數(shù)器74LS161 74LS161是4位二進(jìn)制同步加法計(jì)數(shù)器，除了有二進(jìn)制加法計(jì)數(shù)功能外，還具有異步清零、同步并行置數(shù) 、保持等功能。74LS161的邏輯電路圖和引腳排列圖如圖1所示，CR是異步清零端，LD是預(yù)置數(shù)控制端，D0 ，D1，D2，D3是預(yù)置數(shù)據(jù)輸人端，P和T是計(jì)數(shù)使能端，C是進(jìn)位輸出端，它的設(shè)置為多片集成計(jì)數(shù)器的級(jí) 聯(lián)提供了方便。 圖1 74LSl61的邏輯電路圖和引腳圖 （1）異步清零功能 當(dāng)CR0時(shí)，不管其他輸人端的狀態(tài)如何（包括時(shí)鐘信號(hào)CP），4個(gè)觸發(fā)器的輸出全為零。 （2

11、）同步并行預(yù)置數(shù)功能 在CR1的條件下，當(dāng)LD0且有時(shí)鐘脈沖CP的上升沿作用時(shí)，D3，D2，D1，D0輸入端的數(shù)據(jù)將分別被Q3Q0所接收。由于置數(shù)操作必須有CP脈沖上升沿相配合，故稱為同步置數(shù)。 （3）保持功能 在CR=LD1的條件下，當(dāng)TP0時(shí)，不管有無CP脈沖作用，計(jì)數(shù)器都將保持原有狀態(tài)不變（停止計(jì)數(shù)） 。 （4）同步二進(jìn)制計(jì)數(shù)功能 當(dāng)CRLDPT1時(shí)，74LS161處于計(jì)數(shù)狀態(tài)，電路從0000狀態(tài)開始，連續(xù)輸入16個(gè)計(jì)數(shù)脈沖后，電路 將從1111狀態(tài)返回到0000狀態(tài)，狀態(tài)表見表2。（5）進(jìn)位輸出C當(dāng)計(jì)數(shù)控制端T1，且觸發(fā)器全為1時(shí)，進(jìn)位輸出為1，否則為零。若輸入計(jì)數(shù)器的CP脈沖頻率為f

12、，則從Qo端輸出脈沖頻率為f/2，通常也稱Qo端輸出信號(hào)是輸人計(jì)數(shù)脈沖 CP的2分頻信號(hào)，Q1端輸出信號(hào)是輸人計(jì)數(shù)脈沖CP的4分頻信號(hào)，Q4端輸出信號(hào)是輸人計(jì)數(shù)脈沖CP的16分頻 信號(hào)。N進(jìn)制計(jì)數(shù)器可實(shí)現(xiàn)n分頻。（6）74LS161應(yīng)用集成四位二進(jìn)制同步計(jì)數(shù)器74LS161是功能較完善的計(jì)數(shù)器，用它可組成任意進(jìn)制的計(jì)數(shù)器，組成方法有兩種，一種叫反饋歸零法，也叫復(fù)位法，另一種叫置位發(fā)。本設(shè)計(jì)中所用的是第一種方法：復(fù)位法。 74LS161的時(shí)序圖 表1 74LS161的功能表清零預(yù)置使能時(shí)鐘預(yù)置數(shù)據(jù)輸入輸出工作模式RDLDEP ETCPD3 D2 D1 D0Q3 Q2 Q1 Q001111

13、5;0111× ×× ×0 ×× 01 1×××× × × ×d3 d2 d1 d0× × × ×× × × ×× × × ×0 0 0 0d3 d2 d1 d0保 持保 持計(jì) 數(shù)異步清零同步置數(shù)數(shù)據(jù)保持?jǐn)?shù)據(jù)保持加法計(jì)數(shù) 表2 進(jìn)制同步加法計(jì)數(shù)器的狀態(tài)表數(shù)據(jù)選擇器介紹1.74LS151集成電路數(shù)據(jù)選擇器的功能 74LS151是一種典型的集成電路數(shù)據(jù)

14、選擇器，它有3個(gè)地址輸入端CBA，可選擇D0D7 個(gè)數(shù)據(jù)源，具有兩個(gè)互補(bǔ)輸出端，同相輸出端和反相輸出端。其邏輯圖和引腳圖分別如下所示：上面所討論的是位數(shù)據(jù)選擇器，如需要選擇多位數(shù)據(jù)時(shí)，可由幾個(gè)位數(shù)據(jù)選擇器并聯(lián)組成，即將它們的使能端連在一起，相應(yīng)的選擇輸入端連在一起位選數(shù)據(jù)選擇器的連接方法如下圖所示。 當(dāng)需要進(jìn)一步擴(kuò)充位數(shù)時(shí)，只需相應(yīng)地增加器件的數(shù)目。 可以把數(shù)據(jù)選擇器的使能端作為地址選擇輸入 ，將兩片74LS151連接成一個(gè)16選的數(shù)據(jù)選擇器，其連接方式如下圖所示。16選16選的數(shù)據(jù)選擇器的地址選擇輸入有為位，其最高位與一個(gè)選數(shù)據(jù)選擇器的使能端連接，經(jīng)過一反相器反相后與零一另一個(gè)數(shù)據(jù)選擇器的使

15、能端連接。低位地址選擇輸入端CBA由兩片74LS151的地址選擇輸入端相對(duì)應(yīng)連接而成 74LS151真值表輸入ST A2 A1 A0輸出Y 1 × × ×0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10D0D1D2D3D4D5D6D72. 74LS151的應(yīng)用（1）用作多路數(shù)字選擇開關(guān) 數(shù)據(jù)選擇器本身的功能就是根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路輸出。因此，數(shù)據(jù)選擇器的基本用途就是用作多路數(shù)字開關(guān)，實(shí)現(xiàn)多數(shù)通信和路由選擇。（2）數(shù)據(jù)選擇器的通道擴(kuò)展（3）實(shí)現(xiàn)組合邏輯函數(shù) 它是關(guān)于地址選擇碼的全部最

16、小項(xiàng)和對(duì)應(yīng)各路輸入數(shù)據(jù)的與或型表達(dá)式。5.實(shí)驗(yàn)結(jié)果時(shí)鐘信號(hào)產(chǎn)生電路波形 設(shè)計(jì)總結(jié)課程設(shè)計(jì)是培養(yǎng)學(xué)生綜合運(yùn)用所學(xué)知識(shí) ,發(fā)現(xiàn),提出,分析和解決實(shí)際問題,鍛煉實(shí)踐能力的重要環(huán)節(jié),是對(duì)我們的實(shí)際工作能力的具體訓(xùn)練和考察過程.具體做了以下幾項(xiàng)工作:1.查找相關(guān)資料，了解EDA技術(shù)的發(fā)展及優(yōu)點(diǎn)，同時(shí)詳細(xì)分析了利用可編程邏輯器件來設(shè)計(jì)脈沖序列檢測器的優(yōu)勢。2. 簡要分析了FPGA器件的特征和結(jié)構(gòu)，詳細(xì)介紹了Multissim設(shè)計(jì)流程，同時(shí)詳細(xì)介紹了硬件描述語言及其特點(diǎn)。3. 對(duì)序列檢測器原理進(jìn)行了詳細(xì)的了解，并詳細(xì)介紹了序列信號(hào)發(fā)生器、序列檢測器及計(jì)數(shù)器的設(shè)計(jì)，最終完成設(shè)計(jì)的要求?；仡櫰鸫舜握n程設(shè)計(jì)，至今

17、我們?nèi)愿锌H多，的確，自從拿到題目到完成整個(gè)編程，從理論到實(shí)踐，在整整三周的時(shí)間里，可以學(xué)到很多很多的東西，同時(shí)不僅可以鞏固了以前所學(xué)過的知識(shí)，而且學(xué)到了很多在書本上所沒有學(xué)到過的知識(shí)。通過這次課程設(shè)計(jì)使我們懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會(huì)服務(wù)，從而提高我自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。希望我們以后能夠在這方面做得更好，同時(shí)對(duì)以后有所幫助。 致 謝這次課程設(shè)計(jì)之所以能夠順利的完成，與老師的指導(dǎo)是密不可分的。老師能夠在百忙之中抽出時(shí)間，在設(shè)計(jì)要求、設(shè)計(jì)內(nèi)容及設(shè)計(jì)方法等方面給了我們很多指導(dǎo)，并提出了寶貴的見意。在此，我向老師師表示我最崇高的敬意及最忠誠的感謝！ 主要參考資料【1】 潘松，黃繼業(yè) EDA技術(shù)使用教程