微機接口第六章存儲器參考PPT

1、 存儲器概述存儲器概述 半導體存儲器半導體存儲器 存儲器與存儲器與cpu的連接的連接 存儲器的工作原理存儲器的工作原理 了解存儲器的工作原理和外部特性了解存儲器的工作原理和外部特性 掌握微機中存儲系統(tǒng)的結構掌握微機中存儲系統(tǒng)的結構 學會利用現有的存儲器芯片構成所學會利用現有的存儲器芯片構成所需內存系統(tǒng)。需內存系統(tǒng)。6.1 存儲器概述存儲器概述 存儲器是計算機系統(tǒng)中具有存儲器是計算機系統(tǒng)中具有記憶功能記憶功能的部件，它是由大量的的部件，它是由大量的記憶單元記憶單元(或稱基本或稱基本的存儲電路的存儲電路)組成的組成的, 用來存放用二進制數用來存放用二進制數表示的程序和數據。表示的程序和數據。記憶單

2、元是一種能表示二進制記憶單元是一種能表示二進制“ “ 0 ”0 ”和和“1”1”的狀態(tài)并具有記憶功能的的狀態(tài)并具有記憶功能的物理器件物理器件，如，如電容、雙穩(wěn)態(tài)電路等。一個記憶單元能夠存儲電容、雙穩(wěn)態(tài)電路等。一個記憶單元能夠存儲二進制的一位。由若干記憶單元組成一個存儲二進制的一位。由若干記憶單元組成一個存儲單元、一個存儲單元能存儲一個單元、一個存儲單元能存儲一個字字，字有，字有4 4位位、8 8位、位、1616位等稱之為字長，字長為位等稱之為字長，字長為8 8時，稱一時，稱一個個字節(jié)字節(jié)。速度快速度快容量小容量小速度慢速度慢容量大容量大寄存器寄存器內部內部cache外部外部cache主存儲器主

3、存儲器輔助存儲器輔助存儲器大容量輔助存儲器大容量輔助存儲器cpu存儲器操作：存儲器操作： 讀操作，非破壞性。讀操作，非破壞性。 寫操作，破壞性。寫操作，破壞性。存儲器的職能：存儲器的職能： 信息交換中心。信息交換中心。 數據倉庫。數據倉庫。一、存儲器分類一、存儲器分類1. 1. 內存儲器內存儲器( (內存或主存內存或主存) ) 功能功能：存儲當前運行所需的程序和數據。：存儲當前運行所需的程序和數據。 特點特點：cpu可以直接訪問并與其交換信可以直接訪問并與其交換信 息，容量小，存取速度快。息，容量小，存取速度快。2. 2. 外存儲器外存儲器( ( 外存外存) ) 功能功能：存儲當前不參加運行的

4、程序和數據。：存儲當前不參加運行的程序和數據。 特點特點：cpu不能直接訪問，配備專門設不能直接訪問，配備專門設備才能進行交換信息，容量大，備才能進行交換信息，容量大，存取速度慢。存取速度慢。目前，存儲器使用的存儲介質有半導體器件目前，存儲器使用的存儲介質有半導體器件，磁性材料，光盤等。一般把半導體存儲器芯片，磁性材料，光盤等。一般把半導體存儲器芯片作為內存。由于半導體存儲器具有存取速度快、作為內存。由于半導體存儲器具有存取速度快、集成度高、體積小、功耗低、應用方便等優(yōu)點，集成度高、體積小、功耗低、應用方便等優(yōu)點，在此我們只討論在此我們只討論半導體存儲器半導體存儲器。半導體存儲器靜態(tài)隨機sra

5、m動態(tài)隨機dram一次性編程prom可擦除eprom紫外光擦除ureprom電擦除eeprom讀寫存儲器ram只讀存儲器rom雙極型mos掩膜rom可編程rom 圖6.2 半導體存儲器分類二、半導體存儲器的組成二、半導體存儲器的組成 半導體存儲器由地址寄存器，譯碼電路、存儲體、半導體存儲器由地址寄存器，譯碼電路、存儲體、讀讀/寫控制電路、數據寄存器、控制邏輯等寫控制電路、數據寄存器、控制邏輯等6個部分組成。個部分組成。abdb 啟動片選讀/寫圖圖6.3 6.3 存儲器的基本組成存儲器的基本組成 (1) 單譯碼方式單譯碼方式 ap-1ap-2a1a0n 取 1 譯 碼 器基本存儲電路p個輸入m位

6、位位位線線d0d1dm1n根字線根字線n=2p 個地址個地址w0w1 選中的字線輸出m位wn-1輸出緩沖放大器 圖4.4 單譯碼尋址示意圖(2) 雙譯碼方式雙譯碼方式a0a1a2a3a4x0x31.w0,0w31,0w0,31w31,31y0y31基本存儲電路r/w控制y(列)地址譯碼及i/o控制數據輸入數據輸出a5a6a7a8a9 x(行)地址譯碼器 圖4.5 雙譯碼結構示意圖 三、半導體存儲器芯片的主要技術指標三、半導體存儲器芯片的主要技術指標1. 1. 存儲容量（存放二進制信息的總位數）存儲容量（存放二進制信息的總位數）存儲容量存儲容量=存儲單元個數存儲單元個數每個存儲單元的位數每個存儲

7、單元的位數常用單位：常用單位：mb、gb、tb其中：其中：1kb=210b 1m=210kb=220b 1gb=210mb=230b 1tb=210gb=240b2. 2. 存取時間存取時間存取時間存取時間又稱存儲器訪問時間。指啟又稱存儲器訪問時間。指啟動一次存儲器操作到完成該操作所需的時動一次存儲器操作到完成該操作所需的時間間 ta。3. 3. 存取周期存取周期存取周期存取周期是連續(xù)啟動兩次獨立的存儲是連續(xù)啟動兩次獨立的存儲器操作所需的最小的時間間隔器操作所需的最小的時間間隔tc，一般，一般tcta 。4. 4. 可靠性可靠性可靠性指存儲器對電磁場及溫度等變可靠性指存儲器對電磁場及溫度等變化

8、的抗干擾能力?；目垢蓴_能力。5. 5. 其他指標其他指標體積、重量、功耗體積、重量、功耗(包括維持功耗和包括維持功耗和操作功耗操作功耗)。6.2隨機存取存儲器隨機存取存儲器ram一、靜態(tài)隨機存儲器一、靜態(tài)隨機存儲器sram圖4.6為6個mos管組成的雙穩(wěn)態(tài)電路。 圖6.6 六管靜態(tài)ram基本存儲電路y地址譯碼地址譯碼vccv7 i / ov8 i / ov3v4v5v2v6a v1b didix地址譯碼地址譯碼圖中圖中v v1 1v v2 2是工是工作管，作管，v v3 3v v4 4是是負載管，負載管，v v5 5v v6 6是 控 制 管 ，是 控 制 管 ，v v7 7v v8 8也是

9、控制也是控制管，它們?yōu)橥埽鼈優(yōu)橥涣芯€上的存一列線上的存儲單元共用。儲單元共用。特點：特點：(1) 不需要刷新，簡化外圍電路。不需要刷新，簡化外圍電路。 (2) 內部管子較多，功耗大，集成度低。內部管子較多，功耗大，集成度低。 典型的靜態(tài)典型的靜態(tài)ram芯片芯片 不同的靜態(tài)不同的靜態(tài)ram的內部結構基本相同，只是在不同容量的內部結構基本相同，只是在不同容量時其存儲體的矩陣排列結構不同。典型的靜態(tài)時其存儲體的矩陣排列結構不同。典型的靜態(tài)ram芯片如芯片如intel 6116（2k8位），位），6264（8k8位），位），62128（16k8位）和位）和62256（32k8位）等。位）等。 圖

10、圖4.8為為sram 6264芯片的引腳圖，其容量為芯片的引腳圖，其容量為8k8位，位，即共有即共有8k（213）個單元，每單元）個單元，每單元8位。因此，共需地址線位。因此，共需地址線13條，即條，即a12a0；數據線；數據線8條即條即i/o8i/o1、we、oe、ce1、ce2的共同作用決定了的共同作用決定了sram 6264的操作方式，如表的操作方式，如表4.1所示。所示。 123456789101112131428272625242322212019181716156264 nc a4 a5 a6 a7 a8 a9 a10 a11 a12i/o1i/o2i/o3gndvccwece2a

11、3a2a1oea0ce1i/o8i/o7i/o6i/o5i/o4表表6.1 6264的操作方式的操作方式i/o1 i/o8in寫寫0100in寫寫1100out讀讀0101高阻高阻輸出禁止輸出禁止1101高阻高阻未選中未選中0高阻高阻未選中未選中1i/o1 i/o8方式方式we ce1ce2oe圖6.8 sram 6264引腳圖dram的基本存儲電路的基本存儲電路(存儲單元存儲單元)有單有單管和四管等結構，這里僅介紹單管存儲單元管和四管等結構，這里僅介紹單管存儲單元的結構及存儲原理。的結構及存儲原理。二、動態(tài)隨機存儲器二、動態(tài)隨機存儲器dram刷新放大器刷新放大器數據i/o線t1cs行選擇信號

12、行選擇信號圖6.9 單管dram基本存儲元電路t2列選擇列選擇 信號信號圖圖4.9為單管動態(tài)為單管動態(tài)ram的基本存儲電路，由的基本存儲電路，由mos晶體管和一個電容晶體管和一個電容cs組成。組成。 特點：特點：(1) 每次讀出后，內容被破壞，要采取恢復每次讀出后，內容被破壞，要采取恢復措施，即需要刷新，外圍電路復雜。措施，即需要刷新，外圍電路復雜。(2) 集成度高，功耗低。集成度高，功耗低。 典型的動態(tài)典型的動態(tài)ram芯片芯片 一種典型的一種典型的dram如如intel 2164。2164是是64k1位的位的dram芯片，片內含有芯片，片內含有64k個存儲單元，所以，需要個存儲單元，所以，需

13、要16位位地址線尋址。為了減少地址線引腳數目，采用行和列兩地址線尋址。為了減少地址線引腳數目，采用行和列兩部分地址線各部分地址線各8條，內部設有行、列地址鎖存器。利用外條，內部設有行、列地址鎖存器。利用外接多路開關，先由行選通信號接多路開關，先由行選通信號ras選通選通8位行地址并鎖存。位行地址并鎖存。隨后由列選通信號隨后由列選通信號cas選通選通8位列地址并鎖存，位列地址并鎖存，16位地址位地址可選中可選中64k存儲單元中的任何一個單元。存儲單元中的任何一個單元。 圖6.10(a) intel 2164 dram芯片引腳圖gnddina7a5a4a3a6doutvcca0a1a2nc2164

14、1 168 9werascasa0a7：地址輸入：地址輸入cas：列地址選通：列地址選通ras：行地址選通：行地址選通we：寫允許：寫允許din：數據輸入：數據輸入dout： 數據輸出數據輸出vcc：電源：電源gnd：地：地 圖4.10(b) intel 2164 dram內部結構框圖doutwedincasrasa7a1a08位地址鎖存器128128矩陣128個讀出放大器1/2列譯碼128個讀出放大器128128矩陣128128矩陣128個讀出放大器1/2列譯碼128個讀出放大器128128矩陣4選1i/o門控輸出緩沖器行時鐘緩沖器列時鐘緩沖器寫允許時鐘緩沖器數據輸入緩沖器包含：包含：(1)

15、 存儲體存儲體外圍電路外圍電路 a. 地址譯碼器地址譯碼器 b. 讀讀/寫控制及寫控制及i/o電路電路(2) c. 片選控制片選控制cs二、二、ram的組成的組成4.3 只讀存儲器只讀存儲器( (rom) )輸出電路y 譯碼存儲矩陣x譯碼控制邏輯地址碼 d7 d0它包含有它包含有 (1) 地址譯碼器地址譯碼器 (2) 存儲矩陣存儲矩陣 (3) 控制邏輯控制邏輯 (4) 輸出電路輸出電路 圖6.11 rom組成框圖一、掩膜一、掩膜rom特點：特點：(1) 器件制造廠在制造時編制程序器件制造廠在制造時編制程序,用戶用戶不能修改。不能修改。(2) 用于產品批量生產。用于產品批量生產。(3) 可由二極

16、管和三極管電路組成?？捎啥O管和三極管電路組成。1.1.字譯碼結構字譯碼結構 圖4.12為二極管構成的44位的存儲矩陣，地址譯碼采用單譯碼方式，它通過對所選定的某字線置成低電平來選擇讀取的字。位于矩陣交叉點并與位線和被選字線相連的二極管導通，使該位線上輸出電位為低電平，結果輸出為“0”，否則為“1”。 r r r rvcc1234字線位4 位3 位2 位1輸出數據位圖6.12 二極管rom二極管二極管rom陣列陣列4 3 2 1位位字字12340000001101011010用用mos三極三極管取代二極管便構成了管取代二極管便構成了mos rom陣列陣列字線1字線2 字線3字線4字地址譯碼器v

17、ddd4 d3 d2 d1a1a000011011位線1位線2位線3位線44 3 2 1位位字字12340010110111100100d4 d3 d2 d1圖6.13 mos管rom陣列 2.2.復合譯碼結構復合譯碼結構 如圖如圖4.14是一個是一個10241位的位的mos rom電路。電路。10條地址信號線分成兩組，分條地址信號線分成兩組，分別經過別經過x和和y譯碼，各產生譯碼，各產生32條選擇線。條選擇線。x譯碼輸出選中某一行，但這一行中，哪一譯碼輸出選中某一行，但這一行中，哪一個能輸出與個能輸出與i/o電路相連，還取決于電路相連，還取決于y譯碼譯碼輸出，故每次只選中一個單元。輸出，故每

18、次只選中一個單元。 a5 a6 a7 a8 a9a0a1a2a3a4vcc圖6.14 復合譯碼的mos rom電路3.3.雙極型雙極型rom電路電路 雙極型雙極型rom的速度比的速度比mos rom快，快，它的取數時間約為幾十它的取數時間約為幾十ns，可用于速度要，可用于速度要求較高的微機系統(tǒng)中。圖求較高的微機系統(tǒng)中。圖4.15是一種雙極是一種雙極型型rom的結構圖，容量為的結構圖，容量為2564位。位。 a0a1a2a3a4a5a6a7圖6.15 一種雙極型rom的結構圖二、可編程二、可編程rom (prom)圖6.16 熔絲式prom的基本存儲結構特點：特點：(1) 出廠時里面沒有信息。出

19、廠時里面沒有信息。(2) 用戶根據自己需要對其進行設置用戶根據自己需要對其進行設置(編程編程)。(3) 只能使用一次，一旦進行了編程不能擦只能使用一次，一旦進行了編程不能擦除片內信息。除片內信息。 三、可擦除、可編程三、可擦除、可編程rom（eprom）ppsd sio2 sio2+n基底源極漏極多晶硅浮置柵字選線浮置柵場效應管位線(a) eprom的基本存儲結構(b) 浮置柵雪崩注入型場效應管結構特點：特點：(1) 可以多次修改擦除?？梢远啻涡薷牟脸?。(2) eprom通過紫外線光源擦除通過紫外線光源擦除(編程后，編程后，窗口應貼上不透光膠紙窗口應貼上不透光膠紙)。(3) e2prom電可擦

20、除。電可擦除。 典型的典型的eprom芯片芯片 常用的典型常用的典型eprom芯 片 有 ：芯 片 有 ： 2716（2k8）、）、2732（4k8）、）、2764（8k8）、）、27128（16k8）、）、27256（32k8）、）、27512（64k8）等。）等。 intel-2764芯片是一塊芯片是一塊8k8bit的的eprom芯片，如圖所示：芯片，如圖所示：允許輸出和片選邏輯cea0a12y譯碼x譯碼輸出緩沖y門8k8位存儲矩陣oe數據輸出. 2764結構框圖vccpgmnca8a9a11oea10ced7d6d5d4d312345678910111213142827262524232

21、2212019181716152764vpp a12 a7 a6 a5 a4 a3 a2 a1 a0d0d1d2gnd封裝及引腳封裝及引腳2764封裝圖 a0a12 地址輸入，213=8192=8k d0d7 雙向數據線 vpp 編程電壓輸入端 oe 輸出允許信號 ce 片選信號 pgm 編程脈沖輸入端，讀數據 時，pgm=1操作方式操作方式讀讀輸出禁止輸出禁止備用備用(功率下降功率下降)編程禁止編程禁止編程編程intel 編程編程校驗校驗intel 標識符標識符ceoepgma9vppvcc輸出輸出llhhlllllhxxhhllhhxxllhhxxxxxxxhvccvccvccvccvcc

22、vccvccvccvccvccvccvppvppvppvppvccdout高阻高阻高阻高阻高阻高阻dindindout編碼編碼2764操作方式操作方式2764中第中第26腳為腳為nc，若改為，若改為a13，則為，則為27128芯片封裝圖，芯片封裝圖，27128是一塊是一塊16k8bit的的eprom芯片，其操作與芯片，其操作與2764相同。相同。注意注意: :四、電可擦除可編程四、電可擦除可編程rom（eeprom） +vg+vd五、五、flash存儲器存儲器 特點：特點：固有的非易失性固有的非易失性 它不同于靜態(tài)它不同于靜態(tài)ram，不需要備用電池來確保，不需要備用電池來確保數據存留，也不需要

23、磁盤作為動態(tài)數據存留，也不需要磁盤作為動態(tài)ram的后備存的后備存儲器。儲器。 (2) 經濟的高密度經濟的高密度 intel的的1m位閃速存儲器的成本按每位計要比位閃速存儲器的成本按每位計要比靜態(tài)靜態(tài)ram低一半以上。閃速存儲器的成本僅比容低一半以上。閃速存儲器的成本僅比容量相同的動態(tài)量相同的動態(tài)ram稍高，但卻節(jié)省了輔助存儲器稍高，但卻節(jié)省了輔助存儲器（磁盤）的額外費用和空間。（磁盤）的額外費用和空間。 特點：特點：(3) 可直接執(zhí)行可直接執(zhí)行 由于省去了從磁盤到由于省去了從磁盤到ram的加載步驟，查詢或的加載步驟，查詢或等待時間僅決定于閃速存儲器，用戶可充分享受程等待時間僅決定于閃速存儲器，

24、用戶可充分享受程序和文件的高速存取以及系統(tǒng)的迅速啟動。序和文件的高速存取以及系統(tǒng)的迅速啟動。 (4) 固態(tài)性能固態(tài)性能 閃速存儲器是一種低功耗、高密度且沒有移動閃速存儲器是一種低功耗、高密度且沒有移動部分的半導體技術。便攜式計算機不再需要消耗電部分的半導體技術。便攜式計算機不再需要消耗電池以維持磁盤驅動器運行，或由于磁盤組件而額外池以維持磁盤驅動器運行，或由于磁盤組件而額外增加體積和重量。用戶不必再擔心工作條件變壞時增加體積和重量。用戶不必再擔心工作條件變壞時磁盤會發(fā)生故障。磁盤會發(fā)生故障。 6.4 6.4 存儲器與存儲器與cpu的接口技術的接口技術數據總線控制總線cpu地址總線 存 儲 器圖

25、圖6.19 cpu與存儲器連接示意圖與存儲器連接示意圖一、存儲器與一、存儲器與cpu的連接的連接1. 1. cpu總線的負載能力?？偩€的負載能力。 (1) 直流負載能力 一個ttl電平(2) 電容負載能力 100pf由于存儲器芯片是mos器件，直流負載很小，它的輸入電容為510pf。所以a. a. 小系統(tǒng)中，小系統(tǒng)中，cpu與存儲器可直連，與存儲器可直連，b. b. 大系統(tǒng)常加驅動器大系統(tǒng)常加驅動器, , 在在8086系統(tǒng)中系統(tǒng)中, ,常用常用8226、 8227總線收發(fā)器實現驅動?？偩€收發(fā)器實現驅動。2. cpu的時序和存儲器芯片存取速度的配合的時序和存儲器芯片存取速度的配合選擇存儲器芯片要

26、盡可能滿足cpu取指令和讀寫存儲器的時序要求。一般選高速存儲器，避免需要在cpu有關時序中插入tw，降低cpu速度，增加wait信號產生電路。3. 3. 存儲器的地址分配和選片問題。存儲器的地址分配和選片問題。(1) 確定整機存儲容量。(2) 整機存儲容量在整個存儲空間的位置。(3) 選用存儲器芯片的類型和數量。(4) 劃分ram、rom區(qū)，地址分配，畫出 地址分配圖。一般指存儲器的一般指存儲器的we、oe、cs等等與與cpu的的rd、wr等相連，不同的存儲等相連，不同的存儲器和器和cpu連接時其使用的控制信號也不連接時其使用的控制信號也不完全相同。完全相同。4. 4. 控制信號的連接控制信號

27、的連接 單片的存儲器芯片的容量是有限的，整單片的存儲器芯片的容量是有限的，整機的存儲器由若干芯片組成，應考慮到：機的存儲器由若干芯片組成，應考慮到：1. . 地址的分配。地址的分配。 2. . 存儲器芯片的選擇存儲器芯片的選擇( (片選片選) )cpu對存儲器操作時，先進行片選，再從選中芯片中根據地址譯碼選擇存儲單元進行數據的存取。存儲器空間的劃分和地址編碼是靠地址線來存儲器空間的劃分和地址編碼是靠地址線來實現的實現的。對于多片存儲器芯片構成的存儲器其地對于多片存儲器芯片構成的存儲器其地址編碼的原則是：址編碼的原則是：一般情況下，cpu能提供的地址線根數大于存儲器芯片地址線根數，對于多片626

28、4與8086相連的存儲器，a0a12作為片內選址，a13a19作為選擇不同的6264。1. 1. 低位片內選址低位片內選址2. 2. 高位選擇芯片高位選擇芯片( (片選片選) )1. 1. 線選法：線選法： cpu中用于“選片選片”的高位地址線(即存儲器芯片未用完地址線)若一根連接一組芯片的片選端，該根線經反相后，連接另一組芯片的片選端，這樣一條線可選中兩組芯片，這種方法稱之為線選法線選法。片選信號產生的方法片選信號產生的方法 a12a02764（甲）2764（乙）a14a13cece圖6.20 線選法 全譯碼法中，對剩余的全部高位地址全譯碼法中，對剩余的全部高位地址線進行譯碼稱為線進行譯碼稱

29、為全譯碼法。全譯碼法。a. 譯碼電路復雜。b. 每組的地址區(qū)間是確定的、唯一的。特點：特點：2.2.全譯碼法：全譯碼法： 圖4.21為全譯碼的2個例子。前一例采用門電路譯碼，后例采用38譯碼器譯碼。38譯碼器有3個控制端：g1，g2a，g2b，只有當g1=1，g2a=0，g2b=0，同時滿足時，譯碼輸出才有效。究竟輸出(y0y7)中是哪個有效，則由選擇輸入c、b及a三端狀態(tài)決定。cba=000時，y0有效，cba=001時，y1有效，依此類推。單片2764（8k8位，eprom）在高位地址a19a13=0001110時被選中。圖圖6.21 6.21 全譯碼法全譯碼法g2ag1g2by674ls

30、138a16a. 譯碼電路較復雜。b. 每組的地址區(qū)間不唯一，有地址重疊。 在譯碼法中，只對剩余的高位地址線在譯碼法中，只對剩余的高位地址線的某幾根進行譯碼，稱為的某幾根進行譯碼，稱為部分譯碼法部分譯碼法。特點：特點：3.3.部分譯碼法部分譯碼法 ( (局部譯碼法局部譯碼法) )： 圖圖4. 22所示的電路，采用部分譯碼對所示的電路，采用部分譯碼對4個個2732芯片（芯片（4k8位，位，eprom）進行尋址。譯碼時，未使用高位地址線）進行尋址。譯碼時，未使用高位地址線a19、a18和和a15。所以，所以，每個芯片將同時具有每個芯片將同時具有23=8個可用且不同的地址范圍（即重疊個可用且不同的地

31、址范圍（即重疊區(qū)）。區(qū)）。 芯片芯片 a19 a15 a14a12 a11 a0 一個可用地址范圍一個可用地址范圍 1 00 000 全全0全全1 0000000fffh 2 00 001 全全0全全1 0100001fffh 3 00 010 全全0全全1 0200002fffh 4 00 011 全全0全全1 0300003fffh2732(1)2732(4)2732(2)2732(3)cecececey0y1y2y3g1g2ag2bcbam/ioa16a17a14a13a12a11a01. 8086存儲器組織存儲器組織存儲器中，任何兩相鄰的字節(jié)被定義為一個字，構成字的兩個字節(jié)都有各自的字

32、節(jié)地址。(1) 字的地址：字的地址：字的高字節(jié)放高地址字的高字節(jié)放高地址，低字節(jié)放低低字節(jié)放低 地址地址，低字節(jié)的地址作為字的地址低字節(jié)的地址作為字的地址(2) 字的存放方式字的存放方式： a. 非規(guī)則存放非規(guī)則存放: 若一個字從奇數地址開始存放 b. 規(guī)則存放規(guī)則存放: 若一個字從偶數地址開始存放 (3) 字的存放原則字的存放原則：規(guī)則存放規(guī)則存放二、簡單的二、簡單的8086存儲器子系統(tǒng)的設計存儲器子系統(tǒng)的設計圖6.23 字的規(guī)則存放和非規(guī)則存放字的規(guī)則存放字的規(guī)則存放字的非規(guī)則存放字的非規(guī)則存放存儲器存儲器地址地址 00200h00201h00202h00203h00204h00205h0

33、0206h34h12h字節(jié)變量78h56h字節(jié)變量為了實現規(guī)則存放，將為了實現規(guī)則存放，將8086的的1mb存儲存儲空間分成兩個空間分成兩個512kb的存儲體，具體為：的存儲體，具體為：(1) 偶數存儲體與偶數存儲體與8086的的d0d7相連。相連。(2) 奇數存儲體與奇數存儲體與8086中中d8d15相連。相連。(3) a1a19用來同時訪問兩個存儲體的字節(jié)用來同時訪問兩個存儲體的字節(jié)單元。單元。(4) a0和和bhe( (高高8位數據總線允許位數據總線允許) )信號用信號用來選擇存儲體。來選擇存儲體。圖6.24 存儲體與總線的連接dbd15d8d7d0奇存儲體a0abbhea19 a1偶存儲體csa19a1d7d0csa19a1d7d08086cpu訪問(讀或寫)存儲器由信號bhe和a0組合形成，見表4.2。 表表6.2 bhe和和a0組合的對應操作組合的對應操作00從偶地址讀從偶地址讀/寫一