電路設(shè)計(jì)中毛刺問題的研究畢業(yè)答辯PPT課件

1、FPGAFPGA簡(jiǎn)介FPGAFPGA電路中毛刺的產(chǎn)生具體實(shí)例毛刺的消除方法第1頁/共12頁FGPAFGPA簡(jiǎn)介簡(jiǎn)介 FPGAFPGA是英文Field Programmable Gate ArrayField Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PALPAL、GALGAL、EPLDEPLD等可編程器件的基礎(chǔ)上更進(jìn)一步的發(fā)展產(chǎn)物。里邊包括可配置邏輯模塊CLBCLB（Configurable Configurable Logic BlockLogic Block）、輸出輸入模塊IOBIOB（Input Output BlockInput Output Bl

2、ock）和里邊連線（InterconnectInterconnect）三個(gè)部分。 其特點(diǎn)主要有：1 1）采用FPGAFPGA設(shè)計(jì)ASICASIC電路，用戶不需投片生產(chǎn)，就能得到合適的芯片。2 2）FPGAFPGA也可做其它全定制或半定制ASICASIC電路的中的試樣片。 3 3）FPGAFPGA內(nèi)部有豐富的觸發(fā)器和I IO O引腳。4 4）FPGAFPGA是ASICASIC電路中設(shè)計(jì)周期最短、研發(fā)費(fèi)用最低并且風(fēng)險(xiǎn)最小的器件之一。5)FPGA5)FPGA采用高速CHMOSCHMOS工藝，功耗低，可與CMOSCMOS、TTLTTL等電平兼容。 第2頁/共12頁FPGAFPGA電路中毛刺的產(chǎn)生 原理

3、圖 波形圖第3頁/共12頁毛刺的消除方法 冗余項(xiàng)法 采樣法 吸收法 延遲法 狀態(tài)機(jī)控制法 硬件描述語言法 第4頁/共12頁實(shí)例1 1 4 4位乘法器的仿真結(jié)果第5頁/共12頁輸出加D D觸發(fā)器后仿真結(jié)果 實(shí)例1 1第6頁/共12頁在有限狀態(tài)機(jī)的基礎(chǔ)上采用時(shí)鐘同步信號(hào) 實(shí)例2 2改進(jìn)前波形圖：第7頁/共12頁在有限狀態(tài)機(jī)的基礎(chǔ)上采用時(shí)鐘同步信號(hào) 實(shí)例2 2改進(jìn)后波形圖：第8頁/共12頁直接把狀態(tài)機(jī)的狀態(tài)碼作為輸出信號(hào) 實(shí)例3 3第9頁/共12頁 本本論論文是在海燕老文是在海燕老師師的悉心指的悉心指導(dǎo)導(dǎo)下完成的，下完成的，在在這這里我向我的指里我向我的指導(dǎo)導(dǎo)老老師師表示深深的表示深深的謝謝意，意，并并向向各位老各位老師師不不辭辭辛苦辛苦參參加我的加我的論論文答文答辯辯致以致以誠摯誠摯的的謝謝意和崇高的