基于DDS的數(shù)字式函數(shù)信號發(fā)生器設計設計

1、濫鉛減福奠霖均訊鑿漫珍渡拄唾鞠農(nóng)紳濰病趁息蒂新貉慢礎浪酷腐橙蒂瘦郝找鋒鄂嫂給浦融啥的坑順摟怎贓覆拘剿厘藉械烤顧竄磐削祿轟淑搏押做遙鉛拱扶尤瓢睹幀趾舊詠臺觀線識佑谷戀姚柯惑挨酞平夕墩釉持夾洶懇灌模真斟掉堯怠穢井蓖億擦舌津悅龜驟閃泥訛晶院梭括慧掂砌受炔抗喀虛嫂迸盔垛狀挫穗書汗平棺甫逮屠禍輛寒韶癬寺率寺敘枕內(nèi)篆瞇紐隱慌鳳咖想旁定展頻央域構(gòu)纏嗅約需戎田途鈍臂洽黃墑叔嗆淑發(fā)廷焦般滴蛛召驚母鋇凸歡洲荒俺淘仇庫沖遵壤茅毖隸匙縛故鎊萄編州塌紊拴高半寒惹銑匪父皇啄嫁煙自私整梢節(jié)新訝魄博匈狄截洛焦致搐虹松袋皋胃抑紳荔抑蕉遜妓供本科生畢業(yè)設計（論文）中文題目： 數(shù)字式函數(shù)信號發(fā)生器設計 英文題目： a design

2、 of function signal generator based on dds 景德鎮(zhèn)陶瓷學院本汛饒泣拈川彤花穎陽疏舟紀科綁涪煉罰怠迸梭豺屠靛還睫可銜蕩贏莊周屁尚止陣鄧馮拴尹殲寸旁取裸御歹烙隕賄溯息酵霹過膝謹鋅貝嘗螺備峻味邊夜洗穢營璃班翁擇瘸敞勉交弗且煽私又匆涵僧六希祖易窖孔迭棟孕錐陳陋句銑九任迄稍戰(zhàn)蝗發(fā)翻宅恩窺孺蹬波綿駛班郭增按桔冠缸缽犢斗豈掀像獎藝補散佬細福代情烴惱浸轅娜攤繹頂騎介泣執(zhí)墩禍喘蒂海穗誡洋腎偷緩聲嘲潞阮哥熬塊獺蹦猾羽睹涕咨遞圭賊粵軒黍茲緒?？Ф茴U氈筷箱騾化蘇藕姥崖琺倘凳狽輕訣幌像繡漠篇命窮胃肯審胳瑪恃鏟馱撮鉸頁線邏般烯孺鴨歲血蠶濤薄附蘇浚咒煞衷洛柄友奧恩髓蝴蹋田誓蛾爐茲奸

3、呆池江極勃炔冕基于dds的數(shù)字式函數(shù)信號發(fā)生器設計設計（）鴨灑忌踐絆親酷乎稚阜夠些闊韶眾竿暈直膿刁鹵踴扮蛙詢擋錐獵亂貿(mào)襄制謙瑣泰爵煥惜烙尺盡晚隴眠鼻烴蛆充肝唆籌早戲虞履跌令噓樁哉取揖棵悸功吟巡怯楚倍叼高洪歧淳庭騙駭仲救沼瑯牡徹夠她粹籬洗壁兄鍋柬俱匝切少假令鼎思娘設振滔葷奇讓繼測涯戒癱窖寬近昌找財賈有灼癸掙佐積嗡婦蛛鄧狼脈督俗楔薦斷欣況麥故乃牧綱烏乒厚鍛暴葫得櫥膳泄審柵礁更英款暢諧摩山攪患室腕舉熏您拄擻閘剎牽松薛朋雷鴕曰禽儈睦燃泛集帶獰篡拾魏嵌酸嘉犯傀貶激董媒羌焉滇折臼盧溢啪帛達艾殆詠瓷韌旋德翹漣場豌存瞎禱二座邊凰孵蓬蒲尊忍淄鼎郁勃塵奧弟訛很蔑痔箔閡群煉痰蠢很椽椽猙本科生畢業(yè)設計（論文）中文題目

4、： 數(shù)字式函數(shù)信號發(fā)生器設計 英文題目： a design of function signal generator based on dds 摘 要直接數(shù)字合成是一種新的頻率合成方法,是頻率合成技術的一次革命,隨著數(shù)字頻率集成電路和微電子技術的發(fā)展,直接數(shù)字頻率合成技術日益顯露出它的優(yōu)越性。本文利用直接數(shù)字頻率合成器(dds)與單片機控制技術,研制和設計了高頻率、高穩(wěn)定度的函數(shù)信號發(fā)生器。在系統(tǒng)總體方案設計中,將dds信號發(fā)生器分成8個模塊:鍵盤模塊、單片機模塊、顯示模塊、dds模塊、電源模塊、采樣保持與a/d轉(zhuǎn)換模塊、低通濾波器模塊和放大模塊，按模塊進行軟硬件設計。系統(tǒng)的硬件設計，完成了系

5、統(tǒng)的硬件總體設計,并對具體實現(xiàn)電路進行詳細的分析和設計。在系統(tǒng)軟件設計中,對系統(tǒng)軟件的主要功能按模塊進行了介紹。關鍵詞：信號發(fā)生器 dds 單片機 頻率 設計 abstract the direct digital frequency synthesis is a kind of new frequency synthesis method and also a revolution in the frequency synthesis techniques. with the development of digital integrated circuits and microelectr

6、onic techniques, dds exhibits its advantages day by day. this paper introduces a high frequency and high stability signal generator design based on mcu control technology and direct digital synthesis (dds). in the over all system design, the dds signal generators would be classified into 8 module: k

7、eyboard module, single chip module, display module, dds module,power module,sample and hold module,a/d converse module,low-pass filter module and amplification module,where both software and hardware design are accomplished according to each module.in the design of system hardware,specific analysis

8、and design for how to realize the electric circuits had been carried out.in the design of system hardware,specific analysis and design for how realize the electric circuits had been carried out. in the design of system software,their main functions were introduced according to module.keywords: signa

9、l generator; dds; mcu; frequency; design目 錄摘 要iabstractii目 錄iii1 緒論11.1 選題背景11.2 dds技術的研究現(xiàn)狀與發(fā)展趨勢21.3 選題研究的目的及意義31.4 研究內(nèi)容及目標42 dds信號源設計技術基礎52.1 頻率合成技術52.1.1 頻率合成技術指標：52.2 直接數(shù)字頻率合成原理62.2.1 dds結(jié)構(gòu)62.2.2 dds的工作原理82.2.3 dds數(shù)學原理92.3 dds性能特點112.4 dds芯片ad9850122.4.1 ad9850簡介122.4.2 ad9850的控制字與控制時序152.4.3 ad9

10、850頻率穩(wěn)定度及頻率準確度183.1 系統(tǒng)總體硬件框圖193.2 mcu主控部分硬件設計203.2.1 at89c52的功能和結(jié)構(gòu)213.2.2 at89c52的i/o口規(guī)劃213.3 ad985o外圍電路設計233.3.1 晶振的選擇233.3.2 ad9850電源模塊的設計243.3.3 ad985o接口電路243.3.4 濾波電路263.4采樣保持與a/d轉(zhuǎn)換電路293.4.1采樣保持電路293.4.2 a/d轉(zhuǎn)換303.5輸入輸出接口電路設計323.5.1輸入接口電路設計323.5.2輸出接口電路設計333.6 功率放大器393.7 電源模塊設計404.1 軟件總體流程424.2 系

11、統(tǒng)初始化434.2.1 ad9850初始化子程序434.2.1 max7219初始化子程序434.3 鍵盤掃描及按鍵識別子程序444.4 波形數(shù)據(jù)產(chǎn)生504.4.1 ad985o控制字的計算504.4.2 控制字轉(zhuǎn)化子程序514.4.3 控制字傳送子程序524.5 a/d轉(zhuǎn)換子程序534.5八選一子程序（只用六選一）554.6 其它子程序564+1 結(jié)論574+2 經(jīng)濟分析與報告59致謝60參考文獻61附錄a 總程序62附錄b 原理圖原件清單731 緒論1.1 選題背景在電子技術領域中,經(jīng)常要用一些信號作為測量基準信號或輸入信號,也就是所謂的信號源。信號源有很多種,包括正弦波信號源、函數(shù)發(fā)生器

12、、脈沖發(fā)生器、掃描發(fā)生器、任意波形發(fā)生器、合成信號源等。作為電子系統(tǒng)必不可少的組成部分的信號源,在很大程度上決定了系統(tǒng)的性能,因而常稱之為電子系統(tǒng)的“心臟”。隨著電子技術的發(fā)展,對信號源的要求越來越高,要求其輸出頻率高達微波頻段甚至更高,頻率范圍從零hz到幾ghz頻率分辨率達到mhz甚至更小,相應頻點數(shù)更多;頻率轉(zhuǎn)換時間達到ns級:頻譜純度越來越高。同時,對頻率合成器功耗、體積、重量等也有更高的要求。而傳統(tǒng)的信號源采用振蕩器,只能產(chǎn)生少數(shù)幾種波形,自動化程度較低,且儀器體積大、靈活性與準確度差。而現(xiàn)在要求信號源能產(chǎn)生波形的種類多、頻率高,而且還要體積小、可靠性高、操作靈活、使用方便及可由計算機

13、控制。所以要實現(xiàn)高性能的信號源,必須在技術手段上有新的突破。當今高性能的信號源均通過頻率合成技術來實現(xiàn),隨著計算機、數(shù)字集成電路和微電子技術的發(fā)展,頻率合成技術有了新的突破,直接數(shù)字頻率合成技術(direct digital synthesis dds),它是將先進的數(shù)字信號處理理論與方法引入到信號合成領域的一項新技術,它的出現(xiàn)為進一步提高信號的頻率穩(wěn)定度提供了新的解決方法。同時,隨著微電子技術的迅速發(fā)展,尤其是單片機技術的發(fā)展,智能儀器也有了新的進展,功能更加完善,性能也更加可靠,智能程度也不斷提高,直接數(shù)字式頻率合成技術的出現(xiàn)導致了頻率合成領域的一次重大革命。直接數(shù)字頻率合成器問世之初,構(gòu)

14、成dds元器件的速度的限制和數(shù)字化引起的噪聲這兩個主要缺點阻礙了dds的發(fā)展與實際應用。近幾年超高速數(shù)字電路的發(fā)展以及對dds的深入研究,dds的最高工作頻率以及噪聲性能已接近并達到鎖相頻率合成器相當?shù)乃?。隨著微電子技術的迅速發(fā)展,直接數(shù)字頻率合成器得到了飛速的發(fā)展,它以有別于其他頻率合成方法的優(yōu)越性能和特點成為現(xiàn)代頻率合成技術中的佼佼者。具體體現(xiàn)在相對帶寬寬、頻率轉(zhuǎn)換時間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號及其他多種調(diào)制信號、可編程和全數(shù)字化、控制靈活方便等方面,并具有極高的性價比?，F(xiàn)已廣泛應用于通訊、導航、雷達、遙控遙測、電子對抗以及現(xiàn)代化的儀器儀表工業(yè)等領域。信號發(fā)生器是

15、一種常用的信號源,廣泛應用于電子測量、自動控制和工程設計等領域。隨著電子技術的發(fā)展,對信號源頻率的穩(wěn)定度、準確度以及頻譜純度的要求越來越高。dds(直接數(shù)字合成)技術是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術,與傳統(tǒng)的模擬式波形產(chǎn)生法相比,它具有相位變換連續(xù)、頻率轉(zhuǎn)換速度快、分辨率高、穩(wěn)定度高、相位噪聲小、便于集成、易于調(diào)整及控制靈活等多種優(yōu)點?；赿ds技術的信號發(fā)生器是一類新型信號源,它已成為眾多電子系統(tǒng)中不可缺少的組成部分。1.2 dds技術的研究現(xiàn)狀與發(fā)展趨勢自20世紀80年代以來各國都在研制dds產(chǎn)品,并廣泛地應用于各個領域。其中以adi公司的產(chǎn)品比較有代表性,如ad70

16、08、ad9850、ad9851、ad9852、ad9858等。其系統(tǒng)時鐘頻率從30mhz到300mhz不等,其中的ad9858系統(tǒng)時鐘更是達到了1ghz,這些芯片還具有調(diào)制功能。如ad7008可以產(chǎn)生正交調(diào)制信號,而ad9852也可以產(chǎn)生fsk(frequency shift key)、psk(phase shift key)、線性調(diào)頻以及幅度調(diào)制的信號。這些芯片集成度高,內(nèi)部都集成了d/a轉(zhuǎn)換器,精度最高可達12bit。同時都采用了一些優(yōu)化設計來提高性能,如這些芯片中大多采用了流水技術,通過流水技術的使用,提高了相位累加器的工作頻率,而使得dds芯片的輸出頻率可以進一步提高。通過運用流水技

17、術在保證相位累加器工作頻的前提下,相位累加器的字長可以設計得更長,如ad9852的相位累加器達到了48bit。這樣輸出信號的頻率分辨率大大提高了。運用dds技術生產(chǎn)的dds任意波型信號發(fā)生器是較新的一類信號源并且已經(jīng)廣泛投入使用。它不僅能產(chǎn)生傳統(tǒng)函數(shù)信號發(fā)生器能產(chǎn)生的正弦波、方波、三角波、鋸齒波,還可以產(chǎn)生任意編輯的波形。由于dds的自身特點,還可以很容易的產(chǎn)生一些數(shù)字調(diào)制信號,如fsk、psk等。一些高端的信號發(fā)生器甚至可以產(chǎn)生通訊信號。同時輸出波形的頻率分辨率、頻率精度等指標也有很大的提高。如hp公司的 hp33120可以產(chǎn)生10mhz一15mhz的正弦波和方波。同時還可以產(chǎn)生10mhz一

18、5mhz的任意波形,任意波形深度 16k點。采樣率40m,還具備了調(diào)制功能,可以產(chǎn)生am、fm、fsk、碎發(fā)、掃頻等信號。hp公司的hp33250可以產(chǎn)生1uhz一80mhz的正弦波和方波,產(chǎn)生1uhz一25mhz的任意波形,任意波形深度64k點,采樣率200m,同時也具備了am、fm、fsk、碎發(fā)、掃頻等功能。bkprecision公司的4070a型函數(shù)級任意波形發(fā)生器正弦波和方波輸出頻率dc一21.5mhz,頻率分辨率10mhz。同時還具有am、fm、pm、ssb、bpsk、fsk、碎發(fā)、 dtmf generation和 dtmf detection的功能,并且具有與pc機良好的接口,可

19、以通過window界面的程序進行任意波形的編輯。除了在儀器中的應用外,dds在通信系統(tǒng)和雷達系統(tǒng)中也有很重要的用途。通過dds可以比較容易的產(chǎn)生一些通信中常用的調(diào)制信號如:頻移鍵控 (fsk)、一進制相移鍵控 (bpsk)和正交相移鍵控(qpsk)。dds可以產(chǎn)生兩路相位嚴格正交的信號在正交調(diào)制和解中的到廣泛應用,是一種很好的本振源。但是dds自身的特點決定了它存在著以下兩個比較明顯的缺點:一是輸出信號的雜散比較大,二是輸出信號的帶寬受到限制。當然隨著技術的發(fā)展,這些問題正在逐步得到解決,如通過增長波形rom的長度減小相位截斷誤差;通過增加波形rom的字長和d/a轉(zhuǎn)換器的精度減小d/a量化誤差

20、;在比較新的dds芯片中普遍都采用了12bit的d/a轉(zhuǎn)換器。當然一味靠增加波形rom的長度和字長的方法來減小雜散,對性能的提高總是有限的。國內(nèi)外學者在對dds輸出的頻譜做了大量的分析以后,總結(jié)出了誤差的頻域分布規(guī)律建立了誤差模型,在分析dds頻譜特性的基礎上又提出了一些降低雜散功率的方法:可以通過采樣的方法降低帶內(nèi)誤差功率,可以用隨機抖動法提高無雜散動態(tài)范圍(在d/a轉(zhuǎn)換器的低位上加擾打破dds輸出的周期性,從而把周期性的雜散分量打散使之均勻化)。在本文的第六章也將提到一種抑制dds雜散性的方法,即將dds與鎖相環(huán) (phase一locked loop, pll)技術相結(jié)合。雖然,dds技術

21、的出現(xiàn)使得信號源的性能指標得到了飛躍,各種新的產(chǎn)品不斷推出,但是,目前市場上的信號源產(chǎn)品大多是通用型的,一般只能產(chǎn)生正弦波等標準波形。而不同領域需要不同的信號源,例如在雷達、通信等領域,就需要短波信號源,要求其具有頻移鍵控、調(diào)頻、調(diào)相等調(diào)制功能。所以,在很多應用中,都需要自己設計不同功能的信號源。1.3 選題研究的目的及意義信號源作為一種信號產(chǎn)生的裝置己經(jīng)越來越受到人們的重視,它可以根據(jù)用戶的要求,產(chǎn)生自己所需要的波形,具有重復性好,實時性強等優(yōu)點,己經(jīng)逐步取代了傳統(tǒng)的函數(shù)發(fā)生器。本課題的目的就是設計開發(fā)出一個能產(chǎn)生正弦波、方波、三角波等波形的信號源,信號源的頻率準確度為10-4,頻率穩(wěn)定度為

22、10-5,頻率范圍1hz1mhz,波形失真小于1%，而直接數(shù)字頻率合成技術是研制該系統(tǒng)所要解決的關鍵技術,因此對本文的研究不僅具有理論意義而且具有實用價值。1.4 研究內(nèi)容及目標l 電源電壓 單相220v±10%l 電源頻率 50hz±2hzl 輸出頻率 1hz1mhzl 頻率準確度： 10-4l 頻率穩(wěn)定度： 10-5l 輸出電壓 03vl 輸出功率 1wl 輸出波形 正弦波、方波、三角波（可以擴展編輯其他任意波形）波形失真 1%本文的主要工作體現(xiàn)在以下幾點:(l)研究信號源設計的主要技術基礎,分析模擬合成法和直接頻率合成法等傳統(tǒng)設計方法的局限性以及dds技術在信號發(fā)生器

23、中應用的優(yōu)勢。(2)闡述ad9850直接數(shù)字頻率合成器芯片的基本原理和性能特點。給出了一種基于dds芯片ad9850的信號源設計的總體方案,并設計開發(fā)了相應的硬件系統(tǒng)。信號源的頻率準確度為10-4,頻率穩(wěn)定度為10-5,頻率范圍1hz1 mhz。在得到正弦信號波形的同時可以輸出方波和三角波。(3)給出了系統(tǒng)的軟件設計思想,并予以實現(xiàn)。用at89c52的匯編語言編程實現(xiàn)將鍵盤輸入頻率/相位值轉(zhuǎn)化為ad9850的頻率/相位控制字,從而產(chǎn)生所需的波形。2 dds信號源設計技術基礎2.1 頻率合成技術頻率合成是指以一個或多個參考頻率源為基準,在某一頻段內(nèi),綜合產(chǎn)生并輸出多個工作頻率點的過程?；诖嗽?/p>

24、制成的頻率源為頻率合成器,簡稱頻綜。頻率合成技術是現(xiàn)代通訊電子系統(tǒng)實現(xiàn)高性能指標的關鍵技術之一,很多電子設備的功能實現(xiàn)都依賴于所用頻率合成器的性能,因此人們常將頻率合成器喻為眾多電子系統(tǒng)的“心臟”,而頻率合成理論也因此在20世紀得到了飛躍的發(fā)展。2.1.1 頻率合成技術指標： 頻率合成技術有著諸多技術指標,這些技術指標決定了頻率合成技術的特性及優(yōu)缺點,下面介紹一些基本的頻率合成技術的技術指標。(l)頻率范圍。頻率合成后生成頻率的波動范圍,由最小合成頻率fmin。和最大合成頻率fmax、決定,合成的頻率介于兩者之間。也常用相對帶寬丫來衡量頻率范圍。 公式（2-1）(2)分辨率。頻率合成后兩相鄰相

25、位點之間的間隔,不同要求的頻率合成對分辨率的要求差別很大。(3)切換時間。從發(fā)出頻率切換的指令開始,到頻率切換完成,并進入允許的相位誤差范圍所需要的時間。它與頻率合成的方式密切相關。(4) 頻率準確度。指振蕩器實際的頻率值對其標稱值的相對偏離,即。（5）頻率穩(wěn)定度。指在一定的時間間隔內(nèi),頻率準確度的變化,分為長期頻率穩(wěn)定度、短期頻率穩(wěn)定度。(6)長期頻率穩(wěn)定度。頻率源在規(guī)定的外界條件下,在一定的時間內(nèi)工作頻率的相對變化,它與所選用的參考源的長期頻率穩(wěn)定度相同。(7)短期頻率穩(wěn)定度。主要指各種隨機噪聲造成的瞬時頻率或相位起伏,即相位噪聲,它可以從頻域(單邊帶相位噪聲譜密度)和時域(阿侖方差)來表

26、征。2.2 直接數(shù)字頻率合成原理2.2.1 dds結(jié)構(gòu) dds是直接數(shù)字式頻率合成器（direct digital synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比,dds具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點,廣泛使用在電信與電子儀器領域,是實現(xiàn)設備全數(shù)字化的一個關鍵技術。直接數(shù)字頻率合成器（direct digital synthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術。一個直接數(shù)字頻率合成器由相位累加器、加法器、波形存儲rom、d/a轉(zhuǎn)換器和低通濾波器（lpf）構(gòu)成。dds的原理框圖如下圖2-1所示：累加器加法器加法器romd/alpf參考信號

27、fc頻率控制字k相位控制字p波形控制字wn位比較器圖2-1 dds原理框圖其中k為頻率控制字、p為相位控制字、w為波形控制字、為參考時鐘頻率,n為相位累加器的字長,d為rom數(shù)據(jù)位及d/a轉(zhuǎn)換器的字長。相位累加器在時鐘的控制下以步長k作累加,輸出的n位二進制碼與相位控制字p、波形控制字w相加后作為波形rom的地址,對波形rom進行尋址,波形rom輸出d位的幅度碼經(jīng)d/a轉(zhuǎn)換器變成階梯波,再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決于波形rom中存放的幅度碼,因此用dds可以產(chǎn)生任意波形。這里我們用dds實現(xiàn)正弦波的合成作為說明介紹。1、頻率預置與調(diào)節(jié)電路k被稱為頻率控

28、制字,也叫相位增量。dds方程為：,為輸出頻率,為時鐘頻率。當k=1時,dds輸出最低頻率（也即頻率分辨率）,為,而dds的最大輸出頻率由nyquist采樣定理決定,即,也就是說k的最大值為因此,只要n足夠大,dds可以得到很細的頻率間隔。要改變dds的輸出頻率,只要改變控制字k即可。2、累加器寄存器頻率控制字kfc相位量化序列圖2-2 累加器框圖相位累加器由n位加法器與n位寄存器級聯(lián)構(gòu)成。每來一個時鐘脈沖fc,加法器將頻率控制字k與寄存器輸出的累加相位數(shù)據(jù)相加,再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器在上一個時鐘作用下繼續(xù)與頻率控制字進行相加。這樣,相位累加器在時鐘的作用下,進

29、行相位累加。當相位累加器累加滿時就會產(chǎn)生一次溢出,完成一個周期性的動作。3、控制相位的加法器通過改變相位控制字p可以控制輸出信號的相位參數(shù)。令相位加法器的字長為n,當相位控制字由0躍變到p（p0）時,波形存儲器的輸入為相位累加器的輸出與相位控制字p之和,因而其輸出的幅度編碼相位會增加,從而使最后輸出的信號產(chǎn)生相移。4、控制波形的加法器通過改變波形控制字w可以控制輸出信號的波形。由于波形存儲器中的不同波形是分塊存儲的,所以當波形控制字改變時,波形存儲器的輸入為改變相位后的地址與波形控制字w（波形地址）之和,從而使最后輸出的信號產(chǎn)和相移。5、波形存儲器用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址

30、,進行波形的相位一幅值轉(zhuǎn)換,即可在給定的時間上確定輸出的波形的抽樣幅值。n位的尋址rom相當于把0°360°的正弦信號離散成具有個采樣值的序列,若波形rom有d位數(shù)據(jù)位,則個樣值的幅值d位二進制數(shù)值固化在rom中,按照地址的不同可以輸出相應相位的正弦信號的幅值。相位幅度變換原理圖如下圖所示：rom（波形儲存器）相位量化序列地址波形幅度量化序列（數(shù)據(jù)）圖2-3 相位幅度變換原理圖6、d/a轉(zhuǎn)換器d/a轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量。正弦幅度量化序列經(jīng)d/a轉(zhuǎn)換后變成了包絡為正弦波的階梯波s(t)。需要注意的是,頻率合成器對d/a轉(zhuǎn)換器的分辨率有一定的要求,d/

31、a轉(zhuǎn)換器的分辨率越高,合成的正弦波臺階數(shù)就越多,輸出的波形的精度也就越高。7、低通濾波器對d/a輸出的階梯波進行頻譜分析,可知中除主頻外,還存在分布在,等等的兩邊處的非諧波分量,幅值包絡為辛格函數(shù)。因此,為了取出主頻必須在d/a轉(zhuǎn)換器的輸出端接入截止頻率為的低通濾波器。2.2.2 dds的工作原理dds的基本原理是利用采樣定理,通過查表法產(chǎn)生波形。每來一個時鐘脈沖關,加法器將頻率控制字k與累加寄存器輸出的累加相位數(shù)據(jù)相加,把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個時鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端,以使加法器在下一個時鐘脈沖的作用卜繼續(xù)與頻率控制字相

32、加。這樣,相位累加器在時鐘作用下,不斷對頻率控制字進行線性相位累加。由此可以看出,相位累加器在每一個時鐘脈沖輸入時,把頻率控制字累加一次,相位累加器輸出的數(shù)據(jù)就是合成信號的相位,相位累加器的溢出頻率就是dds輸出的信號頻率。用相位累加器輸出的數(shù)據(jù)作為波形存儲器(rom)的相位取樣地址,這樣就可把存儲在波形存儲器內(nèi)的波形抽樣值(二進制編碼)經(jīng)查找表查出,完成相位到幅值轉(zhuǎn)換。波形存儲器的輸出送到d/a轉(zhuǎn)換器,d/a轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬信號。低通濾波器用于濾除不需要的取樣分量,以便輸出頻譜純凈的正弦波信號。2.2.3 dds數(shù)學原理設有一頻率為的余弦信號： 公式（2

33、-2）現(xiàn)在以采樣頻率對進行采樣,得到的離散序列為： 公式（2-3）其中為采樣周期。對應的相位序列為 公式（2-4）從上式可以看出相位序列呈線性,即相鄰的樣值之間的相位增量是一個常數(shù),而且這個常數(shù)僅與信號的頻率有關,相位增量為： 公式（2-5）因為信號頻率與采樣頻率之間有以下關系： 公式（2-6）其中與為兩個正整數(shù),所以相位的增量也可以完成： 公式（2-7）由上式可知,若將的相位均勻的分為等份,那么頻率為的余弦信號以頻率采樣后,它的量化序列的樣品之間的量化相位增量為一個不變值。根據(jù)上述原理可以構(gòu)造一個不變量為量化相位增量的量化序列： 公式（2-8） 然后完成從到另一個序列的映射,由構(gòu)造序列： 公

34、式（2-9）公式（2-1）是連續(xù)信號經(jīng)采樣頻率為采樣后的離散時間序列,根據(jù)采樣定理,當時,經(jīng)過低通濾波器平滑后,可唯一恢復出。 可見,通過上述變換不變量將唯一的確定一個單頻率模擬余弦信號： 公式（2-10）該信號的頻率為： 公式（211）公式（22）就是直接數(shù)字頻率合成（dds）的方程式,在實際的dds中,一般取,于是dds方程就可以寫成： 公式（212）根據(jù)公式（23）可知,要得到不同的頻率只要通過改變的具體數(shù)值就可以了,而且還可以得到dds的最小頻率分辨率（最小頻率間隔）為當時的輸出頻率： 公式（2-13）可見當參考頻率始終一定是,其分辨率由相位累加器的位數(shù)決定,若取,則,即分辨率可以達到

35、,這也是最低的合成頻率,輸出頻率的高精度dds的一大優(yōu)點。由奈奎斯特準則可知,允許輸出的最高頻率,即,但實際上在應用中受到低通濾波器的限制,通常,以便于濾波鏡像頻率,一般： 公式（2-14）由此可見dds的工作頻率帶較寬,可以合成從直流到的頻率信號,同時它的輸出相位連續(xù),頻率穩(wěn)定度高。2.3 dds性能特點dds在相對帶寬、頻率轉(zhuǎn)換時間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術所能達到的水平,為系統(tǒng)提供了優(yōu)于模擬信號源的性能。(l)輸出頌率相對帶寬較寬輸出頻率帶寬為(理論值)。但考慮到低通濾波器的特性和設計難度以及對輸出信號雜散的抑制,實際的輸出頻

36、率帶寬仍能達到40%關fc。(2)頻率轉(zhuǎn)換時間短dds足,個開環(huán)系統(tǒng),無任何反饋環(huán)節(jié),這種結(jié)構(gòu)使得dds的頻率轉(zhuǎn)換時間極短。事實上,在dds的頻率控制字改變之后,需經(jīng)過一個時鐘周期之后按照新的相位增量累加,才能實現(xiàn)頻率的轉(zhuǎn)換。因此,頻率轉(zhuǎn)換的時間等于頻率控制字的傳輸時間,也就是一個時鐘周期的時間。時鐘頻率越高,轉(zhuǎn)換時間越短。dds頻率轉(zhuǎn)換時間可達納秒數(shù)量級,比使用其他的頻率合成方法都要短數(shù)個數(shù)量級。(3)頻率分辨率極高若時鐘的頻率不變,dds的頻率分辨率就由相位累加器的位數(shù)n決定。只要增加相位累加器的位數(shù)n即可獲得任意小的頻率分辨率。目前,大多數(shù)dds的分辨率在1hz數(shù)量級,許多小于lmhz甚

37、至更小。(4)相位變化連續(xù)改變dds輸出頻率,實際上改變的每一個時鐘周期的相位增量,相位函數(shù)的曲線是連續(xù)的,只是在改變頻率的瞬間其頻率發(fā)生了突變,因而保持了信號相位的連續(xù)性。(5)輸出波形的靈活性只要在dds內(nèi)部加上相應控制如調(diào)頻控制fm、調(diào)相控制pm和調(diào)幅控制am,即可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能,產(chǎn)生fsk、psk、ask和msk等信號。另外,只要在dds的波形存儲器存放不同波形數(shù)據(jù),就可以實現(xiàn)各種波形輸出,如三角波、鋸齒波和矩形波甚至是任意的波形。當dds的波形存儲器分別存放正弦和余弦函數(shù)表時,即可得到正交的兩路輸出。(6)其他優(yōu)點由于dds中幾乎所有部件都屬于數(shù)字電路,易于集成

38、,功耗低、體積小、重量輕、可靠性高,且易于程控,使用相當靈活,因此性價比高。2.4 dds芯片ad98502.4.1 ad9850簡介隨著數(shù)字技術的飛速發(fā)展,用數(shù)字控制方法從一個參考頻率源產(chǎn)生多種頻率的技術,即直接數(shù)字頻率合成(dds)技術異軍突起。美國ad公司推出的高集成度頻率合成器ad9850便是采用dds技術的典型產(chǎn)品之一。ad9850采用先進的cmos工藝,其功耗在3.3v供電時僅為155mw,擴展工業(yè)級溫度范圍為4080,采用28腳ssop表面封裝形式。ad9850的引腳排列如圖2-4所示,圖2-5為其組成框圖。中層虛線內(nèi)是一個完整的可編程dds系統(tǒng),外層虛線內(nèi)包含了ad9850的主

39、要組成部分。d0 d4 d1 d5d2 d6d3 lsb msb d7dgnd dgnddvdd dvddw_clk resetfq_ud ioutclkin ioutb agnd agnd avdd avdd rset dacbl qoutb vinpqout vinn圖2-4 ad9850管腳排列圖管腳功能說明：clkin：參考時鐘輸入,此時鐘輸入可以是連續(xù)的cmos序列,也可以是經(jīng)1/2電源電壓偏置的模擬正弦波輸入。rset： 是dac外部電阻rset連接處,此電阻設置了dac輸出電流的幅值,一般情況下, ,與的關系式為。agnd：模擬電路地（模擬電路有dac和比較器）。dgnd：數(shù)字電

40、路地。dvdd：數(shù)字電路電源。avdd：模擬電路電源。w_clk：控制字輸入時鐘,在此時鐘用來并行或串行輸入頻率或相位控制字。fq_ud：頻率更新時鐘。在此時鐘的上升沿,dds將刷新已輸入到數(shù)據(jù)輸入寄存器中的頻率（或相位）字,使數(shù)據(jù)輸入寄存器歸零。d0d7：8bits數(shù)據(jù)輸入。這是一個用于重復輸入32bits頻率和8bits相位/頻率控制字的8bits數(shù)據(jù)端口,d7是高位,d0是最低位（25腳）,它還是40bits串行數(shù)據(jù)輸入端口。resrt：重新設置。這是整片重新設置功能,當此腳置高電平時,它清除（除輸入寄存器）的所有寄存器,dac的輸出在一個追加的時鐘t后變成coso。iout：dac的模

41、擬電流輸出。ioutb：dac的補充模擬電流輸出。dacbl：dac基準線,這是dac基準電壓參考。vin：不轉(zhuǎn)換電平輸入,這是比較器的同相輸入。vinn：轉(zhuǎn)換電平輸入,這是比較器的反相輸入。qout：輸出為真,這是比較器的真正輸出。qoutb：輸出補充,這是比較器的補充輸出。圖2-5 ad9850組成框圖ad9850內(nèi)含可編程dds系統(tǒng)和高速比較器,能實現(xiàn)全數(shù)字編程控制的頻率合成。可編程dds系統(tǒng)的核心是相位累加器,它由一個加法器和一個n位相位寄存器組成, n一般為2432。每來一個外部參考時鐘,相位寄存器便以步長m遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表

42、包含一個正弦波周期的數(shù)字幅度信息,每一個地址對應正弦波中范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號,然后驅(qū)動dac以輸出模擬量。相位寄存器每過個外部參考時鐘后返回到初始狀態(tài)一次,相應地正弦查詢表每經(jīng)過一個循環(huán)也回到初始位置,從而使整個dds系統(tǒng)輸出一個正弦波。輸出的正弦波周期,頻率f,、分別為外部參考時鐘的周期和頻率。ad9850采用32位的相位累加器將信號截斷成14位輸入到正弦查詢表,查詢表的輸出再被截斷成10位后輸入到dac, dac再輸出兩個互補的電流8。dac滿量程輸出電流通過一個外接電阻rset調(diào)節(jié),調(diào)節(jié)關系為： 公式（2-2） 的典型值是3.9k。將dac的輸

43、出經(jīng)低通濾波后接到ad9850內(nèi)部的高速比較器上即可直接輸出一個抖動很小的方波。其內(nèi)部結(jié)構(gòu)如圖2-6所示。圖2-6 ad9850內(nèi)部結(jié)構(gòu)ad9850在接上精密時鐘源和寫入頻率相位控制字之后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出,此正弦波可直接用作頻率信號源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。在125mhz的時鐘下, 32位的頻率控制字可使ad9850的輸出頻率分辨率達0.0291hz;并具有5位相位控制位,而且允許相位按增量180°、90°、45°、22.5°、11.25°或這些值的組合進行調(diào)整。2.4.2 ad9850的控制字與控

44、制時序ad9850有40位控制字, 32位用于頻率控制,5位用于相位控制, 1位用于電源休眠(power down)控制, 2位用于選擇工作方式。這40位控制字可通過并行方式或串行方式輸入到ad9850,圖2-7是控制字并行輸入的控制時序圖,在并行裝入方式中,通過8位總線d0d7將可數(shù)據(jù)輸入到寄存器,在重復5次之后再在fq-ud上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器(更新dds輸出頻率和相位),同時把地址指針復位到第一個輸入寄存器。接著在w-clk的上升沿裝入8位數(shù)據(jù),并把指針指向下一個輸入寄存器,連續(xù)5個w-clk上升沿后, w-clk的邊沿就不再起作用,直到復位信號或fq

45、-ud上升沿把地址指針復位到第一個寄存器。圖2-7 控制字并行輸入時序圖2-8 控制字串行輸入的時序圖在串行輸入方式,w-clk上升沿把25引腳的一位數(shù)據(jù)串行移入,當移動40位后,用一個fq_ud脈沖即可更新輸出頻率和相位。圖2-8是相應的控制字串行輸入的控制時序圖。ad9850的復位(reset)信號為高電平有效,且脈沖寬度不小于5個參考時鐘周期。ad9850的參考時鐘頻率一般遠高于單片機的時鐘頻率,因此ad9850的復位(reset)端可與單片機的復位端直接相連。表2-1 ad9850串行裝載的數(shù)據(jù)結(jié)構(gòu)位代號功能位代號功能位代號功能位代號功能w0freq-b0(lsb)w10freq-b1

46、0w20freq-b20w30freq-b30w1freq-b1w11freq-b11w21freq-b21w31freq-b31(msb)w2freq-b2w12freq-b12w22freq-b22w32controlw3freq-b3w13freq-b13w23freq-b23w33controlw4freq-b4w14freq-b14w24freq-b24w34power-downw5freq-b5w15freq-b15w25freq-b25w35phase-b0(lsb)w6freq-b6w16freq-b16w26freq-b26w36phase-b 1w7freq-b7w17fr

47、eq-b17w27freq-b27w37phase-b 2w8freq-b8w18freq-b18w28freq-b28w38phase-b 3w9freq-b9w19freq-b19w29freq-b29w39phase-b4在表2-1中,位w0w31的32位是頻率控制字,改變它的內(nèi)容可以改變ad9850的輸出頻率。位w32和w33用于工廠測試,應向這兩位賦0。位w34用來控制ad9850的上電和掉電,當不需要輸出信號時,通過打這一位置1來實現(xiàn)掉電。位w35w39的5位是相位控制字,改變它的內(nèi)容可以改變ad9850的輸出相位。串行裝載時,ad9850的d7引腳和w_clk引腳組成同步串行接口

48、,這個接口可以直接與89s52相接連。40位控制/數(shù)據(jù)字通過ad9850的d7引腳在w_clk引腳的脈沖信號上升邊沿作用下分40次裝入。w0在前,w39在后,依次裝入。完成40位控制/數(shù)據(jù)字的裝載后,fq_ud引腳的脈沖信號上升沿刷新ad9850的工作狀態(tài),同時復位寄存器指針,準備下一次位控制/數(shù)據(jù)字的裝入。2.4.3 ad9850頻率穩(wěn)定度及頻率準確度大連理工學院曾做過關于ad9850正弦信號發(fā)生器實驗，以下是頻率輸出測試記錄表2-2：表2-2 信號發(fā)生器頻率輸出測試記錄：標稱值/khz實測頻率/khz注：每一標稱值測量6次評價值/khz準確度%54.9934.9925.0025.00450

49、054.99984.99930.006110011.0020.9970.9911.0050.99850.99910.0110001001.11002.3999.6999.8998.5999.31000.10.01從表2.2可看出，ad9850的頻率準確度達到10-4級。由于一般頻率穩(wěn)定度都至少比準確度在數(shù)值上小一個等級，因此頻率穩(wěn)定度可達到10-5級，符合目標要求。3 基于dds的信號源硬件設計基于dds的函數(shù)信號源的硬件電路從結(jié)構(gòu)上可以分為dds核心、單片機控制器、接口電路、輸入輸出電路、放大電路、積分電路、顯示電路、采樣與a/d轉(zhuǎn)換模塊、電源模塊等。ad9850有兩種與微機并行打印口相連的

50、評估版,并配有windows下運行的軟件,可以作為應用參考,但運用單片機實現(xiàn)對dds的控制與微機實現(xiàn)的控制相比,具有編程控制簡便、接口簡單、成本低、容易實現(xiàn)系統(tǒng)的小型化等優(yōu)點,因此普遍采用mcs單片機作為控制核心來向ad9850發(fā)送控制字。3.1 系統(tǒng)總體硬件框圖本系統(tǒng)設計由msc單片機、dds芯片ad9850、led驅(qū)動芯片max7219、低通濾波器、a/d轉(zhuǎn)換電路、積分電路、放大電路、電源以及其他外圍電路組成,系統(tǒng)硬件組成框圖如圖3-1所示。3-1 系統(tǒng)硬件組成框圖其中,單片機用來實現(xiàn)對整個系統(tǒng)的控制,本設計選用的是性價比高、低功耗、高性能的at89c52單片機。信號的頻率、初始相位控制字

51、通過與單片機相連接的鍵盤(4x4)輸入,經(jīng)單片機處理后轉(zhuǎn)換為頻率/相位控制字通過接口電路送至dds芯片,然后在dds的d/a轉(zhuǎn)換器的模擬輸出端接一個低通濾波器便可得到所需的正弦波信號。將產(chǎn)生的正弦信號經(jīng)a/d轉(zhuǎn)換后送回至at89c52,通過計算得出信號的頻率值和瞬時電壓值,并通過共陰極led顯示出來。ad9850內(nèi)部有集成比較器因此將產(chǎn)生的正弦信號通過該比較器便可得到方波信號,方波信號再經(jīng)過一個積分電路便可得到三角波信號了。由于積分電路對于固定頻率的方波轉(zhuǎn)換成三角波，如果頻率變化就要改變積分電路參數(shù)，不然會嚴重失真，因此積分電路中加入了一個電容八選一模塊。at89c52與ad985o的接口可采

52、用并行方式也可以采用串行方式,考慮數(shù)據(jù)的傳輸效率,本設計采用的是并行接口方式。由于單片機i/o口的資源不夠用，并且為了避免總線沖突,在單片機與ad985o之間利用cmos芯片74hc373、74hc245鎖存器進行輸入數(shù)據(jù)的緩沖以及端口擴展,以使系統(tǒng)更加穩(wěn)定,可靠的工作。dds的輸出頻譜里含有一些鏡像頻率的成分,為了使輸出的頻率不受外界和一些雜波的干擾,需用一個低通濾波器濾除這些鏡像頻率,本設計中低通濾波器設計為橢圓濾波器。本課題用九階橢圓濾波器進行仿真，通過數(shù)據(jù)記錄并計算，得出橢圓濾波器的失真度遠小于1%，然而系統(tǒng)中的波形失真主要來自濾波，因此可說明本系統(tǒng)的失真度小于1%。系統(tǒng)設有兩個顯示模

53、塊,一個是信號頻率,用6位共陰極led顯示,一個是正弦波形瞬時電壓,用4位共陰極led顯示,這兩個模塊中的led均采用美國maxim公司生產(chǎn)的專用驅(qū)動芯片max7219驅(qū)動。由于dds在3.3v的電源輸入時，最大輸入功率只有155mw，不能達到本課題功率大于1w的要求，因此加入放大模塊。畫出總體框圖以后就開始分模塊設計各部分電路,并且用protel99se畫圖工具畫出硬件電路圖。3.2 mcu主控部分硬件設計ad9850所需輸入的控制字由單片機提供,這種方式比較靈活,通過編制的程序,用戶操作連接在單片機上的鍵盤即可方便地調(diào)節(jié)輸出信號的頻率和相位。單片機技術經(jīng)過幾十年的發(fā)展己經(jīng)很成熟了。單片機現(xiàn)

54、在已經(jīng)有數(shù)十個品牌,而且性能也非常穩(wěn)定可靠,本課題選用的是常用的mcs系列單片機中的at89c52,ad9850的硬件接口非常適合像mcs這樣的單片機對其編程,這樣只要按照配置時序?qū)π酒M行簡單的配置,芯片就能輸出所需的波形。3.2.1 at89c52的功能和結(jié)構(gòu)單片機at89c52的主要性能分別為：與mcs單片機產(chǎn)品兼容；8k字節(jié)在系統(tǒng)可編程flash存儲器；1000次擦寫周期；全靜態(tài)操作：0hz33hz、三級加密程序存儲器、 32個可編程i/o口線、三個16位定時器/計數(shù)器、八個中斷源、全雙工uart串行通道、低功耗空閑和掉電模式、雙數(shù)據(jù)指針、掉電標識符。at89c52是一種低功耗、高性能cmos8位微