電子科學(xué)與技術(shù)_專業(yè)英語_第三章大部分翻譯

1、電子科學(xué)與技術(shù) 專業(yè)英語 第三章大部分翻譯（P139）3.1晶界生長與外延正如前面第一章所討論的那樣，在分立器件和集成電路中最重要的兩種半導(dǎo)體是硅和砷化鎵，在這一章我們敘述這兩種半導(dǎo)體的常用的單晶生長技術(shù)，基本的工藝流程是從原料到拋光晶片，原料經(jīng)過化學(xué)處理做成一個用來生長單晶的高純多晶半導(dǎo)體。單晶硅錠鑄形，以定義材料的直徑，這些晶片經(jīng)過腐蝕和拋光來提供一個光滑的特定的且器件將做在上面的表面。一種和單晶生長密切相關(guān)的技術(shù)包含一個單晶半導(dǎo)體層在一個單晶半導(dǎo)體襯底的生長，這叫外延，它是從希臘語epi和taxis得來的，外延工藝提供了一種重要的控制摻雜形貌的技術(shù)，以至于器件和電流性能可以被優(yōu)化。例如，

2、一個摻雜濃度相稱低的半導(dǎo)體層可以在一個同型摻雜而濃度很高的襯底外延生長，通過這種方式和襯底相關(guān)聯(lián)的體電阻將被充分地減少，許多新的器件結(jié)構(gòu)，特別是微波和光學(xué)器件，可以通過外延工藝制得。在這章的后面我們將考慮討論一些重要外延生長技術(shù)。（p140）3.2從熔體生長單晶從熔體生長單晶有兩種基本方法，直拉法和布里奇曼法，用于半導(dǎo)體行業(yè)的充足百分比的硅單晶是通過直拉法制備的，實際上所有的用于集成電路制造的硅都是用這方法制備的。大部份的砷化鎵，在另一方面，是通過布里奇曼法生長的。然而，直拉法在生長大直徑的砷化鎵方面變得越來越流行。3.2.1原始材料硅的起始材料是一種相當(dāng)純的叫做石英的沙子形式。它和各種形式的

3、碳被置于爐中，當(dāng)很多反應(yīng)在爐中發(fā)生時，總的反應(yīng)式是SI+SIO2= 這種工藝生產(chǎn)出純度98%的冶金及的硅。下一步，硅被磨碎和氯化氫反應(yīng)生成三氯氫硅（SIHCL3）SI + 2HCL 三氯氫硅在溫室下是液體，液體分餾除去不要的雜質(zhì)，凈化過后的SIHCL3用于與氫氣反應(yīng)。制備電子級的硅（EGS）：SIHCL3+這個反應(yīng)在包括為硅的沉積提供晶體成核點的電阻加熱硅棒的反應(yīng)堆中發(fā)生，純度為電子級別的硅，也就是一個高純的多晶硅材料，是用于制備器件級質(zhì)量的單晶硅的未加工材料。純ECS的雜質(zhì)濃度一般在十億分之一的范圍。砷化鎵的起始材料是自然地化學(xué)方式形成的純鎵和砷，是用于多晶砷化鎵的合成。因為砷化鎵是兩種材料

4、的化合物，它的性質(zhì)和單質(zhì)比如硅有很大不同。這種化合物的性質(zhì)可以用相圖來描述。相是一種材料存在的狀態(tài)。相圖顯示出兩種成分之間的隨溫度變化的關(guān)系。不像硅，在熔點時有相當(dāng)?shù)偷恼魵鈮海壓蜕樵谏榛壍娜埸c處有高得多的蒸氣壓，氣相時，砷的主要形式是AS2和AS4.氣體壓力曲線是砷化鎵熔體的，固體曲線是富鎵熔液的，更多的砷將會從富砷熔體中蒸發(fā)出來，因而形成一個高的氣壓。一個相似的討論可以解釋在鎵的熔化態(tài)下鎵的高蒸氣壓。注重到遠(yuǎn)在熔點到達(dá)之前，液態(tài)砷化鎵的表面層會分解成鎵和砷， 既然砷和鎵的蒸氣壓有很大不同，將會有更多揮發(fā)性砷 多損失，液體中變成富鎵形式。一種排泄式的密封的石英管系統(tǒng)被用來合成砷化鎵。高純砷

5、被放在一個石墨舟加熱到610到620°C。而高純鎵被放在另一個石英舟并加熱到比砷化鎵熔點高一點的溫度。在這些條件下，砷過壓態(tài)被建立，一是以引起砷蒸氣運輸?shù)饺蹜B(tài)鎵，二是阻止當(dāng)砷化鎵在爐中形成后分解，當(dāng)熔體冷卻，一個高純多晶砷化鎵就形成了，這作為材料生長單晶砷化鎵。(p142)3.2.2直拉法硅單晶生長直拉法使用一個直拉裝置，正如圖3-1所示，直拉裝置有三種主要組成部分：（1）包含有SiO2坩堝的爐，石墨感應(yīng)器，旋轉(zhuǎn)裝置，加熱元件，電源；(2)拉單晶機構(gòu)，包括籽晶和旋轉(zhuǎn)裝置（逆時針）；(3)環(huán)境控制器，包括氣源（例如氧氣），流量控制儀和一個抽氣系統(tǒng)。另外，有一套基于微處理器控制的系統(tǒng)對提

6、拉裝置進行全面控制，可控諸如溫度，晶體直徑，牽拉速度，旋轉(zhuǎn)速率等，同時可對工藝過程進行編程控制。還有，各種的傳感器和反饋系統(tǒng)都使得控制系統(tǒng)能夠自動化控制，從而減少人工的錯誤。在晶體生長的過程中，多晶硅是放在坩堝和火爐中，被加熱到硅的熔點以上。一個適當(dāng)?shù)木虻淖泳Вɡ纾┍粦覓煸谯釄宓淖丫лd具上，籽晶是插入到溶液上的。部分籽晶熔化了，但是籽晶的尖端仍舊接觸著液體的表面。接著慢慢的提取。在固液界面進一部凝固就會產(chǎn)生一個大的單晶。一個典型的速率是一分鐘幾個毫米。對于砷化鎵的提拉長生，它的基本拉提裝置是跟提拉硅一樣的。不過，為了防止在單晶生長過程中熔體分解，一個叫液體密封的方法被使用了，液體密封就是使

7、用大約1cm厚熔化的B2O3層。熔化的B2O3 是對在生長溫度的砷化鎵不起反應(yīng)的。那覆蓋層就似乎一頂蓋在熔體表面的帽子一樣蓋在砷化鎵的表面。即使砷化鎵表面的壓力達(dá)到一個大氣壓，覆蓋層也能夠保護砷化鎵不被分解。因為B2O3會溶于SiO2所以熔融的SiO2坩堝由石墨坩堝代替。(p144)3.3 Vapor-Phase Epitaxy(氣相外延)在一個外延工藝中，襯底晶片可看作是籽晶。外延工藝與熔體生長工藝的不同在于外延層可以在明顯低于熔點的溫度下生長（通常是30到50）。在各種外延工藝中，氣相外延對硅器件是最重要的（by far修飾比較級、最高級）。VPE對砷化鎵也重要，但是其它的外延工藝可為砷化

8、鎵的外延生長提供一些VPE不具有的長處。留意到基座的幾何圖形為反應(yīng)裝置提供了名稱：水平的，扁平的和桶狀的基座，它們都用石墨塊做成。在外延反應(yīng)裝置中，基座都類似于單晶生長爐中的坩鍋。它們不僅機械地支撐晶片，同時在反應(yīng)加熱裝置中作為反應(yīng)的熱源。氣相外延生長中用到四個硅源，它們分別是：SiCl4SiH2Cl2SiHCl3SiH4。其中硅烷的研究最深入同時在工業(yè)中應(yīng)用最廣。反應(yīng)溫度一般在1200。使用其它的硅源是為了降低反應(yīng)溫度，因為硅烷中的每一個Cl被H原子取代都會使反應(yīng)的溫度下降50左右。上述硅烷反應(yīng)可生長出一層Si，反應(yīng)如下：SiC14(gas) + 2H2(gas)=Si(solid) + 4

9、HCl(gas) (3-4)上述的反應(yīng)同時會伴隨如下副反應(yīng)：SiCl4(gas) + Si(solid)=2SiCl2(solid) (3- 5)因此，如果硅烷的濃度過高，將發(fā)生刻蝕而非硅層的生長。外延生長GaAs總的反應(yīng)式是：As4 +4GaCl3 +6H24GaAs+12HCl 。As4是由AsH3熱分解生成的：4AsH3 As4+6H2 。和GaCl3是由6HCl+2GaGaCl3+3H2 反應(yīng)生成的。反應(yīng)物和載氣體（例如H2）被引入反應(yīng)裝置中。GaAs晶片被典型地保持在650到850溫度范圍之內(nèi)。As必須有足夠的過大壓力來防止襯底和生長層的熱分解。另一種方法是金屬有機物化學(xué)氣相沉積，這

10、種方法是用金屬有機化合物的，例如Ga（CH3）3 .Ga（CH3）3 是一種用來制造Ga元件的。兩種化學(xué)藥品能夠蒸發(fā)成氣體從反應(yīng)裝置中排出?？偟姆磻?yīng)式是：As4+ Ga（CH3）3GaAs+CH4在外延生長的過程中GaAs的參雜是由引進氣體狀態(tài)的參雜劑完成的。硫的氫化物和硒或者四甲基錫被用來n型的參雜。二乙基鋅或二乙基鎘被用來p型的參雜。鉻酰氯被用來把鉻參雜在GaAs里面來形成半絕緣層。由于Si外延生長，外延生長之前要在原位上蝕刻去除傳染物。(p147)3.4氧化和膜沉積要制造封閉的元器件和集成電路，我們可以用很多不同的薄膜。我們可將薄膜分為四類：熱氧化層，介電質(zhì)層（絕緣層），多晶硅層，金屬薄

11、膜層。圖3 -2示意了傳統(tǒng)的使用了四類層的硅N溝道金屬氧化物半導(dǎo)體場效應(yīng)管。在熱氧化層中最重要的薄膜層是在其之下有利于源極和漏極之間溝道形成的柵極氧化層。另一個相關(guān)的層是場氧化層，其用來提供一個器件與另一個器件結(jié)構(gòu)上的隔絕。柵極氧化層和場氧化層基本都由熱氧化加工處理生成，因為只有熱氧化工藝可以提供高質(zhì)量的，具有最低界面缺陷密度的氧化層。“Dielectric layersshallow junctions.”書196頁有。金屬薄膜層中像鋁和硅化物是用來做低阻互聯(lián)，或與n， p和多晶硅層形成歐姆接觸，或調(diào)整金屬與半導(dǎo)體接觸的勢壘。當(dāng)一層薄膜形成后（通過氧化或化學(xué)氣相沉積），其圖形的屬性基本上由光

12、刻和刻蝕的工序決定。每一薄層必須體現(xiàn)它原先設(shè)計的功能和與全部的工序順序相協(xié)調(diào)好，這所指的是，該薄層必須經(jīng)受得住必要的化學(xué)處理和熱循環(huán)而且它的結(jié)構(gòu)仍能保持穩(wěn)定。本章我們將談?wù)撨@些薄層的形成和特性。(P149)在進行氧化工藝的過程中，硅和二氧化硅界面會向硅里面移動。這樣就形成了一個新的界面區(qū)域，是原來硅表面的傳染物留在氧化層表面，硅和二氧化硅之間密度和分子質(zhì)量的差別可以用下面一個例子來說明：生長一個單位厚度的二氧化硅消耗0.44單位厚度的硅。(P150)3.4.2 多晶硅的淀積在MOS器件中用多晶硅作為柵電極被認(rèn)為是MOS電路技術(shù)中的一個非常有意義的創(chuàng)新，一個重要的原因就是多晶硅電極比鋁電極更加可

13、靠。非凡是在柵極氧化層很薄的時候，多晶硅電極體現(xiàn)出來的各方面性能會精彩得多。多晶硅也常常用作摻雜源來形成淺結(jié)，以使他能和單晶硅形成歐姆接觸。另外，多晶硅還用來制作導(dǎo)體和高阻電阻。從下面的反應(yīng)可知，淀積多晶硅是用在600到650攝氏度的低壓環(huán)境下熱分解硅烷的方法來實現(xiàn)的。這里有兩種最常用的低壓工藝：一種是在0.2到0.1 torr壓力下100%的硅烷做源，第二種是在同樣的壓力下用20%到30%的用氮稀釋過的硅烷做源。兩種工藝都每次可以在一百多塊晶片上淀積多晶硅。并且都很好的一致性（如：厚度差不超過5%）在硅烷分壓比較低的情況下，沉積速率與硅烷壓力成比例。在硅烷壓力比較高的時候，沉積速率就會達(dá)到一

14、個飽和狀態(tài)不再改變。在低壓下沉積速率往往會受到溫度的限制。（600-650度）.在這個溫度范圍生長速率是隨著exp(-Ea/kT)變化式中激活能Ea=1.7eV在反應(yīng)器中激活能基本與總的壓力是沒有關(guān)系在更高的溫度氣相反應(yīng)造成了粗糙.粘貼的沉淀物是嚴(yán)峻的同時發(fā)生硅烷損耗.導(dǎo)致均勻性差在溫度遠(yuǎn)低于600時，沉積速率太慢不實用的。影響多晶硅結(jié)構(gòu)的工藝參數(shù)是：沉積溫度、摻雜劑和沉積之后的熱循環(huán)。柱狀結(jié)構(gòu)的原因是當(dāng)溫度在600650時沉積多晶硅。這種結(jié)構(gòu)是在擇優(yōu)晶面（1，1，0）由多晶硅的晶粒尺寸范圍在0.030.3um組成。當(dāng)磷在950被擴散時，這種結(jié)構(gòu)變成晶狀，晶粒的尺寸增加到0.5和1.0um之間

15、的一個平均值。在氧化過程中，當(dāng)溫度被增加到1050，晶粒達(dá)到最終尺寸是13um，然而當(dāng)沉積出現(xiàn)在600以下，初始的沉積膜出現(xiàn)非晶態(tài)，類似在摻雜和加熱后觀察到的生長特性。多晶硅能通過擴散、離子注入或在沉積過程中外加摻雜氣態(tài)進行摻雜，摻雜氣態(tài)被稱為原位摻雜。由于離子注入方法的工藝溫度比較低，故最常用。圖19呈現(xiàn)了多晶硅的薄膜電阻是用離子注入的方法摻雜磷和銻。注入的劑量、退火的溫度和退火的時間都影響到注入多晶硅的方塊電阻。在高濃度注入的多晶硅上，載流子陷阱在晶粒邊界會造成一個非常高的電阻。因為載流子陷阱隨著摻雜量達(dá)到了飽和，注入單晶硅的電阻率迅速下降。(P151)3.5 擴散和離子注入擴散和離子注入

16、是我們用在生產(chǎn)控制摻雜量的兩種方法。它們用來有選擇性地?fù)诫s半導(dǎo)體襯底去制造N型或P型區(qū)。直到20世紀(jì)70年代早期，選擇性摻雜主要是在高溫擴散中完成。用這種方法摻雜的原子是聚在或分布在半導(dǎo)體晶片表面，這種是用氣相摻雜劑或用摻雜氧化物源沉積。摻雜濃度會由表面開始有有規(guī)律的減少，它的摻雜分布函數(shù)可以主要由溫度和擴散時間確定。從20世紀(jì)70年代早期開始，好多摻雜工藝都已經(jīng)向離子注入轉(zhuǎn)變。這個工藝中摻雜劑離子被高能離子束注入到半導(dǎo)體里。在半導(dǎo)體上的摻雜濃度有一個峰值；而離子注入的摻雜濃度分布函數(shù)主要是由離子質(zhì)量和離子注入的能量。離子注入工藝的優(yōu)點是摻雜總量可精確控。提高雜技分布的重復(fù)性和降低工藝的溫度。

17、擴散和離子注入都可以用來制備分立器件和集成電路由于它們的工藝大體上互補的。例如擴散用于形成一個深的結(jié)（一個N溝道CMOS），而離子注入是用于形成淺結(jié)（源、漏結(jié)MOSFET）。在這一章節(jié)我們考慮基本的理論分析和使用這兩種摻雜方法的經(jīng)驗結(jié)果。雜質(zhì)的擴散經(jīng)常是把半導(dǎo)體晶片放在一個爐中并通過含有需要摻雜劑的惰性氣體。爐子和氣體流量的安排與熱氧化相似。溫度范圍通常硅是800到1200攝氏度而砷化鎵是600到1000.對于硅的擴散，硼是作為引入P型雜質(zhì)最常用的摻雜劑，而砷和磷被用作N型摻雜劑。這三種元素在硅中有高溶性，在擴散溫度范圍內(nèi)它們的溶解度在5*10的20次方以上。這些摻雜劑能通過幾種方法引入，包括

18、固態(tài)源，（例如氮化硼的硼，氧化砷的砷，氧化磷的磷），液態(tài)源（溴化硼，氯化砷和三氯氧磷），和氣態(tài)源（B2H6，AsH3和PH3）。通常，這些源材料惰性載氣（如氮氣）輸運到半導(dǎo)體的表面，然后在表面被還原。一個固態(tài)源的化學(xué)反應(yīng)如 2As203 + 3Si-4As + 3SIO2 (3- 10)在這個反應(yīng)中在硅的表面形成一層氧化層。對于砷化鎵的擴散，因為砷高的蒸汽壓，特別方法用于防止被分解或過飽和砷氣壓和在有氧化摻雜覆蓋層（如氮化硅）的敞開式爐子里的擴散造成的砷損失。大部分對于P型擴散的研究已經(jīng)涉及以Zn-Ga-As 合金和用于密封瓶方法的ZnAs2或用于敞開式方法的ZnO-SiO 形式的鋅的使用。砷

19、化鎵中的N型摻雜劑包括硫和硒。然而，對于這種摻雜劑很少方法可以應(yīng)用。(P155)我們來看看離子的分布。沿著坐標(biāo)軸的方向，注入的雜志的分布可以用高斯方程式近似給出。S表示每個單位面積的離子的劑量。除了4Dt被2Rp替代和分布沿著X軸在Rp四周變化之外，對于恒定表面源擴散這個方程和方程式1是一樣的。因此，當(dāng)離子注入的最大濃度在工程范圍Rp時，擴散的最大濃度在x=0處。在（x-Rp）=+-Rp處，離子濃度從峰值減少40%，在+-2Rp處減少十分之一，在+-3Rp處減少十分之二，在+-4.8Rp處減少十分之五。沿著軸垂直的方向，分布還是exp (- y2/2Rp)形式的高斯分布。由于這樣，存在橫向的注

20、入。然而，從掩模板邊沿的橫向穿透比在3.4.1節(jié)中談到的熱擴散工藝穿透要小得多。因為由于離子注入而產(chǎn)生的損壞區(qū)和混亂，像遷移率和載流子壽命這些半導(dǎo)體參數(shù)被嚴(yán)重地降低了。另外，絕大多數(shù)注入的離子不是位于被取代的格點上。為了激活注入的離子和恢復(fù)遷移率以及其它材料參數(shù)，我們必須在適當(dāng)?shù)臅r間和溫度情況下對半導(dǎo)體進行退火。硼和磷注入到硅襯底的退火方式已經(jīng)展示過了。在注入過程中襯底保持在室溫下。在給定的離子劑量下，退火的溫度與在30分鐘的退火可激活90%的被注入的離子的溫度相符。對于硼，更大劑量的注入需要更高的退火溫度。我們注意到甚至在2 x 1015 boron ions/cm2的濃度下，硅襯底仍然是晶

21、態(tài)的。對于磷，較少劑量的退火做法和硼相似。然而，當(dāng)劑量遠(yuǎn)大于1015 cm-2時，退火的溫度降到約600攝氏度。這個現(xiàn)象與固相外延工藝有關(guān)。在磷的劑量遠(yuǎn)大于1015 cm-2時，硅的表面層變成了非晶。單晶半導(dǎo)體作為籽晶區(qū)域在非晶層下面使得非晶層再結(jié)晶。在2.4電子伏的激活能條件下，方向在550攝氏度下的外延生長速度是100埃每分鐘，在600攝氏度下是500埃每分鐘。因此，1000到5000埃的非晶層能在數(shù)分鐘內(nèi)再結(jié)晶。在固相外延工藝過程中，摻雜的雜質(zhì)原子和晶核原子合在一起進入格點。因此，在相關(guān)的低溫下可以做到完全激活。當(dāng)然，在可預(yù)見的未來，電子束光刻將成為主要的工藝。隨著分步重復(fù)X光系統(tǒng)的發(fā)展

22、，X-射線光刻將擔(dān)當(dāng)填補電子束和光學(xué)光刻技術(shù)之間的亞顯微特征尺寸高生產(chǎn)量技術(shù)空白。(P160)3.7 濕化工蝕刻濕化工蝕刻在半導(dǎo)體處理廣泛地使用。從被鋸的半導(dǎo)體片開始，化學(xué)蝕刻用于研磨，拋光，以提供一個光學(xué)平板，無損的表面。在熱量氧化作用或外延生長之前，半導(dǎo)體晶圓經(jīng)過化學(xué)清洗和擦洗，以清除傳染的結(jié)果，從處理和儲存，對于許多比較大的尺寸的分立器件和集成電路，化學(xué)腐蝕是用來劃定模式并打開窗戶的絕緣材料。濕化學(xué)蝕刻機制涉及三個必不可少步驟：（1）反應(yīng)劑被運輸（例如擴散）蝕刻解決方案的攪動和溫度將影響蝕刻速率。在集成電路加工中，大部分濕化學(xué)蝕刻在溶劑中進行溶解物質(zhì)或由材料的轉(zhuǎn)換入在蝕刻媒介后來溶化的一

23、種可溶解化合物。(P161)3.7.1 各向同性的蝕刻對于半導(dǎo)體材料，濕化工蝕刻通常在氧化作用下進行，接著氧化物在化學(xué)反應(yīng)中分解。對于硅，最常用的蝕刻是硝酸(硝酸)和氫氟酸混合物在水或醋酸（醋酸） 。該反應(yīng)開始是通過升高硅使其初始氧化價到更高氧化價，并給出了Si + 2h-Si2+在這一氧化反應(yīng)中，需要正離子（h+）。其純凈的氧化源在半導(dǎo)體蝕刻是由分解得到的OH-：反應(yīng)式3-13中的正離子是由一個自身催化過程所產(chǎn)生的，描述如下：在含有HNO2的HNO3溶液中，我們有HNO2 + HNO3-+2NO2 2h + + H20 (3- 14)2NO2- + 2H+2 HNO2 (3- 15)反應(yīng)3-

24、15中產(chǎn)生的HNO2，再次在反應(yīng)式3-14與HNO3反應(yīng)。這樣，該反應(yīng)的產(chǎn)物促進反應(yīng)自身。 總的反應(yīng)是Si + HNO3 + 6HF-H2SiF6 + HNO2 + H20 + H2 (3 - 16)水可被用作稀釋刻蝕劑。不過，醋酸是首選，因為它的使硝酸少分解，由此得到高濃度的沒有分解的源。對于HF-HNO3系統(tǒng)已有廣泛的研究。通?？捎玫臐舛仁?9.2wtHF和69.5 wt 的HNO3。我們的可以觀察到，這些曲線，在高濃度的HF和低濃度的HNO3（情況下），相對應(yīng)于臨近上層頂點的區(qū)域，刻蝕速度是由硝酸濃度控制（即，蝕刻速率基本上是獨立于被乙酸稀釋HF濃度）。這是因為有過剩的HF分解在反應(yīng)期間

25、形成的SiO2 。在低濃度的HF和高濃度的HNO3，對應(yīng)于該區(qū)域的右下頂點的地方刻蝕的速度是由hf去除所形成的SIO2的能力控制的；刻蝕劑溶解在這些地方是各向同性的，是對晶體晶向不敏感的，被當(dāng)作刻蝕磨料。這里有無數(shù)用公式表達(dá)硅刻蝕的選擇，其中的許多具有特點尋常的兩種刻蝕劑CP-4ACP-8，都用來做硅片的拋光列出的是一個刻蝕著色的結(jié)用來揭露PN結(jié)的深度和定向依靠性蝕刻將會在下一部分被考慮。(P162)3.7.2 定向依賴性蝕刻一些刻蝕劑溶解給出的半導(dǎo)體晶面比其他的面要快；這就導(dǎo)致了定向依賴性蝕刻。在金剛石和閃鋅礦結(jié)構(gòu)的晶格中，111晶面比100晶面更密集的，刻蝕速度預(yù)期是比100晶面更慢，所以

26、，刻蝕速度對于111晶面來說是比較慢的。硅普通用的定向依賴性蝕刻包括KOH溶和異丙基酒精的混合物刻蝕速度是0.6UM/MIN對于100晶面，110晶面為0.1UM/MIN，和111晶面僅為0.006UM/MIN（6NM/MIN）在大約80度時；因此110，100，111晶面的刻蝕比例為100：16：1。100晶面的硅 晶向-決定的刻蝕通過二氧化硅掩模板制作了精密的型凹槽，邊緣的111晶面與100面形成45.7度的角。正如圖3.4（）左邊所示，如果掩模板的窗口足夠大又或者刻蝕時間足夠短，將形成一個型的凹槽，正如圖3.4（）右邊所示，底面的寬度是通過下面給出的：（3-17）W。是硅片面上窗口的寬度

27、和是刻蝕深度，如果110晶面的硅用來做邊緣形成111面的絕對直角的凹槽，正如圖3-4。我們能夠利用大的晶向決定的刻蝕速度去生產(chǎn)亞微米級長度器件結(jié)構(gòu)。定向依賴蝕刻在砷化鎵中和在硅中是十分不相同的，因為鎵的（111）晶面的蝕刻速度通常是最慢的，而砷的（111）晶面的蝕刻速度就最快。因此，當(dāng)掩膜窗口在符合< 110 >軸時，刻蝕剖面在一個方向是梯形的，并和對方相配合。如果掩膜窗口。如果掩膜窗口沿著< ll0 >方向旋轉(zhuǎn)45度角，我們就會獲得一個直壁槽。（P164）3.8 干蝕刻在圖形轉(zhuǎn)移行動中，抗拒模式是指由一個光刻工藝，充當(dāng)掩膜去蝕刻自己底層作用。大部分的層材料（如二氧化硅

28、，氮化硅，還有并存入金屬）都是無定形或多晶薄膜。如果他們是在濕化學(xué)蝕刻劑上蝕刻，那么蝕刻速率一般是各向同性（即橫向和縱向蝕刻速度是相同的）。用表示層金屬的厚度，l表示在抵擋掩膜下面蝕刻的橫向距離。我們可以用以下公式定義各向異性的程度 （3-18）式中，t表示時間， 和 分別表示橫向和縱向的蝕刻速度。在各向同性蝕刻中， 。濕化學(xué)蝕刻圖形轉(zhuǎn)移的主要缺點是掩膜下面層的削弱，這種蝕刻的類型會導(dǎo)致溶液的損耗。在實踐中，為各向同性刻蝕的薄膜厚度應(yīng)約為溶液要求的三分之一或更少。如果這些類型對溶液的要求遠(yuǎn)小于薄膜厚度，那么各向異性蝕刻（即*， ）必須使用。在實踐中， Af值的選擇要接近統(tǒng)一。為了達(dá)到Af=1，

29、干法刻蝕技術(shù)發(fā)展起來。干法刻蝕是和等離子體刻蝕同義的，它也是一種在低壓放電下利用等離子的技術(shù)。這種技術(shù)一般用在非常大規(guī)模集成電路中，因為他的性能，比光刻蝕有更高的精度。（P165）3.8.1 等離子體刻蝕技術(shù)等離子體是由完全或部分電離的氣體組成的混合物，包括離子電子中子。等離子形成當(dāng)一個有足夠能量的電子撞擊氣體時，引起氣體分解并電離化。等離子體靠自由電子發(fā)起，這些電子是由一些形式釋放的，如從一個負(fù)的偏置電極的場發(fā)射。這些電子的動能在電場中增加，在氣體中運動間電子不斷與氣體分子碰撞并失去能量，在碰撞中引起的能量轉(zhuǎn)移使氣體分子電離，自由電子在電場中得到動能并繼承這這個過程。因此，當(dāng)實際電壓大于這個

30、潛在的分解電壓時，一個等離子就會在反應(yīng)室中形成。等離子體中的電子濃度對于干法刻蝕是相當(dāng)?shù)偷?，一般?0的9次方到10的12次方cm-3。在一個大氣壓下，氣體分子的濃度比電子濃度高104到107。這個結(jié)果是在平均溫度為50到100度測得。因此，等離子干法刻蝕是低溫過程。圖3-5是兩個干化刻蝕系統(tǒng)的示意圖。圖3-5(a)是一個濺射刻蝕系統(tǒng)。用的是相對比較高能量(I>500eV)的惰性氣體離子比如氬離子。那個被刻蝕的晶片(也叫做靶材)放在正電極上而氬離子在外加電場的作用下做加速運動來轟擊靶材的表面。通過動量的轉(zhuǎn)換表面的原子會揮發(fā)掉和被刻蝕掉典型的濺射刻蝕工作壓力是0.01到0.1托。電場的方向

31、是垂直于靶材表面以致于在工作壓力下氬離子以垂直方式到達(dá)表面。本質(zhì)上沒有離子轟擊到被刻蝕的側(cè)邊。因此擁有高的橫向刻蝕速度VV和高的各向異性。但是，濺射刻蝕法有一個主要的缺陷低的選擇性，也就是說，大多數(shù)材料的刻蝕速度都非常接近因此我們不能只刻蝕一層而對下面的材料不進行刻蝕。圖3-5(b)是一個平行板等離子體刻蝕系統(tǒng)的示示意圖。等離子體被限制在兩個非常近的電極之間氣體分子包括一種或者多種鹵族元素原子它門通過氣體閥門引進到里面。典型的工作氣壓相當(dāng)高，從0.1到10個托.另一種由離子刻蝕的方法叫做反應(yīng)離子刻蝕。這個方法使用到的裝置跟濺射法的裝置相類似。但是，在反應(yīng)離子刻蝕法中惰性等離子體被分子等離子體所

32、代替，這與等離子刻蝕法相類似在適當(dāng)條件下，反應(yīng)離子刻蝕法與等離子體刻蝕法可以得到高的選擇性與高的各向異性。（P167）3.9集成器件微波，光學(xué)和功率器件一般使用分立器件。例如，碰撞雪崩及渡越時間二極管被作為微波發(fā)生器，注入式激光器作為光源，半導(dǎo)體閘流管作為一個高功率開關(guān)。然而很多電子系統(tǒng)都是由集成電路構(gòu)建它是一個由有源器件(如晶體管)和無源器件(如電阻電容)組成的結(jié)合體分布在單晶半導(dǎo)體的表面和內(nèi)部通過金屬化圖形進行互連.這一部份我們把之前所描述的基本工藝總結(jié)起來來在集成電路上制造有源器件與無源器件.因為集成電路要害的元素是晶體管，所以發(fā)展特殊加工順序以最優(yōu)化其性能。我們將考慮三種主要與IC工藝

33、相關(guān)的類型：雙極型晶體管，金屬氧化物半導(dǎo)體場效應(yīng)晶體管，金屬半導(dǎo)體場效應(yīng)管。圖3-6表明，在IC制造中各主要工藝步驟之間的相關(guān)關(guān)系。一塊拋光的有著特殊電阻率和晶向的晶片被用作初始材料。薄膜形成步驟包括外延生長半導(dǎo)體薄膜，熱生長氧化薄膜和沉積多晶硅，介質(zhì)和金屬薄膜。薄膜形成之后，經(jīng)常要利用擴散，離子注入進行雜質(zhì)的注入或者進行光刻。光刻之后常常要進行腐蝕然后進行另一種雜質(zhì)注入或薄膜生成，最終的IC是將每一層掩膜版的圖形按順序轉(zhuǎn)移到硅片上形成的。一級一級的制作在半導(dǎo)體晶片表面。工藝之后，每一塊晶片包含了上百個相同外形的芯片（或切片），通常每邊邊長在1-10mm之間。如圖3-7（a）所示。芯片被鋸成或

34、切成獨立的：圖3-7（b）所示，一個獨立芯片。單個MOSFET和單個晶體管的頂視圖如圖3-7（c）所示，給出一些樣品的相關(guān)尺寸的透視圖。有問題的芯片經(jīng)常在上面涂黑點作為標(biāo)記。好的芯片被選擇和包裝起來，用于提供在一個適當(dāng)?shù)臒岬?，電的及其環(huán)境的電學(xué)應(yīng)用。IC芯片可能包括從幾個元件（晶體管，二極管，電阻，電容等）到多達(dá)上百萬個或者更多。自從1958年IC的發(fā)明，一個先進芯片上的元件數(shù)量成指數(shù)增長。我們經(jīng)常提到一塊IC的復(fù)雜程度，如SSI的每個芯片高達(dá)100個元件，MSI的每個芯片高達(dá)1000個元件，LSI的每個芯片高達(dá)100000個元件，而VLSI的每個芯片有著更大數(shù)目的元件。在這個章節(jié)，我們介紹了

35、兩種VLSI芯片：一種包含了超過150000個元件的32位微處理器芯片；和一種包含了超過2200000個元件的1M隨機存取存儲器。（P169）3.9.1 無源器件為了形成一個IC電阻，我們可以在一塊Si襯底上的熱生長SiO2層上開個窗口，然后注入（或擴散）相反導(dǎo)電類型的雜質(zhì)到晶片上。圖3-8畫出了兩個電阻的頂視圖和橫截圖。一個是任意形狀，而另一個是條形。首先考慮條形電阻，p型材料的薄層的電導(dǎo)率微分與它厚度dx在x上的關(guān)系 dG = qpp(x) dx （3-19）其中W是柵寬而L是柵長（在此時忽略了邊緣接觸面積）。整個柵極注入?yún)^(qū)的總電導(dǎo)由（3-20）給出。G = JdG = q L.)o pp

36、(x)dx （3-20）其中xj是結(jié)深。如果up（空穴濃度的函數(shù)）和p（x）的分布已知，那么總電導(dǎo)就可以從Eq.3-20推算出來。我們可以得出（3-21）其中g(shù)q0xupp（x）dx是方塊電阻的電導(dǎo)，就是說當(dāng)L=W時，Gg。所以，電阻由（3-22）給出。其中1g通常是用稱為方塊電阻的符號R表示，方塊電阻的單位是歐姆每平方。許多集成電路中的電阻是通過在掩膜板上同時定義不同的幾何圖形來制作的。因相同的工藝循環(huán)用于這些電阻，所以把電阻分離成兩個部分是不難的，方塊電阻是由注入或擴散工藝決定的。只要知道方塊電阻的值，電阻就由L和W的比值或圖案上方塊的個數(shù)決定。邊緣接觸面積會把額外的電阻引入到集成電路的電

37、阻中。每個邊緣接觸大概相當(dāng)于0.65方塊。對于不規(guī)則形狀的電阻來說，彎曲處的電場線不是統(tǒng)一穿過電阻而是集中指向內(nèi)轉(zhuǎn)角的。一個在轉(zhuǎn)角處的方塊不是奉獻精確的一個方塊值，而大概是0.65個方塊。舉個例子，一個90um長和10un寬的電阻包含了9個方塊。兩個邊緣接觸面積相當(dāng)于1.3個方塊。如果注入層的方塊電阻為1千歐每方塊，那么這個電阻的阻值為10.3k歐。在集成電路中的電容有兩種基本類型：MOS電容和pn結(jié)。MOS（金屬氧化物半導(dǎo)體）電容可以通過以一個重?fù)诫s區(qū)（如發(fā)射區(qū)）作為一個極板，以金屬電極作為另外一個極板和intervening氧化層作為介質(zhì)來制作。為了形成一個MOS電容，在硅襯底上通過熱生長

38、形成一個厚氧化層。然后，通過光刻形成一個窗口再在氧化層上刻蝕掉。擴散和離子注入用于在窗口區(qū)形成p區(qū)，而周邊的的厚氧化層則作為掩膜板。而比較薄的氧化層按照金屬化的步驟在窗口區(qū)熱生長。單位面積的電容由(3-23)給出。其中，是二氧化硅的電介質(zhì)常數(shù)而d是薄氧化層的厚度。為了更大程度的提高電容，我們已經(jīng)開始研究高介電常數(shù)的絕緣材料。MOS電容和外加電壓無關(guān)，是因為較低電極是由重?fù)诫s材料制作而成的。這同時也能降低串聯(lián)電阻。Pn結(jié)有時也會在集成電路中作為電容器。它的詳細(xì)工藝我們會在3.9.2中考慮，因為它是雙極型三極管的組成部分。作為一個電容器，器件通常是反向偏置的，就是說，p區(qū)是關(guān)于n區(qū)反向偏置的。電容

39、器的值不是常數(shù)而是隨著（VRVbi）-12的變化而變化的。其中VR是外加電壓而Vbi是內(nèi)建電勢。通常認(rèn)為它的串聯(lián)電阻比MOS電容要大，因為p區(qū)的電阻率比p重?fù)诫s區(qū)要高的多。（P172）3.9.2雙極工藝在集成電路應(yīng)用，特別是超大規(guī)模集成電路應(yīng)用來說，雙極晶體管必須降低尺寸才能滿意高密度的要求。集成電路中的雙極晶體管和分立晶體管的主要區(qū)別在于集成電路中所有的電極接觸都是位于晶片表面，而每個晶體管必須進行電隔離以防止器件中的互相影響。1970年之前，橫向和縱向隔離已經(jīng)應(yīng)用在pn結(jié)中，而橫向p隔離區(qū)總是反向偏置的。在1971年，熱氧化工藝用于橫向隔離，導(dǎo)致器件尺寸的明顯下降，因為基區(qū)和集電區(qū)cont

40、act about隔離區(qū)。在20世紀(jì)70年代中期，發(fā)射區(qū)被擴展到walls of 氧化層，導(dǎo)致了另外的在面積上的減少?，F(xiàn)在，所有的橫向和縱向尺寸都已經(jīng)被減小，而且發(fā)射stripe寬度已達(dá)到微米級。集成電路中用到的雙極晶體管主要是npn型的，由于它基區(qū)少子的高遷移率，可以獲得比pnp更高速的性能。橫向氧化隔離方法不僅能減小器件尺寸，而且由于二氧化硅的小介電常數(shù)而減小了寄生電容。我們考慮制作器件的主要工藝步驟。npn雙極晶體管的原材料是p型輕摻雜的，111面的或100面拋光的硅晶片。因為PN結(jié)是在半導(dǎo)體里面形成的，晶向的選擇不像在制作MOS器件時那么重要。第一步是形成一層掩埋層，掩埋層的主要目的是

41、使集電極的串聯(lián)電阻降到最低。一層厚度為0.5到1微米的薄氧化層通過熱生長方式長在晶片上然后在上面開一個窗口。一定數(shù)量經(jīng)過精確控制的低能量砷原子被注入到這個窗口區(qū)域中這個操作可以稱為預(yù)擴散。接著利用高溫激活來形成一個N型的掩埋層這個N型的掩埋層通常有一個典型的數(shù)值為20歐姆每方的方塊電阻。第二步是沉積一層N型外延層。氧化層被去掉后晶片就放在一個外延反應(yīng)器中作外延生長。外延層的厚度和摻雜濃度由器件的最終性能來決定。模仿電路(有著更高的電壓增益的)需要更厚的層厚度(約為10微米)和更低的摻雜濃度(約為5*1015cm-3)，數(shù)字電路(有著較低的開關(guān)電壓的)則需要較薄的層厚(約為3微米)和較高的摻雜濃

42、度(約為2*1016cm-3)。圖3 - 9b所示的橫截面，我們可以注意到社里存在一些從埋層到外延層的向外擴散。為了減少這種向外擴散應(yīng)該采用一種低溫工藝和用一種有低擴散系數(shù)的雜質(zhì)來進行埋層的制作。第三步是形成一個橫向氧化隔離區(qū)。在外延層通過熱生長的方式生長一層薄氧化墊層(約為50納米)后跟著就進行氮化硅層的沉積(約為100納米)。假如那一層氮化物層是直接沉積在硅片上而不是沉積在氧化物墊層上。（P177第十行）多晶硅可以通過SiHC13在有氫氣的參與下熱分解或者在3.2節(jié)里所描述的硅烷的熱分解的方法來進行沉淀。最后晶片的單晶硅組分的一邊下陷而形成了一個框架結(jié)構(gòu)。由此形成的晶片包含了所需的相互由一

43、層介電層隔開的單晶硅溝道，利用這些溝道可以制造許多不同種類的器件。相對于橫向氧化隔離層技術(shù)來說這種技術(shù)的主要好處在于它有較好的隔離效果，而它的缺點是在沉積多晶硅操作時需要在晶片上進行精確的機械對準(zhǔn)和由多晶硅高溫沉積時所產(chǎn)生的晶片翹曲。因為這些缺點和形成隔離所增加的工序電介質(zhì)隔離方法主要用來制作較高電壓的集成電路或者對發(fā)光發(fā)熱輻射不敏感的電路。這種方法對上述電路如此重要以致于在隔離層下由高能輻射產(chǎn)生的電子空穴對不能參加在隔離溝道上定位器件的那一道工序?，F(xiàn)在可以把在前一節(jié)所敘述的無源和有源器件的工藝步驟結(jié)合起來顯示各種各樣的集成電路是如何制成的。舉一個例子我們將考慮雙極管反相器電路它也是大部分?jǐn)?shù)字

44、系統(tǒng)的一個基本元件。反相器的作用就是使它的輸出邏輯狀態(tài)與它的輸入邏輯狀態(tài)相反.。換句話說當(dāng)輸入法為邏輯0時.輸出就為邏輯1反之亦然，從電壓的高低和正邏輯的形式來看它意味著在低電壓輸入的條件下輸出就會是一個高電平。一個邏輯反相器雙極晶體管的典型電路如圖3- 10a所示一個IC的電路透視圖如圖3- 10b。(可看到的是)雙極晶體管和以橫向氧化隔離技術(shù)方法制成的電阻。為了更清晰地看懂示意圖另外的那層介電層并未畫出圖3-10c 表示了雙極型反相器的電壓傳輸特性。傳輸特性表示了輸出電壓與出入電壓有關(guān)，當(dāng)輸入電壓（Vi）小于開啟電壓Vbe(on)時，該晶體管工作在截止區(qū)；并且集電極電流Ic接近于0和輸出電

45、壓Vo近似等于（Vcc-IcRc）Vcc5V。當(dāng)Vi增加到上面的Vbe(on)值時，晶體管導(dǎo)通并且進入正的有源區(qū)，在這個有源區(qū)里集電極電流與基極電流有著IcoIbRc。因此，電壓方向變成相反的。當(dāng)有足夠的輸入電壓時，輸出電壓將下降直到晶體管進入飽和區(qū)。在飽和區(qū)內(nèi)，隨著輸入電壓進一步增加，輸出電壓依然保持在一個常數(shù)的低電平。集成注入邏輯(I2L)廣泛用于集成電路的邏輯和記憶設(shè)計中。I2L吸引的功能包括和雙極型晶體管加工工藝的兼容性，靈活的布圖，和高的集成度?；镜倪壿媶卧ㄒ粋€橫向PNP晶體管(Q1)和一個有多重集電極的反向垂直NPN晶體管(Q2)。在側(cè)面的PNP型晶體管，它的P型發(fā)射區(qū)和集電

46、區(qū)是在NPN型晶體管制造步驟中基區(qū)注入或擴散時同時形成的。它的外延層提供了基區(qū)。由于電流的流向主要向側(cè)面方向，所有這個器件稱為橫向晶體管。橫向晶體管的優(yōu)點是比起標(biāo)準(zhǔn)的NPN晶體管的制造所必需的工藝步驟，它沒有要求額外的工藝步驟。但是，橫向晶體管的性能要比垂直NPN晶體管的差，因為從發(fā)射極注入的某些載流子垂直流向N+埋層，這些載流子在基區(qū)復(fù)合并且不利于集電極電流；因此，電流增益較低。對于垂直NPN晶體管反相器，埋層充當(dāng)了它的發(fā)射極，側(cè)面的PNP晶體管的集電區(qū)充當(dāng)了他的基極，而頂部的N+區(qū)域作為它的多重集電極。當(dāng)節(jié)點E在一個固定的正偏壓和一個高輸入電壓（邏輯1）提供應(yīng)Vi，附加電流從側(cè)面的PNP晶

47、體管Q1的發(fā)射極注入到它的集電極，該極也是Q2的基極，因此器件Q2進入飽和狀態(tài)。這樣就導(dǎo)致了Q2的輸出電壓（Vo）下降為一個邏輯0。因此，I2L能實現(xiàn)一個邏輯反相器的功能。由于I2L在多重集電極與共射極之間沒有要求有電阻或隔離區(qū)域，所有它的集成度可以達(dá)到很高。I2L的結(jié)構(gòu)使用橫向氧化隔離，它的制造和在第3.9.1節(jié)描述的雙極型晶體管工藝是兼容的。（P180）3.9.3 MOSFET技術(shù)目前， MOS場效應(yīng)晶體管在超大規(guī)模集成電路中是占主導(dǎo)地位的器件。跟其他類型的器件相比，它能以較小尺寸成規(guī)模地生產(chǎn)。MOS場效應(yīng)晶體管技術(shù)，可劃分為NMOS （ N溝道MOSFET ）技術(shù)和CMOS （互補MOS

48、器件）技術(shù)，在同一芯片上，提供N通道和P溝道MOSFET 。這兩種技術(shù)是有吸引力的，因為NMOS電路比雙極型晶體管需要較少的加工步驟，相比雙極晶體管和NMOS集成電路，CMOS電路大大降低了電力消耗。在70年代初，柵極長度為7.5um，相應(yīng)的設(shè)備面積約為6000um2 。隨著器件尺寸的縮減，因此在設(shè)備區(qū)大幅縮小。對于柵極長度為1um的MOSFET來說，該器件面積縮小為早期MOSFET的不到1 。我們期待裝置繼續(xù)小型化下去。我們在第3.10中將討論器件的根本限制。圖3 -11 是顯示了在金屬化之前一個N溝道MOS器件的示意圖。頂層是一個磷摻雜二氧化硅（P玻璃） ，它被用來作為多晶硅柵和金屬柵之間

49、的絕緣體。比較圖3 -1 1與圖3 - 10 的雙極型晶體管觀察到一個MOSFET的基本結(jié)構(gòu)相當(dāng)簡樸。雖然這兩種器件都采用橫向氧化分離層，MOSFET不需要垂直隔離層，而雙極晶體管需要N + - p結(jié)的埋層。而在MOS場效應(yīng)管中的摻雜形貌不像雙極晶體管中那樣復(fù)雜它的摻雜分布的控制也不是那么重要。我們將在3-11中討論常用器件制作的主要工藝步驟。（P182）第四步是形成源級和柵極。當(dāng)柵極形成圖案以后，它可作為砷注入的掩模版（( 30keV - l016 cm-2 ）來形成源極和漏極，其具有相對于柵極的自對準(zhǔn)性。在這一階段，柵極的重疊是由于離子注入的橫向離散作用（對于 30千電子伏特的砷，AR只有

50、5 nm ） 。假若使用低溫工藝下一步中使橫向擴散最小，這些寄生在柵-漏極和源-漏極的耦合電容比柵極溝道中的電容要小的多。最后一個步驟是金屬化。摻磷的氧化物（磷玻璃）沉積在整個晶片上在加熱晶片得到光滑表面形貌之后。接觸窗口在磷玻璃上定義和刻蝕。一層金屬層，比如說鋁，然后被沉積和形成圖案。一個完成好的MOSFET的橫截面由圖3 12（c）顯示，其對應(yīng)的頂部視圖由圖3 12（d）顯示。柵極接觸一般做在有源器件的外面區(qū)域防止對薄薄的柵極氧化層可能的傷害。在NMOS工藝中，有六步薄膜生長工藝，四步光刻工藝，三步離子注入工藝和四步刻蝕工藝。對于基本的雙極型工藝來說節(jié)省了兩步的光刻工藝和一步的注入工藝。N

51、MOS 邏輯門：圖3 -13 (a)顯示了基本邏輯門的電路，兩個輸入或門，其含有兩個增強型MOSFET（這些器件稱為驅(qū)動器）一個耗盡型MOSFET（稱作負(fù)荷），或門的版圖由圖3- 13(b)顯示，柵極中沿著線AA的橫截面由圖3- 13(c)顯示。（P186）圖3.14B顯示了DRAM存儲單元的布局(結(jié)構(gòu))圖3.14C顯示了通過AA 橫跨結(jié)的互聯(lián).寄生電容用溝道區(qū)作為一個極而多晶硅柵則作為一個極氧化柵作為電介質(zhì).在平等的線上是鋁能最大限度減少RC延遲.縱線通過N+擴散來形成.MOS管的漏極作為一個導(dǎo)電接觸處它在反轉(zhuǎn)層之間并在存儲門和運輸門的下面.這漏極能通過多晶硅的接觸來控制.第二塊多晶硅極被分

52、離從第一塊多晶硅電容極上通過一個氧化層這個氧化層是在第二個電塊被確定前用熱生長在第一層的SI片上的.縱線上的改變發(fā)生在存儲層和輸運層下面.圖3.15A顯示一個CMOS反相器.高摻雜PMOS器件的門與低摻雜NMOS器件的門相連.所有用MOSFET制成的器件對于PMOS管其外加電壓應(yīng)小于零對于NMOS管則電壓大于零.當(dāng)輸入VI等于零或一個正電壓時PMOS器件關(guān)閉而NMOS器件開啟因此.輸出電壓V0等于零.CMOS反相器的性能有一個與其它反想器類似的漂移特性.然而CMOS反想器有獨特的前景.在邏輯門里一個器件通過多種路徑從VDD到零是不導(dǎo)通的.電流在穩(wěn)態(tài)門的流動是一個小漏電流只有器件都開啟有效電流流

53、過CMOS反想器.因此，平均功耗小，數(shù)量級在納瓦。由于元件數(shù)量隨著每片增加，功率消耗成為一個主要的制約因素。低功耗是CMOS電路最有吸引力的特征之一。圖 3 -1 5（ B ）顯示一個C MOS反相器的布局，并圖3 -1 5（三）顯示器件沿著A-A線得到的橫截面。在工藝中，將一個P 槽（也稱為一個P阱）第一次注入到和隨后進入到N襯底。 p型摻雜濃度必須足夠高以至于超過N襯底的補償型底下的摻雜量。隨后的工藝在P 槽對于N溝道MOSFET和之前描述的是相同的。對于P溝道MOSFET ，11B或49（ bf2 ） +離子注入到N襯底上，形成源漏區(qū)。一個溝道的75as離子的注入，可以用于調(diào)整閾值電壓，

54、同時在P溝道器件四周，一個n溝道截止形成在氧化層的下面。由于該P 槽和額外的步驟必須制造在P溝道MOSFET中，制造一個CMOS電路的步驟的數(shù)量，基本上比制造一個NMOS電路的高出一倍，。因此，我們得到工藝的復(fù)雜和功率消耗的減少之間的交換。如上文所述的代替P 槽，一個轉(zhuǎn)換方法是用一個n槽形成的P型襯底。在這種情況下，n型摻雜濃度必須足夠高以至于超過補償量對于p襯底的底下?lián)诫s量（即，ND>NA） 。在兩種的P 槽和N 槽中的方法中，頻道的流遷移率將會退化，因為遷移率是由總摻雜濃度（NA+ND）決定的。最近一項方法使用兩個分立的槽注入到一個輕摻雜的襯底。這就是所謂的雙槽法。因為沒有過多補償需

55、要在任何一個雙槽，更高的溝道遷移率可以得到。所有的CMOS電路都存在勢能對于一個麻煩的問題叫做柵所效應(yīng)，這是與寄生的雙極晶體管有關(guān)系。我們注意到一個N-P-N晶體管能夠形成一個N+源極或者漏極作為它的發(fā)射極，P槽作為它的基極，以及臨近的N槽作為它的集電極。類似地，一個P-N-P晶體管能夠形成一個P+源極或者漏極作為它的發(fā)射極，以及N槽和P槽分別地作為它的基極和集電極。這兩個晶體管可以被結(jié)合在一起作為一個半導(dǎo)體閘流管。如果兩個晶體管電流增量的乘積比閘流管的大，那么就會有一個大的電流在Vdd和Vcc之間通過，這種現(xiàn)象就是我們所熟知的柵鎖效應(yīng)。由于這個大電流的存在，柵鎖效應(yīng)就會對CMOS電路產(chǎn)生一個

56、永久的損害。為了避免這種柵鎖效應(yīng)，我們必須減小這種由寄生二極管產(chǎn)生的電流增量。一種方法就是采用金原子注入或者中子輻照去降低少數(shù)載流子的壽命。不過，這是一種不同于控制和增加漏電流的方法。一個有效的技術(shù)是使用溝道隔離。在這種技術(shù)中，溝道是在一個各向異性濺射反應(yīng)的硅上面形成的。在溝道的底部和周圍熱生長了一層氧化層，而這個溝道而后將被多晶硅和氧化硅沉積所填充。由于n溝道和p溝道器件被這個被填充的溝道物理地隔離開了，所以這種技術(shù)能夠消除柵鎖效應(yīng)。在一個100mm的硅晶圓中包含了48個32位的微處理器芯片和8個測試芯片。從確定平坦的晶圓中，我們認(rèn)可了<100>面作為n型晶圓的導(dǎo)向面。這種器件按

57、照2um薄溝道CMOS的設(shè)計規(guī)則而被制造。每個芯片的面積大約是100mm2，這其中包含了150 000個組元。該芯片的運算速度位每秒10萬次，而它在全速工作時所消耗的功率僅為700mW。兩個這樣的器件形成了一個與有著多晶硅電阻測壓元件的靜態(tài)隨機存儲器類似的靜態(tài)存儲元件。像這種靜態(tài)隨機存儲器，當(dāng)其在提供的更低的功率下工作時，能夠充分地減少元件的數(shù)量。另外一種CMOS潛在有用的技術(shù)就是絕緣硅（SOI）結(jié)構(gòu)。P215：P216：3.10.1內(nèi)在的器件局限我們首先要考慮的量子極限，其中定義一個物理操作實現(xiàn)在一段時間t必須包括一個能源 E>=h/t（3 - 2 4）這里h是普朗克常數(shù)簡化。此能量被轉(zhuǎn)換為熱量。在操作過程中功耗是P=E/t=h/t（ 3 -2 5）這是每單元操作功耗一個下限。 進行操作的速度10ps（ 10-11 s） ，在一個開關(guān)器件其最低功耗可以從方程.3-24中獲得是在數(shù)量級為10-23 j單位操作。而對于一個MOSFET實際值約為10-14 J，量子極限來說這是相當(dāng)難達(dá)到的。 另一種內(nèi)在的器件限制是柵極氧化厚度。當(dāng)柵氧化層低于5 nm處，有一個有限概率電子穿過柵氧化層通過量子力學(xué)隧道過程。為了是器件能夠正常運行，這個隧道電流要小。因此， 隧道效應(yīng)要求柵氧化層的一