四位超前進位加法器

1、四位超前進位加法器1 實驗?zāi)康木毩?xí)在Modesim下編寫Verilog程序，熟悉Modelsim運行過程，并學(xué)會用Verilog語言編寫一個四位超前進位加法器。2 實驗要求編寫一個四位的具有超前進位功能的程序?qū)崿F(xiàn)超前進位加法；并且編寫一測試程序來測試該模塊。3. 實驗內(nèi)容及步驟l 3.1實驗內(nèi)容編寫四位超前進位加法器程序及測試程序l 3.2本次所實現(xiàn)的功能描述輸入兩個四位二進制數(shù)和一個二進制數(shù)進位輸入，輸出一個二進制結(jié)果和一個二進制數(shù)進位輸出l 3.3具體步驟如下：1打開Modelsim軟件，建立工程，鍵入工程名后，再在下面路徑添加一個自己的文件夾。在工程下建立兩個文件分別為功能模塊文件和測試

2、激勵模塊文件。2雙擊模塊文件進入文件后編寫代碼。3保存文件，編譯，如果程序出錯對程序則進行修改。然后再編譯，編譯成功后進行仿真。4單擊運行并添加波形，觀察仿真結(jié)果是否符合事先的設(shè)計。若不符合，則繼續(xù)修改代碼直至符合事先的設(shè)計要求。源程序：module add_4(a,b,c_in,c_out,sum);input 3:0 a,b;input c_in;output 3:0 sum;output c_out;wire 2:0 c;wire 3:0 p;wire 3:0 g;wire 9:0 k;xor(p0,a0,b0);xor(p1,a1,b1);xor(p2,a2,b2);xor(p3,a3

3、,b3);and(g0,a0,b0);and(g1,a1,b1);and(g2,a2,b2);and(g3,a3,b3);and(k0,p0,c_in);or(c0,k0,g0);and(k1,p1,g0);and(k2,k1,c_in);or(c1,g1,k1,k2);and(k3,p2,g1);and(k4,k3,g0);and(k5,k4,c_in);or(c2,g2,k3,k4,k5);and(k6,p3,g2);and(k7,k6,g1);and(k8,k7,g0);and(k9,k8,c_in);or(c_out,g3,k6,k7,k8,k9);xor(sum0,p0,c_in);

4、xor(sum1,p1,c0);xor(sum2,p2,c1);xor(sum3,p3,c2);endmodule測試程序：module adder_th;reg 3:0 a,b;reg c_in;wire 3:0 sum;wire c_out;integer i,j;add_4 f0(.a(a),.b(b),.c_in(c_in),.sum(sum),.c_out(c_out);always #5 c_in=c_in;initialbegin a=4'b0; b=4'b0; c_in=1'b0; i=0; j=0;endinitialbegin for(i=0;i&l

5、t;16;i=i+1) for(j=0;j<16;j=j+1) begin #5 a=i; b=j; endendinitialbegin $monitor($time,"a=%d,b=%d,c_in=%b _ _ _ sum=%d,c_out=%b",a,b,c_in,sum,c_out);endendmodule測試輸出結(jié)果：測試波形：4. 實驗總結(jié)這是第二次用Verilog做實驗，在使用Modesim方面還不熟練，在經(jīng)過一定的練習(xí)之后終于可以簡單的使用它了。這個程序?qū)τ谖襾碚f有一定的難度，雖然數(shù)字電路這門課學(xué)過超前進位加法器的原理，但要真正的用Verilog語言實現(xiàn)還是不簡單的，