數(shù)字電路第3章

1、1 Digital logicDigital logic 第六次課第六次課 數(shù)字電路數(shù)字電路咸寧學(xué)院計算機系計算機工程教研室 饒彬2 第第 三三 章章集集 成成 門門 電電 路路 與與 觸觸 發(fā)發(fā) 器器3 集成門電路和觸發(fā)器等邏輯器件是實現(xiàn)數(shù)字系統(tǒng)功能的集成門電路和觸發(fā)器等邏輯器件是實現(xiàn)數(shù)字系統(tǒng)功能的物質(zhì)基礎(chǔ)。物質(zhì)基礎(chǔ)。 隨著微電子技術(shù)的發(fā)展，人們把實現(xiàn)各種邏輯功能的元器件及其連線都集中制造在同一塊半導(dǎo)體材料小片上，并封裝在一個殼體中，通過引線與外界聯(lián)系，即構(gòu)成所謂的集成集成電路塊，電路塊，通常又稱為通常又稱為集成電路芯片。集成電路芯片。 采用集成電路進行數(shù)字系統(tǒng)設(shè)計的優(yōu)點：優(yōu)點： 可靠性高、

2、可維性好、功耗低、成本低等優(yōu)點，可以大可靠性高、可維性好、功耗低、成本低等優(yōu)點，可以大大簡化設(shè)計和調(diào)試過程。大簡化設(shè)計和調(diào)試過程。 4 本章知識要點本章知識要點: 半導(dǎo)體器件的開關(guān)特性；半導(dǎo)體器件的開關(guān)特性； 邏輯門電路的功能、外部特性及使用方法；邏輯門電路的功能、外部特性及使用方法； 常用觸發(fā)器的功能、觸發(fā)方式與外部工作特性。常用觸發(fā)器的功能、觸發(fā)方式與外部工作特性。5 3.1 數(shù)字集成電路的分數(shù)字集成電路的分類類 數(shù)字集成電路通常按照所用半導(dǎo)體器件的不同或者根據(jù)集成規(guī)模的大小進行分類。一一. . 根據(jù)所采用的半導(dǎo)體器件進行分類根據(jù)所采用的半導(dǎo)體器件進行分類 根據(jù)所采用的半導(dǎo)體器件，數(shù)字集成

3、電路可以分為兩大類。兩大類。 1.雙極型集成電路：雙極型集成電路：采用雙極型半導(dǎo)體器件作為元件。主要特點是速度快、負載能力強，但功耗較大、速度快、負載能力強，但功耗較大、 集成度較低。集成度較低。 2.單極型集成電路單極型集成電路(又稱為又稱為MOS集成電路集成電路): 采用金屬-氧化 物半導(dǎo)體場效應(yīng)管(Metel Oxide Semiconductor Field Effect Transister)作為元件。主要特點是結(jié)構(gòu)簡單、制造方便、集結(jié)構(gòu)簡單、制造方便、集 成度高、功耗低，但速度較慢。成度高、功耗低，但速度較慢。6 雙極型集成電路又可進一步可分為：雙極型集成電路又可進一步可分為： T

4、TL(Transistor Transistor Logic)電路；電路； ECL(Emitter Coupled Logic)電路；電路； I2L(Integrated Injection Logic)電路。電路。 TTL電路的電路的“性能價格比性能價格比”最佳，應(yīng)用最廣泛。最佳，應(yīng)用最廣泛。MOS集成電路又可進一步分為：集成電路又可進一步分為： PMOS( P-channel Metel Oxide Semiconductor)； NMOS(N-channel Metel Oxide Semiconductor)； CMOS(Complement Metal OxideSemiconduc

5、tor)。 CMOS電路應(yīng)用較普遍，因為它不但適用于通用邏電路電路應(yīng)用較普遍，因為它不但適用于通用邏電路的設(shè)計，而且綜合性能最好的設(shè)計，而且綜合性能最好 。7 二根據(jù)集成電路規(guī)模的大小進行分類二根據(jù)集成電路規(guī)模的大小進行分類通常根據(jù)一片集成電路芯片上包含的邏輯門個數(shù)或元件個數(shù)，分為 SSI 、MSI 、LSI 、VLSI。 1. SSI (Small Scale Integration ) 小規(guī)模集成電路小規(guī)模集成電路: 邏輯門數(shù)小于10 門(或元件數(shù)小于100個)；2. MSI (Medium Scale Integration ) 中規(guī)模集成電路中規(guī)模集成電路: 邏輯門數(shù)為10 門99 門

6、(或元件數(shù)100個999個)；3. LSI (Large Scale Integration ) 大規(guī)模集成電路大規(guī)模集成電路: 邏輯門數(shù)為100 門9999 門(或元件數(shù)1000個99999個)；4. VLSI (Very Large Scale Integration) 超大規(guī)模集超大規(guī)模集 成電路成電路: 邏輯門數(shù)大于10000 門(或元件數(shù)大于100000個)。 8 3. 2 半導(dǎo)體器件的開關(guān)特性半導(dǎo)體器件的開關(guān)特性數(shù)字電路中的晶體二極管、三極管和數(shù)字電路中的晶體二極管、三極管和MOS管等器件一般是管等器件一般是以開關(guān)方式運用的，其工作狀態(tài)相當于相當于開關(guān)的以開關(guān)方式運用的，其工作狀態(tài)

7、相當于相當于開關(guān)的“接通接通”與與“斷開斷開”。 由于數(shù)子系統(tǒng)中的半導(dǎo)體器件運用在開關(guān)頻率十分高的電路中(通常開關(guān)狀態(tài)變化的速度可高達每秒百萬次數(shù)量級甚至千萬次數(shù)量級)，因此，研究這些器件的開關(guān)特性時，不僅要研究它們在導(dǎo)通與截止兩種狀態(tài)下的靜止特性靜止特性，而且還要分析它們在導(dǎo)通和截止狀態(tài)之間的轉(zhuǎn)變過程，即動態(tài)特性動態(tài)特性。9 靜態(tài)特性是指二極管在導(dǎo)通和截止兩種穩(wěn)定狀態(tài)下的特性。靜態(tài)特性是指二極管在導(dǎo)通和截止兩種穩(wěn)定狀態(tài)下的特性。典型二極管的靜態(tài)特性曲線(又稱伏安特性曲線)如下圖所示。3.2.1 晶體二極管的開關(guān)特性晶體二極管的開關(guān)特性一靜態(tài)特性一靜態(tài)特性 1. 正向特性正向特性 ： 門檻電壓

8、門檻電壓 ( UTH )：使二極管開始導(dǎo)通的正向電壓，有時又稱為導(dǎo)通電壓 (一般鍺管約0.1V，硅管約0.5V)。 正向電壓 UF UTH ：管子截止，電阻很大、正向電流 IF 接近于 0， 二極管類似于開關(guān)的斷開狀態(tài) ； 正向電壓 UF = UTH ：管子開始導(dǎo)通，正向電流 IF 開始上升； 正向電壓 UF UTH (一般鍺管為0.3V，硅管為0.7V) ：管子充分導(dǎo)通， 電阻很小，正向電流IF 急劇增加，二極管類似于開關(guān)的接通狀態(tài)。10 2 反向特性反向特性 二極管在反向電壓 UR 作用下，處于截止狀態(tài)，反向電阻 很大，反向電流 IR 很?。▽⑵浞Q為反向飽和電流，用 IS 表 示，通?？珊?/p>

9、略不計 ），二極管的狀態(tài)類似于開關(guān)斷開。二極管的狀態(tài)類似于開關(guān)斷開。而 且反向電壓在一定范圍內(nèi)變化基本不引起反向電流的變化。注意事項：注意事項： 正向?qū)〞r可能因電流過大而導(dǎo)致二極管燒壞。組成 實際電路時通常要串接一只電阻 R，以限制二極管的正向電 流； 反向電壓超過某個極限值時，將使反向電流IR突然猛 增，致使二極管被擊穿（通常將該反向電壓極限值稱為反向擊反向擊 穿電壓穿電壓UBR），一般不允許反向電壓超過此值。11 二極管組成的開關(guān)電路圖如圖（a）所示。二極管導(dǎo)通 狀態(tài)下的等效電路如圖(b)所示，截止狀態(tài)下的等效電路如圖 (c)所示，圖中忽略了二極管的正向壓降。 二極管開關(guān)電路及其等效電路

10、DU0RR斷開R關(guān)閉(a)(b)(c)由于二極管的單向?qū)щ娦裕栽跀?shù)字電路中經(jīng)常把它由于二極管的單向?qū)щ娦?，所以在?shù)字電路中經(jīng)常把它 當作開關(guān)使用。當作開關(guān)使用。12 二二. 動態(tài)特性動態(tài)特性二極管的動態(tài)特性是指二極管在導(dǎo)通與截止兩種狀態(tài)轉(zhuǎn) 換過程中的特性，它表現(xiàn)在完成兩種狀態(tài)之間的轉(zhuǎn)換需要一 定的時間。為此，引入了反向恢復(fù)時間反向恢復(fù)時間和開通時間開通時間的概念。1. 反向恢復(fù)時間反向恢復(fù)時間反向恢復(fù)時間反向恢復(fù)時間：二極管從正向?qū)ǖ椒聪蚪刂顾枰?時間稱為反向恢復(fù)時間。 當作用在二極管兩端的電壓由正向?qū)妷?UF 轉(zhuǎn)為反向 截止電壓 UR 時，在理想情況下二極管應(yīng)該立即由導(dǎo)通轉(zhuǎn)為截

11、 止，電路中只存在極小的反向電流。 實際情況如何呢？實際情況如何呢？13 實際過程如右圖所示。實際過程如右圖所示。圖中：圖中： 0t1時刻：時刻：輸入正向?qū)妷?UF，二極管導(dǎo)通，電阻很小，電路中的正向電流IF UF /R。 t1 時刻：時刻：輸入電壓由正向電壓UF 轉(zhuǎn)為反向電壓 UR，首先正向電流IF 變到一個很大的反向電流IR UR /R，該電流維持一 段時間ts后開始逐漸下降，經(jīng)過一段時間tt后下降到一個很小的 數(shù)值0.1IR(接近反向飽和電流 IS)，二極管進入反向截止狀態(tài)。ts 稱為存儲時間；稱為存儲時間；tt 稱為渡越時間；稱為渡越時間； tre=ts+tt 稱為反向恢復(fù)時間。稱

12、為反向恢復(fù)時間。14 產(chǎn)生反向恢復(fù)時間產(chǎn)生反向恢復(fù)時間tre 的原因？的原因？ 二極管外加正向電壓 UF 時，PN結(jié)兩邊的多數(shù)載流子不 斷向?qū)Ψ絽^(qū)域擴散，一方面使空間電荷區(qū)變窄，另一方面使相 當 數(shù) 量 的 載 流 子 存 儲 在 P N 結(jié) 的 兩 側(cè) 。 當輸入電壓突然由正向電壓 UF 變?yōu)榉聪螂妷篣R時，PN 結(jié)兩邊存儲的載流子在反向電壓作用下朝各自原來的方向運 動，即P 區(qū)中的電子被拉回 N區(qū)，N區(qū)中的空穴被拉回 P區(qū)，形 成反向漂移電流反向漂移電流IR 。 開始時空間電荷區(qū)依然很窄，二極管電阻很小，反向電流 IR UR /R。經(jīng)過時間ts 后，PN 結(jié)兩側(cè)存儲的載流子顯著減少，空間電

13、 荷區(qū)逐漸變寬，反向電流慢慢減??；直至經(jīng)過時間tt 后，IR 減 小至反向飽和電流IS，二極管截止。該過程如下圖所示。15 2. 開通時間開通時間開通時間：開通時間：二極管從反向截止到正向?qū)ǖ臅r間稱為開通時間。 由于PN結(jié)在正向電壓作用下空間電荷區(qū)迅速變窄，正向 電阻很小，因而它在導(dǎo)通過程中及導(dǎo)通以后，正向壓降都很 小，故電路中的正向電流IF UF/R。而且加入輸入電壓UF 后，回路電流幾乎是立即達到IF的最大值。即即:二極管的開通時間很短，對開關(guān)速度影響很小，相二極管的開通時間很短，對開關(guān)速度影響很小，相 對反向恢復(fù)時間而言幾乎可以忽略不計。對反向恢復(fù)時間而言幾乎可以忽略不計。16 3.2

14、.2 晶體三極管的開關(guān)特性晶體三極管的開關(guān)特性晶體三極管由集電結(jié)和發(fā)射結(jié)兩個PN結(jié)構(gòu)成。根據(jù)兩 個PN結(jié)的偏置極性，三極管有截止截止、放大放大、飽和飽和3種工作 狀態(tài)。 一個用NPN型共發(fā)射極晶體三極管組成的簡單電路及 其輸出特性曲線如下圖所示。一靜態(tài)特性一靜態(tài)特性17 3. 飽和狀態(tài)飽和狀態(tài) uB 0，兩個PN結(jié)均為正偏，iB IBS(基極臨界飽和電流) UCC/Rc ,此時iC = ICS(集電極飽和電流)UCC/Rc。三極管呈現(xiàn)低阻抗，類似于開關(guān)接通。1. 截止狀態(tài)截止狀態(tài) uB0，兩個PN結(jié)均為反偏，iB0,iC 0,uCE UCC。三極管呈現(xiàn)高阻抗，類似于開關(guān)斷開。2. 放大狀態(tài)放大

15、狀態(tài) uB0，發(fā)射結(jié)正偏，集電結(jié)反偏，iC =iB 。 該 電 路 工 作該 電 路 工 作特點可歸納如下：特點可歸納如下： 18 晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱為三極晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱為三極管的靜態(tài)開關(guān)特性。管的靜態(tài)開關(guān)特性。在數(shù)字邏輯電路中，三極管相當于一個由基極信號控制的在數(shù)字邏輯電路中，三極管相當于一個由基極信號控制的無觸點開關(guān)，其作用對應(yīng)于觸點開關(guān)的無觸點開關(guān)，其作用對應(yīng)于觸點開關(guān)的“閉合閉合”與與“斷開斷開”。上述共發(fā)射極晶體三極管電路在三極管截止截止與飽和飽和狀態(tài)下的等效電路如下圖所示。19 晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過程中具有的特性晶

16、體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過程中具有的特性稱為三極管的動態(tài)特性。稱為三極管的動態(tài)特性。 三極管的開關(guān)過程和二極管一樣，管子內(nèi)部也存在著電荷的建立與消失過程。因此，兩種狀態(tài)的轉(zhuǎn)換也需要一定的時間才能完成。二動態(tài)特性二動態(tài)特性在圖（a）的輸入端輸入一個理想的矩形波電壓，在理想情況下 iC 和uCE 的波形應(yīng)該如波形圖中(a)所示。但實際轉(zhuǎn)換過程中IC 和UCE 的波形如波形圖中（b）所示，無論從截止轉(zhuǎn)向?qū)ㄟ€是從導(dǎo)通轉(zhuǎn)向截止都存在一個逐漸變化的過程。例如，圖例如，圖(a)所示電路的動態(tài)特所示電路的動態(tài)特性如下圖所示。性如下圖所示。20 1開通時間開通時間（ ton ） 開通時間：開通時間：三

17、極管從截止狀態(tài)到飽和狀態(tài)所需要的時間。當輸入電壓ui由-U1 跳變到+U2時，三極管從截止到開始導(dǎo)通所需要的時間稱為延遲時間延遲時間td。經(jīng)過延遲時間td后，iC不斷增大。iC上升到最大值的90%所需要的時間稱為上升時間上升時間tr 。 開通時間開通時間ton =td + tr 2. 關(guān)閉時間關(guān)閉時間 （ toff ） 關(guān)閉時間關(guān)閉時間 ：三極管從飽和狀態(tài)到截止狀態(tài)所需要的時間。 當輸入電壓ui由+U2跳變到-U1時，集電極電流從ICS到開始下降所需要的時間稱為存儲時間存儲時間ts。 集電極電流由0.9ICS降至0.1ICS所需的時間稱為下降時間下降時間tf 。 關(guān)閉時間關(guān)閉時間toff =t

18、s + tf 開通時間ton和關(guān)閉時間toff是影響電路工作速度的主要因素。 21 3.2.3 MOS管的開關(guān)特性管的開關(guān)特性一一.靜態(tài)特性靜態(tài)特性 MOS管作為開關(guān)元件，同樣是工作在截止或?qū)▋煞N狀態(tài)。MOS管是電壓控制元件，主要由柵源電壓管是電壓控制元件，主要由柵源電壓uGS決定決定其工作狀態(tài)。其工作狀態(tài)。 由NMOS增強型管構(gòu)成的開關(guān)電路如下圖所示。22 工作特性如下：工作特性如下： 當當uGS開啟電壓開啟電壓UT時：時：MOS管工作在截止區(qū)，漏源電流IDS基本為0，輸出電壓uDS UDD，MOS管處于“斷開”狀態(tài)，其等效電路如圖 (b)所示。 當當uGS開啟電壓開啟電壓UT時：時：MO

19、S管工作在導(dǎo)通區(qū)，漏源電流iDS=UDD/(RD + rDS)。其中，rDS為 MOS 管導(dǎo)通時的漏源電阻。輸出電壓UDS=UDD rDS /(RD+rDS), 若rDSRD，則uDS 0V，MOS管處于“接通”狀態(tài)，其等效電路如圖 (c)所示。23 二二. 動態(tài)特性動態(tài)特性MOS管本身導(dǎo)通和截止時電荷積累和消散的時間是很小的。 動態(tài)特性主要取決于電路中雜散電容充、放電所需的時間。動態(tài)特性主要取決于電路中雜散電容充、放電所需的時間。 1. 當電壓ui由高變低，MOS管由導(dǎo)通轉(zhuǎn)換為截止時，電源UDD通過RD向雜散電容CL充電，充電時間常數(shù)1 = RDCL。 2. 當電壓ui由低變高，MOS管由截

20、止轉(zhuǎn)換為導(dǎo)通時，雜散電容CL上的電荷通過rDS進行放電，其放電時間常數(shù)2rDSCL。 因為rDS比RD小得多，因此，由截止到導(dǎo)通的轉(zhuǎn)換時間比由導(dǎo)通到截止的轉(zhuǎn)換時間要短。24 由于MOS管導(dǎo)通時的漏源電阻rDS比晶體三極管的飽和電阻rCES要大得多，漏極外接電阻RD也比晶體管集電極電阻RC大，所以，MOS管的充、放電時間較長，使MOS管的開關(guān)速度比晶體三極管的開關(guān)速度低。 為了提高為了提高MOS器件的工作速度，引入了器件的工作速度，引入了CMOS電路。電路。 在在CMOS電路中，由于充電電路和放電電路都是低阻電電路中，由于充電電路和放電電路都是低阻電路，因此，其充、放電過程都比較快，從而使路，因

21、此，其充、放電過程都比較快，從而使CMOS電路有電路有較高的開關(guān)速度。較高的開關(guān)速度。 25 3.3邏邏 輯輯 門門 電電 路路實現(xiàn)基本邏輯運算和常用復(fù)合邏輯運算的邏輯器件統(tǒng)稱實現(xiàn)基本邏輯運算和常用復(fù)合邏輯運算的邏輯器件統(tǒng)稱為邏輯門電路，它們是組成數(shù)字系統(tǒng)的基本單元電路。為邏輯門電路，它們是組成數(shù)字系統(tǒng)的基本單元電路。 從實際應(yīng)用的角度出發(fā)，下面主要介紹TTL集成邏輯門和CMOS集成邏輯門。 學(xué)習(xí)時應(yīng)重點掌握集成邏輯門電路的功能和外部特性，以及器件的使用方法。對其內(nèi)部結(jié)構(gòu)和工作原理只要求作一般了解。26 3.3.1 晶體三極管反相器晶體三極管反相器一一. 反相器的工作原理反相器的工作原理 反相

22、器又稱“非門”。晶體三極管反相器的電路圖和邏輯符號如圖 (a)和圖(b)所示 。 圖中，負電源UB的作用是保證輸入ui為低電平時晶體管T能可靠截止。二極管DQ和電源UQ組成鉗位電路，使輸出高電平穩(wěn)定在規(guī)定的標準值(3. 2V)。 電路中給定的參數(shù)可以保證當輸入ui為高電平3.2V時晶體管T可靠飽和導(dǎo)通，輸出電壓 uO = UCES 0.3V，為低電平；而當ui為低電平0.3V時,T可靠截止，輸出電壓uO等于鉗位電源UQ與鉗位二極管DQ的導(dǎo)通壓降之和，即uO=2.5V+0.7V=3.2V，為高電平。 輸出與輸入之間滿足邏輯“非”的關(guān)系，實現(xiàn)了反相器的功能。27 1. 灌電流負載灌電流負載一個帶有

23、兩個帶灌一個帶有兩個帶灌電流負載的晶體管反相電流負載的晶體管反相器電路如右圖所示。器電路如右圖所示。圖中，灌電流負載將對電路工作產(chǎn)生何影響呢？圖中，灌電流負載將對電路工作產(chǎn)生何影響呢？二二. 反相器的負載能力反相器的負載能力反相器負載：反相器負載：是指反相器輸出端所連接的其他電路?？?分 為“灌電流負載”和“拉電流負載”兩種情況。 灌電流負載：灌電流負載：是指負載電流IL從負載流入反相器。 拉電流負載：拉電流負載：是指負載電流IL從反相器流入負載。28 反相器輸出低電平時，負載電流IL流入T的集電極，形成灌電流負載。集電極電流IC =IRc+IL, IL 隨負載個數(shù)的增加而增大。為了使反相器正

24、常工作，在帶灌電流負載的情況下，不能破壞條件IbIBS。通常用ILmax 表示三極管從飽和退到臨界飽和時所允許灌入的最大負載電流。 ILmax反映了三極管帶灌電流負載的能力，即限制了反相器帶負載的數(shù)量。 三極管T截止時，反相器輸出uO為高電平(3.2V)，負載電流IL和IRc都流入鉗位電源UQ，對輸出無影響。29 2. 拉電流負載拉電流負載一個帶拉電流負載的晶體管反相器電路如下圖所示。圖中，虛線框中為負載等效電路。圖中的拉電流負載將對電路工作產(chǎn)生何影響呢？下面圖中的拉電流負載將對電路工作產(chǎn)生何影響呢？下面分截止和導(dǎo)通兩種竟情況討論。分截止和導(dǎo)通兩種竟情況討論。30 三極管截止時，Ic 0 ，I

25、Rc= IL + IQ，假設(shè)輸出uo = 3.2V不變，則 IRc =(UCC - 3.2V)/Rc是一個定值。 隨著負載電流IL的增加，IQ必然減小，當IL IRc時，IQ 0，此時鉗位二極管失去作用。若IL 繼續(xù)增大，則IRc 將不再是定值而是 隨之增大，從而使Rc上壓降增大，致使輸出電壓u o降低。因此，反相器的最大拉電流應(yīng)小于IRc，即 ILmax IRc (UCC - 3.2V)/Rc 三極管T截止：反相器輸出為高，電流IL從反相器中流出來，形成拉電流負載。 三極管T飽和導(dǎo)通：輸出低電平uo 0.3V，IQ= 0, IRc= I L + Ic ，IL增大，Ic變小，這有利于飽和。但要

26、求IL不超過IRc最大值，否則將破壞反相器的正常工作。31 3.3.2 TTL 集成邏輯門電路集成邏輯門電路TTL(Transistor Transistor Logic)電路是晶體電路是晶體 管管-晶體管邏輯電路的簡稱。晶體管邏輯電路的簡稱。 TTL電路的功耗大、線路較復(fù)雜，使其集成度受到電路的功耗大、線路較復(fù)雜，使其集成度受到 一定的限制，故廣泛應(yīng)用于中小規(guī)模邏輯電路中。一定的限制，故廣泛應(yīng)用于中小規(guī)模邏輯電路中。下面，對幾種常見TTL門電路進行介紹，重點討論TTL與非門。32 一一. 典型典型TTL與非門與非門 該電路可按 圖中虛線劃分為三部分：三部分： 輸入級輸入級 由多發(fā)射極晶體管T

27、1和電阻R1組成； 中間級中間級 由晶體管T2和電阻R2、R3組成； 輸出級輸出級 由晶體管T3、T4、T5和電阻R4、R5組成。1. 電路結(jié)構(gòu)及工作原理電路結(jié)構(gòu)及工作原理 (1) 電路結(jié)構(gòu)電路結(jié)構(gòu) 典型TTL與非門電路圖及相應(yīng)邏輯符號如右圖所示。 33 (2) 工作原理工作原理輸入級由多發(fā)射極晶體管T1實現(xiàn)邏輯“與”的功能；中間級由T2的集電極和發(fā)射極輸出兩個相位相反的信號分別控制T3和T5 ；輸出級由T3、T4、T5組成推拉式輸出電路，用以提高電路的帶負載能力、抗干擾能力和響應(yīng)速度。邏輯功能分析如下：邏輯功能分析如下： 輸入端全部接高電平輸入端全部接高電平(3.6V)：電源Ucc通過R1和

28、T1的集電 結(jié)向T2提供足夠的基極電流，使T2飽和導(dǎo)通。T2的發(fā)射極電流在R3 上產(chǎn)生的壓降又使 T5 飽和導(dǎo)通，輸出為低電平(0.3V)。 實現(xiàn)了實現(xiàn)了“輸入全高輸入全高 ，輸出為低，輸出為低”的邏輯關(guān)系。的邏輯關(guān)系。34 當有輸入端接低電平當有輸入端接低電平(0.3V)時：時：輸入端接低電平的發(fā)射 結(jié)導(dǎo)通，使T1的基極電位Ub1=0.3V+0.7V=1V。該電壓作用于T1的 集電結(jié)和T2、T5的發(fā)射結(jié)上，不可能使T2和T5導(dǎo)通，即T2、T5均截止。 綜合上述，綜合上述，當輸入當輸入A、B、C均為均為 高電平時，輸出為低電平高電平時，輸出為低電平(0V)；當；當 A、B、C中至少有一個為低電

29、平時，輸中至少有一個為低電平時，輸 出為高電平出為高電平(3.6V)。 輸出與輸入之間為輸出與輸入之間為“與非與非”邏輯，邏輯，即即F = F = A B CA B C由于T2截止，電源UCC通過R2驅(qū)動T3和T4管，使之工作在導(dǎo)通狀態(tài)，電路輸出為高電平(3.6V)。通常將電路的這種工作狀態(tài)稱為截止狀態(tài)，它實現(xiàn)了“輸入有低，輸出為高輸入有低，輸出為高”的邏輯功能。35 2. 主要外部特性參數(shù)主要外部特性參數(shù)TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時延和空載功耗等。 (2) 輸出低電平輸出低電平VOL：輸出低電平VoL是指輸入全為高電平時的輸

30、出電平。VOL的典型值是0.3V，產(chǎn)品規(guī)范值為VOL0.4V,標準低電平VSL=0.4V。 (1) 輸出高電平輸出高電平VOH ：輸出高電平VOH是指至少有一個輸入端接低電平時的輸出電平。VOH的典型值是3.6V。產(chǎn)品規(guī)范值為VOH2.4V，標準低電平VSH=2.4V。 36 (3) 開門電平開門電平VO N ：開門電平VON是指在額定負載下， 使輸出電平達到標準低電平VSL的輸入電平，它表示使與非 門開通的最小輸入電平。 VON的產(chǎn)品規(guī)范值為VON1.8V。開門電平的大小反映了高電平抗干擾能力，VON 愈小，在輸入高電平時的抗干擾能力愈強。 (4) 關(guān)門電平關(guān)門電平VOFF ：關(guān)門電平VOF

31、F是指輸出空載時，使 輸出電平達到標準高電平VSH的輸入電平，它表示使與非門 關(guān)斷所允許的最大輸入電平。 VOFF 的產(chǎn)品規(guī)范值VOFF0.8V。關(guān)門電平的大小反映了 低電平抗干擾能力，VOFF越大，在輸入低電平時的抗干擾能 力越強。 37 (5) 扇入系數(shù)扇入系數(shù)Ni ：扇入系數(shù)Ni是指與非門允許的輸入端 數(shù)目。一 般Ni為25，最多不超過8。當應(yīng)用中要求輸入端數(shù)目 超過Ni時，可通過分級實現(xiàn)的方法減少對扇入系數(shù)的要求。 (7) 輸入短路電流輸入短路電流IiS ：輸入短路電流IIs是指當與非門的某一個輸入端接地而其余輸入端懸空時，流過接地輸入端的電流。 在實際電路中，IiS是流入前級與非門的

32、灌電流，它的大小將直接影響前級與非門的工作情況。輸入短路電流的產(chǎn)品規(guī)范值IiS1.6mA。 (6) 扇出系數(shù)扇出系數(shù)No：扇出系數(shù)NO是指與非門輸出端連接同類門的最多個數(shù)。 它反映了與非門的帶負載能力，一般No8。 扇入和扇出是反映門電路互連性能的指標。 38 (8) 高電平輸入電流高電平輸入電流IiH：高電平輸入電流IiH是指某一輸入端接高電平，而其他輸入端接地時，流入高電平輸入端的電流，又稱為輸入漏電流。 一般IiH50A。 (9) 平均傳輸延遲時間平均傳輸延遲時間tpd: 平均傳輸延遲時間tpd 是指 一個矩形波信號從與非門輸入端傳到與非門輸出端(反相輸出)所延遲的時間。 通常將從輸入波

33、上沿中點到輸出波下沿中點的時間延遲稱為導(dǎo)通延遲時間tpdL；從輸入波下沿中點到輸出波上沿中點的時間延遲稱為截止延遲時間tpdH。平均延遲時間定義為 tpd = ( tpdL+ tpdH )/2 平均延遲時間是反映與非門開關(guān)速度的一個重要參數(shù)。Tpd 的典型值約10ns ，一般小于40ns。 39 (10) 空載功耗空載功耗P：空載功耗是當與非門空載時電源總電流ICC和電源電壓UCC的乘積。 輸出為低電平時的功耗稱為空載導(dǎo)通功耗PON，輸出為高電平時的功耗稱為空載截止功耗POFF ，PON大于POFF 。 平均功耗 P =(PON + POFF)/2 一般P50mW,如74H系列門電路平均功耗為

34、22mW。40 3. TTL與非門集成電路芯片與非門集成電路芯片TTL與非門集成電路芯片種類很多，常用的TTL與非門集成電路芯片有7400和7420等。 7400的引腳分配圖如圖(a)所示；7420的引腳分配圖 如圖(b)所示。 圖中，UCC為電源引腳，GND為接地腳，NC為空腳。41 42 43 常用的TTL或非門集成電路芯片有2輸入4或非門7402等。7402的引腳分配圖如下圖所示。44 45 常用的常用的TTL與或非門集成電路芯片與或非門集成電路芯片7451的引腳排列圖的引腳排列圖如下圖所示。如下圖所示。46 2. 兩種特殊的門電路兩種特殊的門電路 (1) 集電極開路門集電極開路門(OC

35、門門) 集電極開路門(Open Collector Gate）是一種輸出端可以直接相互連接的特殊邏輯門，簡稱OC門。 OC門門電路將一般TTL與非門電路的推拉式輸出級改為三極管集電極開路輸出。下圖給出了一個集電極開路與非門的電路結(jié)構(gòu)圖和邏輯符號。47 注意！集電極開路與非門只有在外接負載電阻注意！集電極開路與非門只有在外接負載電阻RL和和 電源電源UCC后才能正常工作。后才能正常工作。 集電極開路與非門在計算機中應(yīng)用很廣泛，可以用它實現(xiàn)線與邏輯、電平轉(zhuǎn)換以及直接驅(qū)動發(fā)光二極管、干簧繼電器等。48 例如，下圖所示電路中，只要有一個門輸出為低電平， 輸出F便為低電平；僅當兩個門的輸出均為高電平時，

36、輸出F 才為高電平。即 F=F1 F2=A1B1C1 A2B2C2該電路實現(xiàn)了兩個與非門輸出相“與”的邏輯功能。由于該“與”邏輯功能是由輸出端引線連接實現(xiàn)的，故稱為“線與線與”邏輯。 49 (2) 三態(tài)輸出門三態(tài)輸出門(TS門門)三態(tài)輸出門有三種輸出狀態(tài)：三態(tài)輸出門有三種輸出狀態(tài)：輸出高電平、輸出低電輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁止狀態(tài)止狀態(tài)。簡稱三態(tài)門(Three state Gate)、TS門等。注意注意 ! 三態(tài)門不是指具有三種邏輯值。三態(tài)門不是指具有三種邏輯值。 如何使電路處在工作狀態(tài)和禁止狀態(tài)？

37、如何使電路處在工作狀態(tài)和禁止狀態(tài)？ 通過外加控制信號！通過外加控制信號！ 50 例如，右圖所示為一個三態(tài)輸出與非門的電路結(jié)構(gòu)圖和邏輯符號。 該電路是在一般與非門的基礎(chǔ)上，附加使能控制端和控制電路構(gòu)成的。BAF該電路邏輯功能如下：該電路邏輯功能如下： EN=0：二極管D反偏，此時電路功能與一般與非門無區(qū) 別，輸出 ； EN=1：一方面因為T1有一個輸入端為低，使T2、T5截 止。另一方面由于二極管導(dǎo)通，迫使T3的基極電位變低，致 使T3、T4也截止。輸出F便被懸空，即處于高阻狀態(tài)。51 因為該電路是在EN=0時為正常工作狀態(tài)，所以稱為使 能控制端低電平有效的三態(tài)與非門。該電路的邏輯符號如 圖中(

38、b)所示?？刂贫思右粋€小圓圈表示低電平有效，并將 控制信號寫成 。 若某三態(tài)與非門的邏輯符號在控制端未加小圓圈，且 控制信號寫成EN時，則表明電路在EN=1時為正常工作狀 態(tài)，稱該三態(tài)與非門為使能控制端高電平有效的三態(tài)與非 門。EN52 右圖所示為用三態(tài)門構(gòu)成的單向數(shù)據(jù)總線。 當某個三態(tài)門的控制端為1時，該邏輯門的輸入數(shù)據(jù)經(jīng)反相后送至總線。 為了保證數(shù)據(jù)傳送的正確性，任意時刻，任意時刻，n個個三態(tài)門的控制端只能有一三態(tài)門的控制端只能有一個為個為1，其余均為，其余均為0，即只，即只允許一個數(shù)據(jù)端與總線接允許一個數(shù)據(jù)端與總線接通，其余均斷開，以便實通，其余均斷開，以便實現(xiàn)現(xiàn)n個數(shù)據(jù)的分時傳送。個數(shù)

39、據(jù)的分時傳送。 三態(tài)與非門主要應(yīng)用于總線傳送，它既可用于單向數(shù)據(jù)傳送，也可用于雙向數(shù)據(jù)傳送。 53 如下圖所示，用兩種不同控制輸入的三態(tài)門可構(gòu)成的雙向總線。圖中： EN=1時時: G1工作，G2處于高阻狀態(tài)，數(shù)據(jù)D1被取反后送至總線； EN=0時時: G2工作，G1處于高阻狀態(tài)，總線上的數(shù)據(jù)被取反后送到數(shù)據(jù)端D2。 實現(xiàn)了數(shù)據(jù)的分時雙向傳送。 54 3.3.33.3.3 CMOS集成邏輯門電路集成邏輯門電路MOS型集成門電路的主要優(yōu)點：制造工藝簡單、集成度優(yōu)點：制造工藝簡單、集成度高、功耗小、抗干擾能力強等；主要缺點：速度相對高、功耗小、抗干擾能力強等；主要缺點：速度相對TTL電電路較低路較低

40、。 MOS門電路有三種類型：門電路有三種類型： 使用P溝道管的PMOS電路； 使用N溝道管的NMOS電路； 同時使用PMOS管和NMOS管的CMOS電路。 相比之下，CMOS電路性能更優(yōu)電路性能更優(yōu)，是當前應(yīng)用較普遍的邏輯電路之一。下面，僅討論CMOS集成邏輯門。 55 一一. . CMOS反相器反相器 由一個N溝道增強型MOS管TN和一個P溝道增強型MOS管TP組成的CMOS反相器如下圖所示。 電路正常工作條件：UDD大于TN管開啟電壓UTN和TP管開啟電壓UTP的絕對值之和，即 UDDUTN +|UTP|。特性曲線可分為特性曲線可分為5個區(qū)段：個區(qū)段： A段：段：UiUTN，TN截止，TP

41、導(dǎo) 通，輸出高電平oUDD。 B段：段：Ui UTN，TN開始導(dǎo) 通，輸出電壓UO開始降 低。 C段：段：UiUDD /2，TN，TP飽和 導(dǎo)通，使UO急劇下降。 D段：段：UiUDD/2，UO變小。 E段：段：UiUDD|UTP|，TP截 止，TN導(dǎo)通，UO0。綜合上述，Ui=0V，TN截止，TP導(dǎo)通，UOUDD為高電平；Ui = UDD，TN導(dǎo)通，TP截止，UO0V。實現(xiàn)了非 的邏輯功能。56 注意！注意！ CMOS反相器除有較好的動態(tài)特性外，由于它處在反相器除有較好的動態(tài)特性外，由于它處在開關(guān)狀態(tài)下總有一個管子處于截止狀態(tài)，因而電流極小，開關(guān)狀態(tài)下總有一個管子處于截止狀態(tài)，因而電流極小，

42、電路靜態(tài)功耗很低電路靜態(tài)功耗很低(W數(shù)量級數(shù)量級)。 57 二二.CMOS與非門與非門由兩個串聯(lián)的NMOS管和兩個并聯(lián)的PMOS管構(gòu)成的兩輸入端的CMOS與非門電路如下圖所示。圖中，每個輸入端連到一個PMOS管和一個NMOS管的柵極。邏輯功能如下： 當輸入A、B均為高電平時，TN1和TN2導(dǎo)通，TP1和TP2截止，輸 出端F為低電平； 當輸入A、B中至少有一個為 低電平時，對應(yīng)的TN1 和TN2中至 少有一個截止，TP1和TP2中至少有 一個導(dǎo)通，輸出F為高電平。 該電路實現(xiàn)了該電路實現(xiàn)了“與非與非”邏輯邏輯 功能功能。58 三三. CMOS或非門或非門由兩個并聯(lián)的NMOS管和兩個串聯(lián)的PMO

43、S管構(gòu)成一個兩個 輸入端的CMOS或非門電路如下圖所示。每個輸入端連接到一 個NMOS管和一個PMOS管的柵極。該電路邏輯功能如下：該電路邏輯功能如下： 當輸入A、B均為低電平時，TN1和TN2截止，TP1和TP2導(dǎo)通，輸出F為高電平； 當輸入端A、B 中至少有 一個為高電平時，則對應(yīng)的TN1、TN2中便至少有一個導(dǎo)通，TP1、TP2中便至少有一個截止，使輸出F為低電平。 該電路實現(xiàn)了該電路實現(xiàn)了“或非或非” 邏輯功能。邏輯功能。59 四四. CMOS三態(tài)門三態(tài)門下圖所示是一個低電平使能控制的三態(tài)非門，該電路是在CMOS反相器的基礎(chǔ)上增加NMOS管TN和PMOS管TP 構(gòu)成的。EN=1 ：TN

44、和TP同時截止，輸出F 呈高阻狀態(tài)； EN =0 ：TN和TP同時導(dǎo)通，非門 正常工作，實現(xiàn)的功能。 CMOS三態(tài)門也可用于總線傳輸。 AF 60 一個CMOS傳輸門的電路圖及其邏輯符號如下圖所示。圖中， TN 和TP 的結(jié)構(gòu)和參數(shù)對稱，兩管的柵極分別與一對互補的控制信號C和 相接。C五五. CMOS傳輸門傳輸門該電路邏輯功能如下：該電路邏輯功能如下： 當C=1(UDD)， (0V)時，Ui 在0VUDD范圍內(nèi)變化，兩管中至少 有一個導(dǎo)通，輸入和輸出之間呈低阻 狀態(tài)，相當于開關(guān)接通，輸入信號Ui 能通過傳輸門。 0C 當 C=0(0V)， (UDD)時，Ui 0VUDD范圍內(nèi)變化，兩管均處于

45、截止狀態(tài)，輸入和輸出之間呈高阻 狀態(tài)(107)，信號Ui不能通過，相 當于開關(guān)斷開。 1C 傳輸門實質(zhì)上是一種傳輸模擬信號的壓控開關(guān)傳輸門實質(zhì)上是一種傳輸模擬信號的壓控開關(guān)。 61 注意：注意：由于由于MOS管的結(jié)構(gòu)是對稱的，即源極和管的結(jié)構(gòu)是對稱的，即源極和 漏極可以互換使用，因此，傳輸門的輸入端和輸出漏極可以互換使用，因此，傳輸門的輸入端和輸出 端可以互換使用。端可以互換使用。即即MOS傳輸門具有雙向性，故又傳輸門具有雙向性，故又 稱為可控雙向開關(guān)。稱為可控雙向開關(guān)。62 Digital logicDigital logic 第七次課第七次課 數(shù)字電路數(shù)字電路咸寧學(xué)院計算機系計算機工程教研

46、室 饒彬63 3.3.4 正邏輯和負邏輯正邏輯和負邏輯 前面討論各種邏輯門電路的邏輯功能時，約定用高電平表示邏輯1、低電平表示邏輯0。事實上，既可以規(guī)定用高電平表示邏輯1、低電平表示邏輯0，也可以規(guī)定用高電平表示邏輯0，低電平表示邏輯1。這就引出了正邏輯和負邏輯的概念。 正邏輯：正邏輯：用高電平表示邏輯1，低電平表示邏輯0。 負邏輯：負邏輯：用高電平表示邏輯0，低電平表示邏輯1。一一. 正邏輯與負邏輯的概念正邏輯與負邏輯的概念 64 二二. 正邏輯與負邏輯的關(guān)系正邏輯與負邏輯的關(guān)系對于同一電路，可以采用正邏輯，也可以采用負邏輯。正邏輯與負邏輯的規(guī)定不涉及邏輯電路本身的結(jié)構(gòu)與性能好壞，但不同的規(guī)

47、定可使同一電路具有不同的邏輯功能。 例如，假定某邏輯門電路的輸入、輸出電平關(guān)系如下表所示。 輸入輸出電平關(guān)系輸入輸 出ABFLHLLLLLLHHHH按正邏輯與負邏按正邏輯與負邏輯的規(guī)定，電路的邏輯的規(guī)定，電路的邏輯功能分別如何？輯功能分別如何？65 若按正邏輯規(guī)定，由真值表可知，該電路是一個正邏輯的正邏輯的“與與”門門； 若按負邏輯規(guī)定，由真值表可知，該電路是一個負邏輯的負邏輯的“或或”門門。 即正邏輯與門等價于負邏輯或門即正邏輯與門等價于負邏輯或門。 正邏輯真值表正邏輯真值表輸輸 入入輸輸 出出ABF010000001111 負邏輯真值表負邏輯真值表輸入輸入輸輸 出出ABF101111110

48、000 輸入輸出電平關(guān)系輸入輸 出ABFLHLLLLLLHHHH66 上述邏輯關(guān)系可以用反演律證明。假定一個正邏輯與門的輸出為F，輸入為A、B，則有 F = AF = AB B可見，若將一個邏輯門的輸出和所有輸入都反相，則正邏若將一個邏輯門的輸出和所有輸入都反相，則正邏 輯變?yōu)樨撨壿嬢嬜優(yōu)樨撨壿?。?jù)此，可將正邏輯門轉(zhuǎn)換為負邏輯門。前面討論各種邏輯門電路時，都是按照正邏輯規(guī)定來定義 其邏輯功能的。 在本課程中，若無特殊說明，約定按正邏輯討論問題，所在本課程中，若無特殊說明，約定按正邏輯討論問題，所 有門電路的符號均按正邏輯表示。有門電路的符號均按正邏輯表示。根據(jù)反演律，可得根據(jù)反演律，可得BAB

49、AF67 3.4觸發(fā)器觸發(fā)器在數(shù)字系統(tǒng)中，為了構(gòu)造實現(xiàn)各種功能的邏輯電路，除了需要實現(xiàn)邏輯運算的邏輯門之外，還需要有能夠保存信息的邏輯器件。觸發(fā)器是一種具有觸發(fā)器是一種具有記憶功能的電子器件。記憶功能的電子器件。觸發(fā)器能用來存儲一位二進制信息。集成觸發(fā)器的種類很多，分類方法也各不相同，但就其結(jié)構(gòu)而言，都是由邏輯都是由邏輯門加上適當?shù)姆答伨€耦合而成門加上適當?shù)姆答伨€耦合而成。 本節(jié)將從實際 應(yīng)用出發(fā)，介紹幾種最常用的集成觸發(fā)器，重點掌握它們的外部工作特性。68 觸發(fā)器的特點：觸發(fā)器的特點： 有兩個互補的輸出端 Q 和 。Q 在一定輸入信號作用下，觸發(fā)器可以從一個穩(wěn)定狀 態(tài)轉(zhuǎn)移到另一個穩(wěn)定狀態(tài)。n

50、QQ)1( nQ現(xiàn)態(tài)現(xiàn)態(tài):輸入信號作用前的狀態(tài)，記作 Qn 和 , 一般簡記 為 Q和； 次態(tài)次態(tài):輸入信號作用后的狀態(tài)，記作 Q(n+1)和。 顯然，次態(tài)是現(xiàn)態(tài)和輸入的函數(shù)。 現(xiàn)態(tài)與次態(tài)的概念：現(xiàn)態(tài)與次態(tài)的概念： 有兩個穩(wěn)定狀態(tài)。通常將 Q = 1和 = 0 稱為“1”狀狀 態(tài)態(tài)，而把Q = 0和 = 1稱為“0” 狀態(tài)狀態(tài)。當輸入信號不發(fā)生變 化時，觸發(fā)器狀態(tài)穩(wěn)定不變。 QQ69 3.4.1 3.4.1 基本基本R-SR-S觸發(fā)器觸發(fā)器基本基本R-S觸發(fā)器是直接復(fù)位置位觸發(fā)器的簡稱，由于觸發(fā)器是直接復(fù)位置位觸發(fā)器的簡稱，由于 它是構(gòu)成各種功能觸發(fā)器的基本部件，故稱為基本它是構(gòu)成各種功能觸發(fā)

51、器的基本部件，故稱為基本R-S觸觸 發(fā)器。發(fā)器。一一. 用與非門構(gòu)成的基本用與非門構(gòu)成的基本R-S觸發(fā)器觸發(fā)器1.組成：組成：由兩個與非門交叉耦合構(gòu)成，其邏輯圖和邏輯符號分別如下圖 (a)和(b)所示。圖中， R稱為置0端或者復(fù)位端，S稱為置1端或置位端；邏輯符號輸入端加的小圓圈表示低電平或負脈沖有效。70 2. 工作原理工作原理 (1) 若若R=1,S=1，則觸發(fā)器保持原來狀態(tài)不變；，則觸發(fā)器保持原來狀態(tài)不變； (2) 若若R=1,S=0,則觸發(fā)器置為則觸發(fā)器置為1狀態(tài)；狀態(tài)； (3) 若若R=0,S=1,則觸發(fā)器置為則觸發(fā)器置為0狀態(tài)；狀態(tài)； (4) 不允許出現(xiàn)不允許出現(xiàn)R=0,S=0。

52、71 表中d表示觸發(fā)器次態(tài)不確定。該表又稱為次態(tài)真次態(tài)真值表。值表。RSQ(n+1)功能說明功能說明0 00 11 01 1d01Q不定不定置置 0置置 1不變不變基本基本R-S觸發(fā)器功能表觸發(fā)器功能表3. 邏輯功能及其描述邏輯功能及其描述 由與非門構(gòu)成的R-S觸發(fā)器的邏輯功能如下表所示。72 因為R、S不允許同時為0，所以輸入必須滿足約束條約束條件件： R + S = 1 (約束方程)若把觸發(fā)器次態(tài) Q(n+1)表示成現(xiàn)態(tài) Q和輸入R、S的函數(shù)，則卡諾圖如下： 用卡諾圖化簡后，可得到該觸發(fā)器的次態(tài)方程次態(tài)方程： RQSQn )1(73 二二. .用或非門構(gòu)成的基本用或非門構(gòu)成的基本R-SR-

53、S觸發(fā)器觸發(fā)器 1.1.組成：組成：由兩個或非門交叉耦合組成，其邏輯圖和邏輯符號分別如圖(a)和圖(b)所示。 該電路的輸入是正脈沖或高電平有效，故邏輯符號的輸入端未加小圓圈。 74 邏輯功能邏輯功能 下表給出了由或非門構(gòu)成的R-S觸發(fā)器的邏輯功能。RSQ(n+1)功能說明功能說明0 00 11 01 1Q10d不變不變置置 1置置 0不定不定基本R-S觸發(fā)器功能表基本R-S觸發(fā)器的優(yōu)點是結(jié)構(gòu)簡單優(yōu)點是結(jié)構(gòu)簡單。它不僅可作為記憶元 件獨立使用，而且由于它具有直接復(fù)位、置位功能，因而被作 為各種性能完善的觸發(fā)器的基本組成部分。但由于R、S之間的 約束關(guān)系，以及不能進行定時控制，使它的使用受到一定

54、限制。次態(tài)方程和約束方程如下： (次態(tài)方程) R S = 0(約束方程) QRSQn )1(75 3.4.2 幾種常用的時鐘控制觸發(fā)器幾種常用的時鐘控制觸發(fā)器具有時鐘脈沖控制的觸發(fā)器稱為“時鐘控制觸發(fā)器時鐘控制觸發(fā)器”或者“定時觸發(fā)器定時觸發(fā)器”。 時鐘脈沖控制觸發(fā)器的工作特點：時鐘脈沖控制觸發(fā)器的工作特點： 由時鐘脈沖確定狀態(tài)轉(zhuǎn)換的時刻由時鐘脈沖確定狀態(tài)轉(zhuǎn)換的時刻(即何時轉(zhuǎn)換？即何時轉(zhuǎn)換？) ； 由輸入信號確定觸發(fā)器狀態(tài)轉(zhuǎn)換的方向由輸入信號確定觸發(fā)器狀態(tài)轉(zhuǎn)換的方向(即如何轉(zhuǎn)換？即如何轉(zhuǎn)換？)。 下面介紹四種最常用的時鐘控制觸發(fā)器。76 一一. 時鐘控制時鐘控制R-S觸發(fā)器觸發(fā)器時鐘控制R-S

55、觸發(fā)器的邏輯圖和邏輯符號如圖(a)、（b）所示。1. 組成：組成： 由四個與非門構(gòu)成。其中，與非門G1、G2構(gòu)成基本R-S觸發(fā)器；與非門G3、G4組成控制電路，通常稱為控制門。77 2工作原理工作原理 具體如下：具體如下： R=0, S=0：控制門控制門G3、G4的輸出均為的輸出均為1，觸發(fā)器狀態(tài)保持不變；觸發(fā)器狀態(tài)保持不變； R=0, S=1：控制門控制門G3、G4的輸出分別的輸出分別為為1和和0，觸發(fā)器狀態(tài)置成，觸發(fā)器狀態(tài)置成1狀態(tài)；狀態(tài)； R=1, S=0：控制門控制門G3、G4的輸出分別為的輸出分別為0和和1，觸發(fā)器狀態(tài)置成，觸發(fā)器狀態(tài)置成0狀態(tài)；狀態(tài)； R=1，S=1：控制門控制門G

56、3、G4的輸出均為的輸出均為0，觸發(fā)器狀態(tài)不確定，這是不允許的。觸發(fā)器狀態(tài)不確定，這是不允許的。 當時鐘脈沖沒有到來（即C=0）時，不管R、S端為何值，兩個控制門的輸出均為1，觸發(fā)器狀態(tài)保持不變。 當時鐘脈沖到來（即C=1）時，輸入端R、S的值 可以通過控制門作用于上面的基本R-S觸發(fā)器。 78 注意！注意！時鐘控制R-S觸發(fā)器雖然解決了對觸發(fā)器工作進行定時控制的問題，而且具有結(jié)構(gòu)簡單等優(yōu)點，但依然存在如下兩點不足： 輸入信號依然存在約束條件，即R、S不能同時為1； 可能出現(xiàn)空翻現(xiàn)象。由分析可知：由分析可知：時鐘控制時鐘控制R-S觸發(fā)器的工作過程是由時鐘觸發(fā)器的工作過程是由時鐘信號信號C和輸入

57、信號和輸入信號R、S共同作用的；時鐘共同作用的；時鐘C控制轉(zhuǎn)換時間，控制轉(zhuǎn)換時間，輸入輸入R和和S確定轉(zhuǎn)換后的狀態(tài)。確定轉(zhuǎn)換后的狀態(tài)。3 邏輯功能邏輯功能 時鐘控制時鐘控制R-S觸發(fā)器的功能表、次態(tài)方程和約束條件與觸發(fā)器的功能表、次態(tài)方程和約束條件與由或非門構(gòu)成的由或非門構(gòu)成的R-S觸發(fā)器相同。觸發(fā)器相同。 在時鐘控制觸發(fā)器中，時鐘信號C是一種固定的時間基準，通常不作為輸入信號列入表中。對觸發(fā)器功能進行描述時，均只考慮時鐘作用(C=1)時的情況。 79 原因是在時鐘脈沖作用期間，輸入信號直接控制著觸發(fā)器狀態(tài)的變化。即當時鐘C為1時，輸入信號R、S發(fā)生變化，觸發(fā)器狀態(tài)會跟著變化，從而使得一個時鐘

58、脈沖作用期間引起多次翻轉(zhuǎn)。 “空翻”將造成狀態(tài)的不確定和系統(tǒng)工作的混亂，這是不 允許的。因此，時鐘控制R-S觸發(fā)器要求在時鐘脈沖作用期間 輸入信號保持不變。 由于時鐘控制R-S觸發(fā)器的上述缺點，使它的應(yīng)用受到很大限制。什么叫什么叫“空翻空翻”？引起空翻的原因是什么？引起空翻的原因是什么？所謂所謂“空翻空翻”是指在同一個時鐘脈沖作用期間觸發(fā)器狀是指在同一個時鐘脈沖作用期間觸發(fā)器狀 態(tài)發(fā)生兩次或兩次以上變化的現(xiàn)象。態(tài)發(fā)生兩次或兩次以上變化的現(xiàn)象。80 Digital logicDigital logic 第八次課第八次課 數(shù)字電路數(shù)字電路咸寧學(xué)院計算機系計算機工程教研室 饒彬81 二二. D觸發(fā)器

59、觸發(fā)器為了解決時鐘控制R-S觸發(fā)器在輸入端R、S同時為1時狀態(tài) 不確定的問題，可對時鐘控制R-S觸發(fā)器的控制電路稍加修改， 使之變成如下圖(a)所示的形式，這樣便形成了只有一個輸入 端的D觸發(fā)器。其邏輯符號如圖 (b)所示。修改后，控制電路在時修改后，控制電路在時 鐘脈沖作用期間鐘脈沖作用期間(C=1時時)， 將輸入信號將輸入信號D轉(zhuǎn)換成一對互轉(zhuǎn)換成一對互 補信號送至基本補信號送至基本R-S觸發(fā)器觸發(fā)器 的兩個輸入端，使基本的兩個輸入端，使基本R-S 觸發(fā)器的兩個輸入信號只可觸發(fā)器的兩個輸入信號只可 能是能是01或者或者10兩種組合，從兩種組合，從 而消除了狀態(tài)不確定現(xiàn)象，而消除了狀態(tài)不確定現(xiàn)

60、象， 解決了對輸入的約束問題。解決了對輸入的約束問題。 RS82 工作原理如下：工作原理如下： 當無時鐘脈沖作用（即C=0）時，控制電路被封鎖，無論D為何值，與非門G3、G4輸出均為1，觸發(fā)器狀態(tài)保持不變。 當時鐘脈沖作用（即C=1 ）時，若D=0，則門G4輸出為1，門G3輸出為0，觸發(fā)器狀態(tài)被置0；若D=1，則門G4輸出為0，門G3輸出為1，觸發(fā)器狀態(tài)被置1。 由分析可知，在時鐘作用時，D觸發(fā)器狀態(tài)的變化僅取決于輸入信號D，而與現(xiàn)態(tài)無關(guān)。其次態(tài)方程為其次態(tài)方程為 Q(n+1) = D D觸發(fā)器的邏輯功能如右表所示。 DQ(n+1)0101 D 觸發(fā)器功能表83 上述上述D觸發(fā)器在時鐘作用期間