數電期末練習題

1、第一章 數制與碼制一、單項選擇題：1. 十進制數32轉換為二進制數為（C） A、1000 B、10000 C、100000 D、1000000 2. 二進制數11111100001轉換為十六進制數為（D ） A、FE1H B、FC2H C、7D1H D、7E1H3. 十進制數36轉換為8421BCD碼為（ C） A、00100100 B、00110100 C、00110110 D、11110110 4. 一位十六進制數可以用（C ）位二進制數來表示。 A、 B、 C、 D、 165. 十進制數25用8421BCD碼表示為（ B ） 。 A、10 101 B、0010 0101 C、100101

2、 D、101016十進制數35轉換為8421BCD碼為（ B ） A、 00100100 B、 00110101 C、 00100011 D、 001101107三位二進制數碼可以表示的狀態(tài)是（ D ）。 A、 2 B、 4 C、 6 D、 8 8十進制數25轉換為二進制數為（ D ）。 A、 110001 B、 10111 C、 10011 D、 11001 9BCD代碼為（100011000100）表示的數為(594)10，則該BCD代碼為（ ）。A、 8421BCD碼 B、余3 BCD碼 C、 5421BCD碼 D、 2421BCD碼 （C）10與二進制數00100011相應的十進制數是

3、( B )。 A、 35 B、 19 C、 23 D、 6711. 是8421BCD碼的是（ B ）。 A、1010 B、0101 C、1100 D、110112. 二進制數1101轉換為十進制數為（D ） A、10 B、11 C、12 D、13 13. 比較數的大小，最大數為（ C ） A、(1 B、(51)10 C、(34)16 =(52) 10 D、(43)814把10010110 二進制數轉換成十進制數為（A ） A、150 B、96 C、82 D、159 15. 將十六進制數4FB轉換為二進制數等于( C ) A、011101110101B B、011100111011B C、010

4、011111011 D、10001000010116. 將數1101.11B轉換為十六進制數為（ A ） A、D.CH B 、15.3H C、12.EH D 21.3H10010)217. 將十進制數130轉換為對應的八進制數：( ) A、202 B、 82 C、120 D、23018. 二進制整數最低位的權是（c ） A、0 B、2 C、 D、419. n位二進制整數，最高位的權是（） A、 B、 C、 D、20. 下列四個數中最大的數是( ) A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)1021. 將代碼(10000011)8

5、421BCD轉換成二進制數為（b）A、(01000011)2 B、(01010011)2 C、(10000011)2 D、(000100110001)222. 十進制數4用8421BCD碼表示為：（ ） A、100 B、 0100 C、 0011 D、 1123. 下列不同進位制中最大的是（ ） A、（76）8 B、（1100101）2 C、（76）10 D、（76）1624. 用8421碼表示的十進制數45，可以寫成（ ） A、 45 B、 101101BCD C、 01000101BCD D、 101101225. 下列屬于8421BCD碼的是（） A、1011B、1111C、0111D、

6、110026. 下列不屬于8421BCD碼的是（ ）A、0101B、1000C、0111D、110027. 下列四個數中最大的數是( )A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)1028. 8421BCD碼01100010表示的十進制數為（ ）、15 B、98 C、62 D、42 29. 帶符號位二進制數00011010（+26）的補碼是（ ）A11100101 B 00011010 C 11100110 D 0110011030. 帶符號數二進制數10011010（-26）的補碼是（ ）A 00011010 B 1110010

7、1 C11100110 D 1110011131. 帶符號數00101101（+45）的補碼是（ ）A 00101101 B 11010010 C11010011 D 0101001132. 帶符號數10101101（-45）的補碼是（ ）A 00101101 B 11010010 C11010011 D 0101001133. 將十進制整數轉換為二進制整數，采用的方法是（ ）A 乘2取整 B 除2取余 C 按權展開 D 除16取余34. 將十進制小數轉換為二進制小數，采用的方法是（ ） A 乘2取整 B 除2取余 C 按權展開 D 除16取余35. 將二進制數轉換為十進制數，采用的方法是（

8、）A 乘2取整 B 除2取余 C 按權展開，然后按十進制規(guī)則相加 D 除16取余二、多項選擇1. 與十進制數（53.5）10等值的數或代碼為（ ） A、(0101 0011.0101)8421BCD B、(35.8)16 C、(110101.1)2 D、(65.4)82. 與八進制數(47.3)8等值的數為（ ）A、(100111.011)2 B、(27.6)16 C、(27.3 )16 D、(100111.11)23. 下列哪些屬于8421BCD碼（） A、0000B、1111C、0111D、1100三、判斷題：正確： “”，錯誤：“×”。1. 八進制數（12）8比十進制數（12）

9、10小。（ ）Y2. 用二進制碼表示一個十進制數的代碼稱為BCD碼（ ）Y3. 十進制數12用8421BCD碼表示為1100。（ ）N4. 二進制數1+1之和等于10。（ ）Y5. 邏輯量1+1之和等于10。（ ）N6. 邏輯量1+1之和等于1。（ ）Y7. 二進制數(111010010)2轉換成十六進制數是（1D2）16。（）Y8. 二進制數(111010010)2轉換成十六進制數是（E90）16。（）N9. （256）10（10011）2( )N10. (00101111)2=(2F)16( )Y11. （47）10（101111）2( )Y第2章 邏輯代數基礎一、單項選擇1. A為邏輯變

10、量，當n個A邏輯相加時，結果為（C）。 A、1 B、nA C、A D、02. 下列關于異或運算的式子中，不正確的是(B ) A、 B、 C、 D、3. 當 A=B=0時，能實現Y=1的邏輯運算為：（ D ） A、Y=AB B、Y=A+B C、Y=AB D、4. 下列哪種邏輯表達簡化結果是錯誤的： （ A ） A、 A+1=A B、 A+AB=A C、 A+A= A D、 AA = A5. 邏輯表達式A+A=（ A ）。 A、 A B、2A C、1 D、06. 邏輯表達式A+AB=（ A ）。 A、A B、AB C、A+B D、B7. 邏輯表達式（C ）。 A、A B、AB C、A+B D、8.

11、 邏輯表達式（ B ）。 A、A B、0 C、1 D、B9. 邏輯表達式A+1=（ B ）。 A、A B、1 C、0 D、B10. （ C ）。 A、 B、 C、 D、11. （ A ）。 A、A B、B C、 D、AB12. （ ）。 A、 B、 C、 D、13. （C ）。 A、 B、 C、 D、AB14. 當邏輯函數有n個變量時，共有（ D ）個變量取值組合？ A、n B、2n C、n2 D、2n15. A+BC=（ C）。 A、A+B B、A+C C、（A+B）（A+C） D、B+C16. 對于n個邏輯變量，有（ D）個最小項。 A、 n B、 2n C、 n2 D、 2n17. 下列

12、關于卡諾圖化簡法的說法中，正確的是（C ）A、圈的面積越小，化簡結果越簡單 B、圈的數目越多，可消去的變量越多。C、最小項可以被多次使用。 D、最簡結果總是唯一的18. 一個班級中五個班委委員，如果要開班委會，必須這五個班委委員全部同意才能召開，其邏輯關系屬于（A） A、與邏輯B、或邏輯C、非邏輯D、與非邏輯19. 具有相鄰性的8個最小項可以合并并消去（C ）個因子。A、1 B、2 C、3 D、420. 指出下列各式中哪個是四變量A，B，C，D的最小項（ C ）A、ABC B、A+B+C+D C、ABCD D、A+B+D21. 與邏輯函數F=A相等的是（ C ） A、 B、 C、 D、22.

13、邏輯函數的最小項標準形式為( A )。23. 已知邏輯函數Y=AB+AB+AB，則Y 的最簡與或表達式為（B ）。 A、A B、 C、 D、24. 邏輯函數中包含( B )最小項。 A、 4個 B、 5個 C、 6個 D、 7個25. 下列各式是4變量A、B、C、D的最小項的是 （A ） 。A、ABCD B、AB(C+D) C、 D、A+B+C+D26. 四個邏輯變量的取值組合共有（B ） 。 A、8 B、16 C、4 D、1527. 已知邏輯函數，是函數值為1的A，B取值組合是（ a ）。A、00，11 B、01，00 C、01，10 D、01，1128. 和邏輯式 相等的是（ c ）。 A

14、、ABC B、1+BC C、A D、29. 邏輯函數F(A,B,C)=的最小項標準式為（ d ）。A、F(A,B,C)=m(0,2,4) B、F(A,B,C)=m(1,5,6,7)C、F(A,B,C)=m (0,2,3,4) D、F(A,B,C)=m(3,4,6,7)30. 以下表達式中符合邏輯運算法則的是（ d ）。 A、C·C=C2 B、1+1=10 C、0<1 D、A+1=131. 邏輯函數（ a ) 。 A、B B、A C、 D、 32. 在何種輸入情況下，“與非”運算的結果是邏輯0。（ d ）A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是133.

15、與門的意義是（a ） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出134. 或門的意義是（b ） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出135. 與非門的意義是（ c）A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出136. 或非門的意義是（ d） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出137. 異或門的意義是（d ） A、有0為0，全1為1 B、有1為1，全0為0 C、相同為1，相異為0 D、相

16、異為1，相同為038. 如圖所示電路的邏輯功能相當于（ a ） A、與非門 B、或非門 C、異或門 D、同或門39. 在（ a ）輸入情況下，或非運算的結果為1 。A、全部輸入為0 B、全部輸入為1 C、任一輸入為0 D、任一輸入為1 40. 二輸入端的或非門，其輸入端為A、B，輸出端為Y,則其表達式Y=（ ）。A、 B、 C、 D、41. 門電路的輸入信號A和B以及輸出信號Z如圖所示，則該門電路可實現（ ）邏輯功能。A、或 B、或非 C、異或 D、同或42. 個兩輸入端的門電路，當輸入為1和0時，輸出不是1的門是（c ）。A、與非門 B、或門 C、或非門 D、異或門43. 一個四輸入端與非門

17、，使其輸出為0的輸入變量組合有（a ）種。A、15 B、7 C、3 D、144. 邏輯函數的表示方法有多種，下面（ ）是唯一的。 A、邏輯函數式 B、卡諾圖 C、邏輯圖 D、文字說明45. （ a ） A、A B、 C、0 D、146. （ b ） A、A B、 C、0 D、147. （ d ） A、A B、 C、0 D、148. （ c ） A、A B、 C、0 D、149. 電路如圖所示，設開關閉合為1、斷開為0；燈亮為1、燈滅為0。F 對開關A、B、C的邏輯函數表達式為（ c ）。 A、 B、 C、 D、50. 電路如圖所示，設開關閉合為1、斷開為0；燈亮為1、燈滅為0。F 對開關A、B

18、、C的邏輯函數表達式為（d ）。、 、 、 D、51. 在正邏輯條件下，如圖所示邏輯電路為( ) 。 A、“與”門 B、“或”門 C、“非”門 D、“與非”門52. 最簡與或式的標準是（ c ）A、表達式中乘積項最多,且每個乘積項的變量個數最多B、表達式中乘積項最少,且每個乘積項的變量個數最多C、表達式中乘積項最少,且每個乘積項的變量個數最少D、表達式中乘積項最多,且每個乘積項的變量個數最多53. 對4個輸入變量的邏輯函數來說,共有最小項的個數是（d ） A、8 B、12 C、14 D、1654. 3個輸入變量的卡諾圖,共有小方格的個數是：（a ）A、8 B、10 C、12 D、1655. 用

19、邏輯函數卡諾圖化簡中,四個相鄰項可合并為一項,它能（ c ）A、消去1個表現形式不同的變量,保留相同變量B、消去4個表現形式不同的變量,保留相同變量C、消去2個表現形式不同的變量,保留相同變量D、消去3個表現形式不同的變量,保留相同變量56. 函數F(A,B,C)=AB+BC+AC的最小項表達式為：（b ）A、F(A,B,C)=m（0，2，4）B、F(A,B,C)=m（3，5，6，7）C、F(A,B,C)=m（0，2，3，4）D、F(A,B,C)=m（2，4，6，7）57. 若，則F的對偶函數式為（C ）A、 B、 C、 D、（A+B）CD58. 和，兩函數的關系為：（C ）A、相同 B、對偶

20、 C、反函數 D、無關系59. 兩輸入端的與非門，輸入端分別接A、B，若A接高電平，則輸出Y為（ D）。A、1 B、0 C、B D、60. 函數的表達式還可以寫成（ C ）。A、 B、A+B C、 D、61. 函數的表達式還可以寫成（ D ）。A、 B、A+B C、 D、62. 函數的邏輯值為（ B ） A、0 B、1 C、ABC D、63. 下列邏輯運算式，等式成立的是（D ） A、A+A=2A B、 C、A+A=1 D、A+1=164. 若已知某函數真值表如下，則該函數表達式為（B）A、 B、 C、 D、A B F0 0 00 101 001 1165. 在邏輯函數的卡諾圖化簡中，若被合并

21、的最小項數越多（畫的圈越大），則說明化簡后（ C ）。A、乘積項個數越少 B、實現該功能的門電路少 C、乘積項含因子少 D、以上都不是66. 已知某電路的真值表如下表所示，該電路的邏輯表達式是（D ）。A、Y=C B、Y=ABC C、Y= D、Y=AB+CA B CY0 0 000 0 110 1 000 1 111 0 001 0 111 1 011 1 1167. 函數與的關系為（A ）。A 互為反函數 B. 互為對偶式 C. 相等 D. 以上都不正確68. 在數字電路中，邏輯變量的取值只有（ B ）個。A、1個 B、2個 C、3個 D、4個69. 標準或-與式是由（B ）構成的邏輯表達式

22、。A、與項相或 B、最小項相或 C、最大項相與 D、或項相與70. 邏輯函數 的最小項標準式為（ A ）A、 B、 C、 D、71. 邏輯函數F= 的最簡式為（ A ）A、F= B、 F=C、F= DE D、 F=72. 相同出0，不同出1是（C）運算的邏輯功能A、與非 B、或非 C、同或D、異或73. 下列哪一項屬于三變量的最小項（C）A、ABB、A+B+CC、ABCD、ABC74. 當決定某一事件的條件全部具備時，這一事件才會發(fā)生，這種邏輯關系稱為（A ）A、與B、或C、非D、與非75. 當決定某一事件的多個條件中，有一個或幾個條件具備時，這一事件就會發(fā)生，這種邏輯關系稱為（B ）邏輯。A

23、、與B、或C、非D、與非76. 下列各式是四變量A、B、C、D的最小項的為（D）A、 B、 C、 D、77. A，B中只要有一個為1，則F為l；僅當A，B均為0時，F才為0。該邏輯關系可用式子 ( D )表示。A、F=AB B、F=A-B C、F=AB D、F=A+B78. 下列真值表完成的邏輯函數為( C )。A、F=AB B、F=A-B C、 D、F=A+B79. 已知三變量A，B，C的函數其最小項之和的形式為m1+m5，使F輸出為1的輸入組合有（B）個。A、2 B、3 C、6 D、580. 一只四輸入端與非門，使其輸出為的輸入變量取值組合有( D )種。 A、4 B、15 C、 7 D、

24、1681. AÅ1Å0（ B）A、A B、 C、 0 D、182. 當ABC的取值為101時，下列三變量函數的最小項中，僅有（C ）=1。A、m1 B、m3 C、m5 D、m783. 已知AB=1，則必定AC=（ D）A 、0 B、1 C、A D、C84. AB +D在四變量卡諾圖中有( B )個小格是“1”。A.、13 B、1 0 C.、6 D、585. 將二極管與門和晶體管反相器連接起來可以構成（ C ）A、與門 B、 或門 C、與非門 D、 或非門二、多項選擇1. 下列關于異或運算的式子中，正確的有( ) A、 B、 C、 D、2. 下列邏輯表達式正確的有（ ） A、

25、 A+1=A B、 A+AB=A C、A+A= A D、AA = A3. 下列邏輯代數運算規(guī)則成立的有（ ）。 A、A+0=A B、A+1=1 C、AA=A D、A+A=A4. 邏輯變量的取值1和0可以表示（ ） 。A、開關的閉合、斷開 B、電位的高、低 C、真與假 D、電流的有、無 5. 邏輯函數的表示方法中具有唯一性的有（ ）。A 、真值表 B、表達式 C、邏輯圖 D、卡諾圖6. 與相等的有（ ）A、 B、 C、 D、7. 求一個邏輯函數F的對偶式，可將F中的（ ） 。A 、“·”換成“+”，“+”換成“·” B、原變量換成反變量，反變量換成原變量C、變量不變D、常數中

26、“0”換成“1”，“1”換成“0”8. 在何種輸入情況下，“或非”運算的結果是邏輯0。（ ）A、全部輸入是0 B、全部輸入是1 C、任一輸入為0，其他輸入為1 D、任一輸入為19. 若邏輯函數則F和G相“與”的結果是（ ）。A、m2+m3 B、 1 C、 D、 10. 設兩輸入或非門的輸入為x和y，輸出為z ，當z為低電平時，有（ ）。 A、x和y同為高電平 B、x為高電平，y為低電平 C、x為低電平，y為高電平 D、x和y同為低電平11. 在何種輸入情況下，“與非”運算的結果是邏輯1。（ ）A、全部輸入是0 B、任一輸入是0 C、僅一輸入是0 D、全部輸入是112. 一個兩輸入端的門電路，當

27、輸入為1和0時，輸出為1的門是（ ）。A、與非門 B、或門 C、或非門 D、異或門13. 下列各式哪些是四變量A、B、C、D的最小項。（ ）A、 B、ABC C、ABCD D、14. 下列各式哪些是四變量A、B、C、D的最大項。（ ）A、 B、 C、A+B+C+D D、15. 下列各式哪些不是四變量A、B、C、D的最小項。（ ）A、 B、ABC C、AB（C+D） D、16. 列表達式為同一個函數的是（ ）A、 B、 C、 D、17. 下列表達式為同一個函數的是（ ）A、 B、 C、 D、18. 下列表達式中與相同的是（ ） A、 B、 C、 D、19. 若A+B=A+C，則下列說法錯誤的是（

28、 ）A、B一定等于C B、B一定不等于C C、A=0時，B一定等于C D、A=1時，B一定不等于C20. 關于最小項說法正確的有（ ）A、最小項是一個與式 B、在最小項中每個變量以原變量或反變量的形式出現C、每個變量在最小項中只出現一次D、最小項是一個或項21. 利用卡諾圖化簡時，應遵循的原則有（）、要對函數所有的最小項畫包圍圈、包圍圈的個數要最少、每個包圍圈要盡可能大、最小項可以被重復使用，但每個方格群至少要有一個最小項與其它方格群不重復22. 利用卡諾圖化簡邏輯函數的步驟主要有（）、作出邏輯函數的卡諾圖、畫圈合并最小項、將每個包圍圈所得的乘積項相加，得最簡與或表達式、將卡諾圖中的方格全部寫

29、上23. 基本邏輯運算包括（）A、與運算 B、或運算C、非運算 D、微分運算24. 最簡與或表達式的最簡指的是（）A、表達式中乘積項的個數最少B、每個乘積項中因子（即變量）個數最少C、對應真值表中1最少D、表達式中沒有反變量25. 下列關于最小項的說法中，正確的有（ ）A、最小項中的變量都以原變量或反變量的形式出現。 B、同一變量的原、反變量不能出現在一項中。 C、最小項中要包含所有的變量。 D、最小項中的變量不能以反變量的形式出現。26. 下列關于異或運算的式子中，正確的有( )A、AA=0 B.、=0C、A0=A D、A1=27. 下列關于最小項的說法中，正確的有（ ）A、最小項中的變量都

30、以原變量或反變量的形式出現。 B、同一變量的原、反變量不能出現在一項中。 C、最小項中要包含所有的變量。 D、最小項中的變量不能以反變量的形式出現。三、判斷題：正確： “”，錯誤：“×”。1. 數字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（ ）2. 邏輯“1”大于邏輯“0”。（）3. 真值表包含了全部可能的輸入值組合及其對應輸出值。（ ）4. 1001個“1”連續(xù)異或的結果是1。（）5. 因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（ ）6. 異或函數與同或函數在邏輯上互為反函數。（ ）。7. 已知A+B=A+C，則B=C。（）8. n變量邏輯函數，其全

31、部最小項有2n個。（ ）9. 具有相鄰性的6個最小項之和可以合并成一項并消去3個因子。（ ）10. 卡諾圖中相鄰的兩個小方格可以合并成一項并消去1個自變量因子。（ ）11. 一個邏輯函數化簡的結果是唯一的。（ ）12. 若兩個函數具有相同的真值表，則兩個邏輯函數必然相等。（ ）13. 若兩個函數具有不同的真值表，則兩個邏輯函數必然不相等。（ ）14. 若兩個函數具有不同的邏輯函數式，則兩個邏輯函數必然不相等。（ ）15. 邏輯函數兩次求反則還原，邏輯函數的對偶式再作對偶變換也還原為它本身。（ ）16. 邏輯函數已是最簡與或表達式。（ ）17. 因為邏輯表達式成立，所以成立。（ ）18. 100

32、0個“1”連續(xù)異或的結果是1。（ ）19. 若兩函數相等，則其對偶式也相等。（ ）20. 真值表能反映邏輯函數最小項的所有取值。（ ）21. 對于任何一個確定的邏輯函數，其函數表達式和邏輯圖的形式是唯一的。（ ）22. 因為A（A+B）=A，所以A+B=1。（ ）23. 一個確定的邏輯函數，其真值表是唯一的。（ ）24. 一個確定的邏輯函數，其邏輯圖是唯一的。（ ）25. 一個確定的邏輯函數，其邏輯圖的形式可以有多種。（ ）26. 卡諾圖化簡時，任意項就是指最大項（）27. 化簡時，任意項既可以看作1也可以看作0（）28. 一個最小項只能被使用一次，不能重復使用。（）29. 卡諾圖化簡時一個最

33、小項可以被重復使用，但是每重復一次必須有新1出現。（）30. 因為每個變量有兩種取值可能，所以4變量的卡諾圖有8個小方格。（）31. 因為每個變量有兩種取值可能，3變量的卡諾圖有8個小方格（ ）。32. 利用卡諾圖化簡邏輯函數時，每個小方格只能被圈一次。（）33. 用卡諾圖化簡時，要注意選擇最少的圈數覆蓋全部最小項。（）34. 因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（ ）35. 邏輯變量的取值，1比0大。（ ）。第3章 門電路一、單項選擇題：1. 圖示邏輯電路為( )。A、“與非”門 B、 “與”門 C、 “或”門 D、 “或非”門2. 在開關電路中，三極管工作在（ ） A

34、、 飽和區(qū) B、 放大區(qū) C、 截止區(qū) D、 飽和區(qū)或截止區(qū)3. 示門電路的邏輯表達式為（ ）。 A、 B、 C、 D、 4. 集電極開路的與非門即OC門的用途是（ ）A、實現禁止控制 B、提高開關速度 C、提高抗干擾能力 D、實現線與5. 圖示門電路的邏輯表達式為（ ）。 A、F=A+B B、F=AB C、 D、 6 圖示門電路的邏輯表達式為（ ）。 A、 B、 C、AB D、AB7 圖示邏輯電路的邏輯式為（ ）。A、 B、 C、 D、二、多項選擇1. TTL與門多余的輸入端的處理方法（ ）A、懸空 B、接高電平 C、并接到一個已經被使用的輸入端上 D、接地2. 下列器件可以當做反相器使用的

35、有（ ） A、與非門 B、或非門 C、異或門 D、與門3. 下列表達式可以正確表示圖示邏輯電路的有（ ）A、 B、 C、 D、4. 對于TTL與非門閑置輸入端的處理，可以（ ）。A、接電源 B、通過電阻3k接電源 C、接地 D、與有用輸入端并聯5. 三態(tài)門的三個狀態(tài)是（）A、0 B、1 C、高阻態(tài) D、低阻態(tài) 三、判斷題：正確： “”，錯誤：“×”。1. 利用三態(tài)門可以實現總線結構。（）2. TTL與非門的多余輸入端可以接固定高電平。3. 與非門可以用作反相器。 4. 三極管開關電路中，三極管工作在飽和和截止狀態(tài)。5. 與非門不可以用作反相器。6. 或非門可以用作反相器。 7. 或非

36、門不可以用作反相器。8. 幾個集電極開路與非門的輸出端直接并聯可以實現線與功能。Y9. （256）10（10011）2( )10. 與非門的輸入端加有低電平時，其輸出端恒為高電平。11. 或非門的輸入端加有高電平時，其輸出端恒為高電平。12. CMOS或非門與TTL或非門的邏輯功能完全相同。（ ）13. 三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）14. 一般TTL門電路的輸出端可以直接相連，實現線與。（ ）15. CMOS OD門（漏極開路門）的輸出端可以直接相連，實現線與。（ ）16. TTL OC門（集電極開路門）的輸出端可以直接相連，實現線與。（ ）17. 普通的邏輯

37、門電路的輸出端不可以并聯在一起，否則可能會損壞器件。（ ）18. 兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。（ ）19. 當TTL與非門的輸入端懸空時相當于輸入為邏輯1。（ ）第4章 組合邏輯電路一、單項選擇題：1. 4個輸入端的譯碼器，其輸出端最多為（ C ） A、4 B、8 C、16 D、242. 下列器件不可以用來實現邏輯函數的是（ ）A、四選一數據選擇器 B、八選一數據選擇器 C、全加器 D、與非門3. 八選一數據選擇器，其數據選擇端（地址端）有( C )。 A、1 B、2 C、3 D、8 4. 欲對全班43個學生以二進制代碼編碼表示，最少需要二進制碼的位數是（ B

38、 ）。 A、5 B、6 C、8 D、435. 在下列邏輯電路中，不是組合邏輯電路的有(D )。 A、譯碼器 B、編碼器 C、全加器 D、寄存器6一個8選一數據選擇器的數據輸入端有( D ) 個。 A、1 B、2 C、3 D、87既考慮低位進位，又考慮向高位進位，應選用（ C ）。A、 編碼器 B、 半加器 C、 全加器 D、計數器8七段顯示譯碼器，當譯碼器七個輸出端狀態(tài)為abcdefg=1111001時（高點平有效），譯碼器輸入狀態(tài)（8421BCD碼）應為( B )。 A、0011； B、0110； C、0101； D、01009一個4選1數據選擇器，其地址端（選擇控制端）的個數應是（ A ）

39、個。 A、2 B、1 C、4 D、8 10下列不屬于組合電路的是（C ） A、編碼器 B、譯碼器 C、計數器 D、加法器11. 下列器件屬于組合電路的是（C ） A、計數器 B、寄存器 C、譯碼器 D、觸發(fā)器12. 分析如圖所示電路，其反映的邏輯關系是：( ) A、與非關系；B、異或關系；C、同或關系；D、或關系；13. 在函數F=AB+CD的真值表中，F=1的狀態(tài)有多少個？（ ）。 A、2 B、4 C、6； D、7；14 如圖所示電路，實現的邏輯功能為（ ） A、異或 B、與邏輯 C、或邏輯 D、同或15. 若對40個字符進行二進制代碼編碼，則至少需要( )二進制。A、 40位 B、 4位

40、C、 6位 D、 10位16. 組合邏輯電路通常由（ ）組合而成。 A、門電路 B、觸發(fā)器 C、計數器 D、寄存器17. 8線-3線優(yōu)先編碼器的輸入為I0-I7 ，當優(yōu)先級別最高的I7有效時，其輸出的值是（ ）。A、111 B、010 C、000 D、10118. 比較兩個一位二進制數A和B,當A=B時輸出F=1,則F的表達式是（）。A、F=AB B、 C、 D、F=AB19. 設某函數的表達式F=A+B,若用四選一數據選擇器來設計，則數據端D0D1D2D3的狀態(tài)是（ ）。(設A為高位)A、0111 B、1000 C、1010 D、010120. 若在編碼器中有50個編碼對象，則要求輸出二進制

41、代碼位數為（ ） 位。 A、5 B、6 C、10 D、5021. 一個16選一的數據選擇器，其地址輸入（選擇控制輸入）端有( C )個。 A、1 B、2 C、4 D、1622. 四選一數據選擇器的數據輸出Y與數據輸入Xi和地址碼Ai之間的邏輯表達式為Y= ( A )。A、 B、 C、 D、23. 用四選一數據選擇器實現函數Y=，應使 。A、D0=D2=0，D1=D3=1 B、D0=D2=1，D1=D3=0C、D0=D1=0，D2=D3=1 D、D0=D1=1，D2=D3=024. 74LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A0=100時，輸出=（ a）。 、0001

42、0000 B、11101111 C、11110111 D、0000100025. 已知3線-8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=101，則對應的輸出為0的是：（ ） A、 B、 C、 D、 26. 已知3線-8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=111，則對應的輸出為0的是：（ ） A、 B、 C、 D、27. 已知3線-8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=011，則輸出是（ ） A、11111101 B、10111111 C、11110111 D、1111111129. 屬于組合邏輯電路的是（ ）A、觸發(fā)器 B

43、、全加器 C、移位寄存器 D、計數器30. 如圖所示電路的邏輯表達式為（ ）。 A、 B、 C、 D、31. 將化為最簡與或式，結果是（ ）A、A B、BC C 、AC+A D、AB+A32. 化簡的結果是( )A、 B、 AB C、AC D、 BC33. 四選一數據選擇器，AB為地址信號，D0=1，D1=C ，D2=，D3=0，當AB=00時，輸出F=（）A、1 B、 C C、 D、 034. 四選一數據選擇器，AB為地址信號，D0=1，D1=C ，D2=，D3=0，當AB=時，輸出F=（）A、1 B、 C C、 D、 035. 四選一數據選擇器，AB為地址信號，D0=1，D1=C ，D2=

44、，D3=0，當AB=0時，輸出F=（）A、1 B、 C C、 D、 036. 四選一數據選擇器，AB為地址信號，D0=1，D1=C ，D2=，D3=0，當AB=0時，輸出F=（）A、1 B、 C C、 D、 037. 當R=“0”，S=“1”時，鐘控RS觸發(fā)器（ ）。A、 置“0” B、 置“1” C、保 持 原 狀 態(tài) D、狀態(tài)不確定38. 101鍵盤的編碼器輸出( )位二進制代碼。A.2 B.6 C.7 D.839. 同步時序電路和異步時序電路比較，其差異在于后者（ ）。A.沒有觸發(fā)器 B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與內部狀態(tài)有關40. 組合邏輯電路中，（ ）是3線

45、-8線譯碼器。A 74HC138 B 74LS147 C74LS161 D 74LS16041. 如果以高電平表示邏輯1，以低電平表示邏輯0，這種表示方法為（ ） A正邏輯 B 負邏輯 C 與邏輯 D或邏輯 42. 如果以高電平表示邏輯0，以低電平表示邏輯1，這種表示方法為（ ）A正邏輯 B 負邏輯 C 與邏輯 D或邏輯 43.二、多項選擇1. TTL與門多余的輸入端的處理方法（ ）A、懸空 B、接高電平 C、并接到一個已經被使用的輸入端上 D、接地2. 下列器件可以用來實現邏輯函數的是（ ）A、四選一數據選擇器 B、八選一數據選擇器 C、全加器 D、與非門3. 下列屬于組合電路的是（ ）A、

46、編碼器 B、譯碼器 C、計數器 D、加法器4. 下列器件不屬于組合電路的是（ ） A、計數器 B、寄存器 C、譯碼器 D、編碼器5. 下列電路中不具有記憶功能的是（ ）。A、編碼器 B、譯碼器 C、計數器 D、半加器6. 在下列邏輯電路中，屬于組合邏輯電路的有（ ）。A、譯碼器 B、編碼器 C、全加器 D、寄存器7. 關于組合電路說法正確的是（）A、組合邏輯電路當前的輸出僅僅取決于當前的輸入B、計數器、寄存器都是組合邏輯電路的典型電路C、門電路是組合電路的基本組成單元D、組合邏輯電路不含有記憶單元8. 邏輯函數的表示方法有（）A真值表 B 邏輯函數式 C 邏輯圖 D 波形圖 9. 集成芯片（ ）是顯示譯碼器 A 74HC138 B 74HC147 C 7447 D 7448 三、判斷題：正確： “”，錯誤：“×”。1. 組合邏輯電路沒有記憶功能。2. 優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。3. 共陰接法發(fā)光二極管數碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動。4. 八選一數據選擇器的地址輸入（選擇控制）端有8個。5. 要對16個輸入信號進行編碼，至少需要4位二進制碼。6. 組合邏輯電路t時刻狀態(tài)和t-1時刻該電路的狀態(tài)有關。7. 組合邏輯電路任何時刻的輸出不