基于FPGA的音樂播放控制電路設計

1、 音樂播放器控制電路課程設計報告 班 級： 學 號： 姓 名: 指導老師：一、設計目的將斷橋殘雪簡譜按照要求進行編碼并將其寫入只讀存儲器ROM之中，然后通過設計的電路讀出ROM的內容，進行解碼后驅動蜂鳴器播放。二、開發(fā)環(huán)境 采用Altera Quartus II 9.0軟件設計環(huán)境。它提供了全面的邏輯設計能力,包括電路圖、文本和波形的設計輸入以及編譯、邏輯綜合、仿真和定時分析以及器件編程等諸多功能。特別是在原理圖輸入等方面,Altera Quartus II 9.0被公認為是最易使用、人機界面最友好開發(fā)軟件。并采用FPGALP-2900開發(fā)裝置硬件實現，給人們帶來極大的方便。三、設計過程概述1

2、、 數字簡譜簡介數字簡譜用不同的點和線段配合8個阿拉伯數字07構成音符，記錄表示千變萬化的音樂曲子及其基本音樂元素。樂音是由三個要素決定的：頻率決定了樂音的音高，頻譜決定過了樂音的音色，音形標志著演奏方式。樂曲的基本元素是：音的高低（音高）、音的長短（時值）、音的力度和音質（音色）。音的高低和長短不同決定了樂曲的不同，因此構成了音樂的最重要的基礎元素。音樂用1、2、3、4、5、6、7分別表示同一調式7個不同的音高：多、來、米、法、索、拉、西。這七個數字上、下標注的點表示音調升高8度音程或降低8度音程。數字0為休止符，表示停止發(fā)音。數字下或數字上的線段表示因的持續(xù)時間的長短。沒有線段的數字為4分

3、音符，器時值為音長的基本度量單元，成為一拍。數字下面標注的線段表示時間減短，沒增加一條線段，表示時值減少一半，音符相應的成為8分音、16分音數字后面的線段稱為延長線，表示前一個音符的市場的增加，每條延長線的時值增量為1拍。音長是一個相對的時間概念，一拍的時間長度沒有限制，可以是1s，也可以是2s或是0.5s,。若將4分音符的時長定為1s，其他音符的時值長度以其為基本參照度量，半拍為0.5s，2拍為2s，以此類推。2、音高與頻率關系20Hz至20KHz的音頻脈沖信號控制蜂鳴器，可以使其根據控制信號的頻率發(fā)出不同的音調。一般的音樂我們可以用3個8度音程進行表現，不同的音名和音程具有不同的頻率，由此

4、我們可以設計出電子電路根據音符控制輸入到蜂鳴器中的頻率，從而發(fā)出我們想要的聲音。 3個八度音程的音高與頻率關系各音高的頻率關系：每兩個相差度的音高頻率相差一倍.若計數器輸出頻率的為高音1，將分頻器輸入的計數脈沖頻率降低一倍，則音調降低8度，發(fā)出中音1。 3、音高控制根據簡譜音符的音高控制蜂鳴器頻率。數字電路中，模N的計數器溢出信號的頻率是計數脈沖信號頻率的1/N。所以，可以設計一個?？煽氐挠嫈灯鲗崿F不同的分頻比，使溢出信號頻率滿足不同的音高要求。由于三個8度音程中相同音名的信號頻率相差一倍 。所以在分頻系數不變時，將計數脈沖頻率升高（或降低）一倍可使分頻器的溢出信號頻率升高（或降低）一倍，音調

5、升高（或降低）8度。4、音長控制某個音符音長由該音高頻率信號的持續(xù)時間長短決定可采用一個計數器對音長進行定時，計數脈沖周期是樂譜時值，決定了該單元音符的持續(xù)時間。所以，可采用計數器對音長進行定時，計數脈沖周期為所選樂譜中時值最短音符的時值，其它音符的音長定時可根據其時值與最短音符音長（度量單位）的倍數關系持續(xù)不同的計數脈沖周期。比如：樂譜中最短音符為8分音長，則4分音符為2個時鐘周期，而全音符為8個時鐘周期。5、總體設計思路 要制作播放器，首先要解決的問題就是找一個能夠產生固定頻率的源，在這里很容易實現，我們使用一個10M的晶振，當其接上適當的電路之后，其將發(fā)出恒定的振蕩波形。 有了10M的信

6、號源之后，怎樣才能使其變成驅動蜂鳴器發(fā)出我們需要的聲音的信號，這里我們使用分頻器來實現。 為了發(fā)出不同音名的音，用計數器來實現分頻器要常常改變分頻系數，這里我們選用一個?？勺兊挠嫈灯鱽硗瓿蛇@個功能。 對于如何實現復位控制環(huán)節(jié)，由于音程碼只能用到其中的三種組合，還有一種可以用作復位信號，當播放到最后一個音節(jié)的時候，復位信號有效，經過復位控制產生一個有效電平使得時值計數器清零，實現音樂的循環(huán)播放。 對于如何實現間斷音控制環(huán)節(jié)，從“曲譜儲存表”中讀出間斷音控制位被送入間斷音控制環(huán)節(jié)，這個環(huán)節(jié)的單穩(wěn)會產生一個相當于十分之一“音符播放長度”的脈沖，使得計數使能無效產生間斷。 對于如何實現不同的音高，選擇

7、兩個獨立的二分頻元件對10M的輸入信號實現兩次二分頻，利用一片74153來實現數據選擇，根據“曲譜表”中的音程碼控制數據選擇器選出需要的頻率實現不同的音高。 為了實現音樂播放的連續(xù)性，我們把樂譜存儲到ROM中，播放電路的通取ROM中的內容經過特殊的解碼操作便可以得到我們需要的計數器分頻系數。分頻后便是我們需要的驅動蜂鳴器的信號。6、設計方案原理框圖四、總體設計電路圖五、單元電路設計與分析各單元電路的選擇與工作原理分析1、 二分頻功能作用:作為獨立的元件使用在總體電路中。原理分析：使用一個D觸發(fā)器和一個非門實現對輸入信號的二分頻。獨立的二分頻元件：2、 M分頻和時值計數單元功能作用： 10M的晶

8、振中輸出的脈沖波cp，通過“M分頻”，作為時鐘脈沖輸入“時值計數器”，計數器便按照此時鐘進行計時，其輸出端連接“曲譜儲存表”。原理分析：預設每秒鐘播放5個單元的音符，對來自晶振的CP脈沖進行2000000分頻（即M分頻器lpm_counter2的模取為2000000），其cout端接時值計數器(lpm_counter1)。時值計數器(lpm_counter1)的q輸出做為地址對ROM進行訪問，由于有125個單元的音符，所以選擇8位地址線，在圖形上表現出就是q7.0.3、曲譜存儲表功能作用：“時值計數器”（lpm_counter2）的輸出端連接“曲譜儲存表”(lpm_rom0)，這就可以使其按照

9、地址訪問ROM中的數據，從曲譜輸出表ROM的輸出端輸出數據。 “曲譜儲存表”(lpm_rom0)中的音名碼作為地址被送入“分頻系數表”(lpm_rom1).原理分析：按照編碼規(guī)則，讀出的數據一共分為6位，如下表所示543210間斷音控制音程碼（控制音高）音名碼（控制音名）最高位控制間斷音控制。4、3兩位是音程碼，用于控制高音、中音和低音。2、1、0這三個是音名碼，用于控制音名，選擇播放do re mi fa so la si中的哪個音。曲譜表用一個ROM儲存，當address輸入相應的地址之后，q段就輸出其中的數據。 斷橋殘雪簡譜編碼4、分頻系數表功能作用：“曲譜儲存表”(lpm_rom0)中

10、的音名碼作為地址被送入“分頻系數表”（lpm_rom1），這樣相應的分頻系數就被讀了出來，然后被送進N分頻單元中計數器（lpm_counter0）的置數端data12.0。原理分析：分頻系數表用一個如下圖所示的ROM實現，其中的地址(Addr)就代表這個do re mi fa so la si和休止符這個8個音符的簡譜表示。其中的數值便是分頻系數。 5、N分頻單元功能作用：從“分頻系數表”（lpm_rom1）中讀出來的分頻系數被送進N分頻單元中的計數器（lpm_counter0）的置數端data12.0，原始的信號經過N分頻便得到需要的信號。原理分析：為了方便計算，采用了減計器，cout端為溢

11、出端，當計數其計到0以后cout出高電平，使得同步置數sload段有效，分頻系數被從date12.0段置入計數器。6、間斷音控制模塊 功能作用：從“曲譜儲存表”（lpm_rom0）中讀出間斷音控制位被送入間斷音控制環(huán)節(jié)，這個環(huán)節(jié)的單穩(wěn)會產生一個相當于十分之一“音符播放長度”的脈沖，使得計數使能無效產生間斷。 原理分析：由于需要的間斷音的長度是普通播放長度的十分之一，所以這里選擇200000分頻（計數器的模為200000）。其輸出端接一個由兩個D觸發(fā)器構成的數字單穩(wěn)電路，產生一個脈沖寬度為輸入脈沖正向的一個有效電平，使得計數使能暫時無效，實現間斷。間斷音獨立元件7、音高控制電路 功能作用：10M

12、的晶振中輸出的脈沖波cp 連續(xù)被兩次二分頻，最后連同自身被送入一個數據選擇權器（即頻率選擇器）的數據輸入端口，其控制段接“曲譜儲存表”（lpm_rom0）輸出的音程碼，根據音程碼的要求把不同頻率的信號送入到N分頻單元中，便可以實現不同的音高。輸出信號被送進N分頻單元中的計數器（lpm_counter0）的時鐘輸入信號clock。原理分析：此處選擇了之前已經做好的兩個獨立的二分頻元件實現兩次二分頻，和一片74153來實現數據選擇，根據“曲譜表”中的音程碼控制數據選擇器選出需要的頻率實現不同的音高。8、放音單元功能作用：在N分頻單元的輸出端用一個2分頻器，得到占空比為百分之五十的信號，最后驅動蜂鳴

13、器實現播放功能。原理分析：使用一個D觸發(fā)器實現了二分頻，使得脈沖占空比為50%，避免了蜂鳴器的不正常工作導致的磁化。六、部分電路調試由于電路的結構比較復雜，采用分段調試的方法1、二分頻電路圖：調試結果：2、音高控制電路電路圖：調試結果：3、數字單穩(wěn)電路圖：調試結果：七、拓展電路設計1、播放顯示模塊原理分析：使用一個8421BCD碼的譯碼器將音符的顯示在數碼管上，顯示出實時播放的音符。2、變速控制模塊 速度控制電路及生成的獨立元件原理分析：將二分頻獨立元件串聯使用，使得播放速度能夠以快2倍速的方式逐漸變化，通一個數據選擇器74151選擇輸出不同頻率，從而以實現不同速度的播放。生成的獨立的速度控制

14、元件： 速度選擇模塊原理分析：利用一個加減計數器74192和之前生成的速度控制元件組合，當DN有效，UP無效時（DN=1,UP=0），為減計數，此時實現減速播放功能；當DN無效，UP有效時（DN=0,UP=1），為加計數，此時實現加速播放功能；當DN與UP均無效時（DN=0,UP=0）,則輸出預置數（0011），即實現常速播放功能。生成的獨立的速度選擇元件：3、 暫停播放控制單元原理分析：在M分頻單元與變速控制單元之間加一個與門，將M分頻單元的計數器（lpm_counter2）的輸出端（cout）與暫停控制鍵（zhanting）相與，得到的輸出信號送進速度選擇元件的脈沖輸入端PC。當暫?？刂奇I

15、為1時，對輸出沒有影響，當暫?？刂奇I為0時，輸出為0，即實現暫停播放功能。4、 靜音播放控制單元 原理分析：在間斷音控制單元與N分頻單元之間加一個與門，將靜音控制鍵（jingyin）與間斷音元件的輸出端（out）相與，得到的輸出信號送進N分頻單元的脈沖輸入信號clock。當靜音控制鍵為1 時，對輸出沒有影響，正常播放；當靜音控制鍵為0時，輸出為0，此時蜂鳴器無法發(fā)出聲音，而對前面的電路沒有影響，曲譜仍處于播放狀態(tài)，即實現靜音播放功能。八、代碼轉換電路設計1、集成加法器原理集成4位加法器74283有兩組4位的二進制數輸入A(a4A1)和B（B4B1）,并有進位輸入Cin，邏輯符號如圖所示。742

16、83實現A加B加Cin的運算，并輸出4位二進制運算和S（S4S1）及進位輸出Cout。比如輸入A為1101，B為0110，Cin為1時，輸出S為0100，Cout為1。 集成4位二進制加法器74283邏輯符號2、設計思路余3碼和8421BCD碼都是表示09共10個十進制數符的4位二進制編碼。8421BCD碼是有權碼，其編碼中各位二進制數代表的位權分別是8、4、2、1。每組8421BCD碼表示的十進制數符等于其編碼中為“1”的位所表的權值之和。比如十進制數符“5”的8421BCD碼是“0101”。余3碼是無權碼，但若定義其編碼中各位二進制數代表的位權仍然是8、4、2、1，則每組余3碼表示的十進制

17、數符等于其編碼中為“1”的位所代表的權值之和再減3。比如十進制數符“5”的余3碼是“1000”。所以，表示同樣十進制數符的8421BCD碼和余三碼碼值相差3?？紤]到二進制減法可以采用加補碼的方式實現，所以采用4位集成加法器74283實現代碼轉換電路。當輸入碼8421BCD碼時，利用控制鍵X的狀態(tài)產生加數“0011”使輸入碼加3后輸入余3碼；當輸入碼是余三碼時，利用控制鍵狀態(tài)產生“0011”的補碼“1101”，使輸入碼減3(加3的補碼)后輸入8421BCD碼。參考電路框圖如圖。3、 全局電路9、 動態(tài)掃描顯示電路設計1、 設計思路動態(tài)掃描顯示控制的關鍵問題在于產生順序脈沖分時選通各顯示器的公共端

18、，并同步輸出其段控制信號。在數字電路中，時序波形可以采用移位脈沖發(fā)生器產生，也可以采用計數器控制二進制譯碼器產生。若采用LP-2900開發(fā)裝置，由于已在FPGA外部設置了3-8線譯碼器74138控顯示器的共陰極，因此只要采用計數器產生二進制計數信號控制譯碼器即能實現動態(tài)顯示掃描。在LP-2900上實現4位動態(tài)掃描控制電路的設計方案原理框圖如下圖所示，圖中虛線框內為開發(fā)裝置上的固有器件，框外為FPGA中需要設計的部分。本設計要求實現4位動態(tài)掃描顯示，可以任選LP-2900裝置上6位顯示中的前四位或后四位顯示。若采用六進制計數器產生“000”“101”6組碼控制74138，全部顯示的選通信號輪流有

19、效，可以使N1、N2為全“0”滅顯前兩位顯示器或使N5、N6為全零滅顯后兩位。如果采用四進制計數器的輸出控制DE2、DE1。并使DE3始終為0（端口接GND），則74138輸入碼A以“000”、“001”、“010”、“011”循環(huán)變化，輸出控制C1C4輪流為低電平，C5、C6始終為高電平，后兩位顯示器滅顯，不必輸出N5、N6信號。由于Ni必須在相應的Ci有效時同步輸出，所以可采用控制產生Ci順序脈沖的計數器同步控制數據選擇器選擇各位有顯示碼，經過顯示譯碼輸出七段控制信號Ni，同時選擇該位的小數點控制信號控制顯示器的dp端。比如，若需要顯示4位十進制數字“42.75”，則各位顯示碼為E1A1=

20、“00100”；E2A2=“00010”；E3A3=“00111”；E4A4=“00101”；dp1dp4=“0100”。由于4個通道的顯示碼選擇與4位顯示器的掃描信號由計數器同時控制，所以當計數器輸出DE2，DE1為“00”，C1有效，選擇顯示碼E1A1(E1、D1、C1、B1、A1)和小數點dp1；若計數器輸出全為“01”，C2有效，選擇顯示是E2A2和dp2，如此一一對應。2、 分頻器計數脈沖OSC（10MHz）控制五進制計數器的時鐘CLKB，并以五進制計數器的最高位輸出QD控制二進制計數器的時鐘CLKA，即構成5421BCD碼十進制計數器。每個QD的下降沿QA翻轉，每10個計數脈沖周期

21、計數器輸出狀態(tài)循環(huán)一周。分頻信號QA的占空比為50%。仿真波形：3、顯示譯碼器AHDL編碼4、全局電路圖十、遇到的主要問題與解決措施1、二分頻模擬不正常，通過翻閱相關書籍，檢查二分頻電路，發(fā)現D觸發(fā)器的PRN與CLRN均未接電源vcc，這主要是平時的學習忽視了一些非功能引腳的連接。2、電路連接完成，所有的綜合分析，編譯下載均通過，而蜂鳴器卻沒有聲音，多次仔細檢查電路均發(fā)現電路連接無誤后，檢查曲譜存儲表，發(fā)現沒有引入斷橋殘雪的mif文檔 ，而誤引入了分頻系數的mif文檔。3、當這個問題解決后發(fā)現電路任然無法正常工作，而且從蜂鳴器中發(fā)出的聲音只有有限的幾個，發(fā)現應該是間斷使能出現了問題，只有間斷的

22、地方發(fā)出了聲音，而非間斷的地方卻沒有聲音，推斷使能的電平被弄錯了，后來查閱FPGA手冊確認計數器的計數使能是高電平有效，這個時侯把間斷單元的最后一個與門換成了與非門，問題解決。4、在拓展電路設計中，制作完變速電路設計，并編譯下載，發(fā)現只有加速播放功能，沒有預想中的減速播放功能，通過檢查速度控制電路和速度選擇電路，發(fā)現加減計數器74192的預置數被設為0000，致使其只有加計數功能，將預置數改為0011后，能達到預期的效果。5、在拓展電路設計中，制作完暫停播放功能電路后，通過編譯下載，發(fā)現歌曲停止運行，而仍發(fā)出所停止的那個音符的聲音，按下靜音播放功能鍵后，能達到預期效果。九、附錄附錄：附錄二：收

23、獲體會：（1）、進一步加深了對數字電路的認知。由于平時對數字電路的了解大部分只是來自于課本上的理論知識，即使平時做的一些數電實驗也只是根據已知電路圖進行電路的連線，因此，對數電的認知一直處在很膚淺的地方。而此次課程設計只是給出一些大概的原理及設計要求，需要自己設計電路圖，根據設計方案原理框圖設計各分電路模塊，然后對組裝好的電路進行調試，這整個過程都極大地提高了我對數字電路的綜合認知。同時，在這個過程中，讓我把數電相關方面知識進行了一次有效地復習，相信會對自己今后的考研有很大幫助。（2）、認識到自己的不足。在設計的過程中，發(fā)現自己以前學過的很多基本知識都已經忘記，在設計電路圖以及在電路調試過程中也出現各種問題，說明自己的基本知識還不扎實，動