本科數(shù)電實(shí)驗(yàn)課程教案完整版(改)

1、40P湖南工學(xué)院教案用紙實(shí)驗(yàn)一 基本門(mén)電路的邏輯功能測(cè)試一. 實(shí)驗(yàn)?zāi)康?1) 熟悉各種基本邏輯門(mén)電路的邏輯符號(hào)和邏輯功能。(2) 掌握集成門(mén)電路器件的使用及邏輯功能測(cè)試方法。(3) 熟悉數(shù)字電路實(shí)驗(yàn)臺(tái)的結(jié)構(gòu)、基本功能和使用方法。二 實(shí)驗(yàn)設(shè)備與器材實(shí)驗(yàn)所用設(shè)備與器材見(jiàn)表1.1。 表1.1 實(shí)驗(yàn)1.1的設(shè)備與器材序號(hào)名稱型號(hào)與規(guī)格數(shù)量備注1通用電學(xué)實(shí)驗(yàn)臺(tái)JD-20001臺(tái)內(nèi)含0-30V可調(diào)直流穩(wěn)壓電源2示波器CA8120A/COS50203數(shù)字萬(wàn)用表1個(gè)4雙列直插式集成電路插座1組5邏輯電平開(kāi)關(guān)1組6LED發(fā)光二極管顯示器1組7四2輸入與非門(mén)74LS002個(gè)8 雙四輸入與非門(mén)74LS201個(gè)9四2

2、輸入異或門(mén)74LS861個(gè)10連接導(dǎo)線若干三. 實(shí)驗(yàn)電路與說(shuō)明集成邏輯門(mén)電路是最簡(jiǎn)單和最基本的數(shù)字集成元件。任何復(fù)雜的組合電路和時(shí)序電路都可用邏輯門(mén)通過(guò)適當(dāng)?shù)慕M合連接而成?；具壿嬤\(yùn)算有與、或、非運(yùn)算，相應(yīng)的基本邏輯門(mén)有與、或、非門(mén)。目前已有門(mén)類齊全的集成門(mén)電路，如與非門(mén)、或非門(mén)、異或門(mén)等。雖然大、中規(guī)模集成電路相繼問(wèn)世，但要組成某一個(gè)系統(tǒng)時(shí)，仍少不了各種門(mén)電路。TTL集成電路由于工作速度快、輸出幅度大、種類多、不易損壞等特點(diǎn)而使用較廣。如圖6.1所示為T(mén)TL基本邏輯門(mén)電路的邏輯符號(hào)圖。CMOS集成電路功耗低，輸出幅度大，扇出能力強(qiáng)，電源范圍較寬，應(yīng)用也很廣泛。四. 實(shí)驗(yàn)內(nèi)容與步驟（1）芯片管

3、腳的識(shí)別 74LS00、74LS20、74LS86芯片管腳排列如圖1.1所示，其電源和地一般在芯片的兩端，對(duì)于14管腳的集成芯片，7腳為電源地，14腳為電源正，其余管腳為輸入和輸出。. （a）74LS00 與非門(mén) (b) 74LS20與非門(mén) (c) 74LS86異或門(mén) 圖1.1 74LS00、74LS20、74LS86芯片管腳排列 管腳識(shí)別方法是：將集成塊正面（有字的一面）對(duì)準(zhǔn)使用者，以左邊凹口或小標(biāo)志點(diǎn)“· ”為起始腳，從下往上按逆時(shí)針?lè)较蛳蚯皵?shù)1、2、3、···、n腳。使用時(shí)，查找IC手冊(cè)即可知各管腳的功能。（2）74LS00與非門(mén)邏輯功能的測(cè)試 將

4、74LS00集成芯片插入IC空插座中，管腳排列見(jiàn)圖1.1（a），輸入端接邏輯電平開(kāi)關(guān)，輸出端接LED發(fā)光二極管顯示器，管腳14接+5V電源，管腳7接地，按表1.2輸入要求測(cè)試,將實(shí)驗(yàn)結(jié)果填入表1.2輸出列中。 表1.2 74LS00與非門(mén)邏輯功能的測(cè)試結(jié)果輸入輸出A BQ(電平)Q(電壓)0 00 11 0 1 1 （3）74LS20與非門(mén)邏輯功能的測(cè)試按表1.3輸入要求測(cè)試并將實(shí)驗(yàn)結(jié)果填入表1.3輸出列中。表1.3 74LS20與非門(mén)邏輯功能的測(cè)試結(jié)果輸入輸出A B C DQ(電平)Q(電壓)1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0 （4）74LS86異或門(mén)邏輯

5、功能的測(cè)試按表1.4要求測(cè)試將實(shí)驗(yàn)結(jié)果填入表1.4中。 表1.4 74LS86異或門(mén)邏輯功能的測(cè)試結(jié)果輸入輸出A BQ(電平)Q(電壓)0 00 11 0 1 1 （5）分析、測(cè)試用與非門(mén)74LS00組成的半加器的邏輯功能 邏輯表達(dá)式： 實(shí)驗(yàn)電路如圖1.3所示，用邏輯功能正常的與非門(mén)組成半加器電路。 圖1.3與非門(mén)組成的半加器電路圖 圖1.4異或門(mén)、與非門(mén)組成的半加器電路 實(shí)測(cè)半加器真值表半加器邏輯功能的測(cè)試結(jié)果填入表1.5中。 表1.5 半加器邏輯功能的測(cè)試結(jié)果輸 入輸出S輸出CAB電平電壓電平電壓00011011（6）分析、測(cè)試用異或門(mén)74LS86和與非門(mén)74LS00組成的半加器邏輯功能實(shí)

6、驗(yàn)電路如圖1.4所示，實(shí)測(cè)真值表同表1.5。五 實(shí)驗(yàn)總結(jié)與分析1、完成實(shí)驗(yàn)內(nèi)容,記錄實(shí)驗(yàn)數(shù)據(jù)。2、對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析,判斷是否符合要求。3、總結(jié)歸納本次實(shí)驗(yàn)用到的知識(shí)點(diǎn)。4、按要求寫(xiě)出驗(yàn)證性實(shí)驗(yàn)報(bào)告。六 實(shí)驗(yàn)思考題l、與非門(mén)什么情況下輸出高電平?什么情況下輸出低電平?與非門(mén)不用的輸入端應(yīng)如何處理? 2、如果與非門(mén)的一個(gè)輸入端接連續(xù)時(shí)鐘脈沖，那么：(1)其余輸入端是什么狀態(tài)時(shí)，允許脈沖通過(guò)?脈沖通過(guò)時(shí)，輸出端波形與輸入端波形有何差別?(2)其余輸入端是什么狀態(tài)時(shí)，不允許脈沖通過(guò)?這種情況下與非門(mén)輸出是什么狀態(tài)?3、 心得體會(huì)與其他。注意事項(xiàng)l、接拆線都要在斷開(kāi)電源(5V)的情況下進(jìn)行。2、TTL

7、電路電源電壓Vcc = +5V；檢查電源是否為5V(不要超過(guò)+5V)。實(shí)驗(yàn)二 MSI組合邏輯電路的設(shè)計(jì)與調(diào)試(設(shè)計(jì)性)一、實(shí)驗(yàn)?zāi)康?、了解編碼器、譯碼器、數(shù)據(jù)選擇器等中規(guī)模數(shù)字集成電路(MSI)的性能及使用方法；2、用集成譯碼器和數(shù)據(jù)選擇器設(shè)計(jì)簡(jiǎn)單的邏輯函數(shù)產(chǎn)生器。3、掌握組合邏輯電路的設(shè)計(jì)與測(cè)試方法。二、實(shí)驗(yàn)設(shè)計(jì)要求與主要技術(shù)指標(biāo)1、查出74LSl51、74LS04、74LS138及74LS283等外引線排列圖和功能表.并記錄.2、試用數(shù)據(jù)選擇器74LSl51(或譯碼器74LSl38和與非門(mén))設(shè)計(jì)一個(gè)監(jiān)測(cè)信號(hào)燈工作狀態(tài)的邏輯電路。其條件是，信號(hào)燈由紅(用R表示)、黃(用Y代表)和綠(用G表示

8、)三種顏色燈組成，正常工作時(shí)，任何時(shí)刻只能是紅、綠或黃當(dāng)中的一種燈亮。而當(dāng)出現(xiàn)其它五種燈亮狀態(tài)時(shí)，電路發(fā)生故障，要求邏輯電路發(fā)出故障信號(hào)。設(shè)用數(shù)據(jù)開(kāi)關(guān)的1、O分別表示R、Y、G燈的亮和滅狀態(tài)，故障信號(hào)由試驗(yàn)器中的燈亮表示，試將設(shè)計(jì)的邏輯電路用實(shí)驗(yàn)驗(yàn)證，并列表記下實(shí)驗(yàn)結(jié)果。3、用一片4位加法器74LS283組成一個(gè)代碼轉(zhuǎn)換電路，將BCD代碼的8421碼轉(zhuǎn)成余3碼。4、根據(jù)實(shí)驗(yàn)內(nèi)容及要求確實(shí)施方案，畫(huà)出設(shè)計(jì)電路，連線測(cè)試。三、實(shí)驗(yàn)設(shè)備與器材實(shí)驗(yàn)所用設(shè)備與器材見(jiàn)表2-1。表2-1 實(shí)驗(yàn)設(shè)備與器材序號(hào)名稱型號(hào)與規(guī)格數(shù)量備注1通用電學(xué)實(shí)驗(yàn)臺(tái)JD-20001臺(tái)內(nèi)含0-30V可調(diào)直流穩(wěn)壓電源2數(shù)字多用表DT

9、930FD或UT521臺(tái)實(shí)驗(yàn)測(cè)試線路檢查用3示波器CA8120A或COS50201臺(tái)4雙列直插式集成電路插座1組5邏輯電平開(kāi)關(guān)1組6 數(shù)據(jù)選擇器74LSl511片7譯碼器74LSl381片84位加法器74LS2831片9反相器74LS041片四、實(shí)驗(yàn)原理與說(shuō)明(1) 使用中、小規(guī)模集成電路來(lái)設(shè)計(jì)組合電路是最常見(jiàn)的邏輯電路。設(shè)計(jì)組合電路的一般步驟如圖2-1所示。圖5-1 組合邏輯電路設(shè)計(jì)流程圖圖5-1 組合邏輯電路設(shè)計(jì)流程圖圖2.1 組合邏輯電路設(shè)計(jì)流程圖根據(jù)設(shè)計(jì)任務(wù)的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡(jiǎn)法求出簡(jiǎn)化的邏輯表達(dá)式，并按實(shí)際選用邏輯門(mén)的類型修改邏輯表達(dá)式。

10、根據(jù)簡(jiǎn)化后的邏輯表達(dá)式畫(huà)出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實(shí)驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)的正確性。 輸 入 輸 出 選 擇選通 數(shù)據(jù) 反碼數(shù)據(jù)A2 Al A0y× × ×1O1O O 0OD00 O lODl0 1 O0D20 l lOD31 O O0D41 O 10D5l 1 O0D61 1 10D7 表2-2 74LSl51的功能表 圖2-2 74LSl51外引線排列圖 (3) 八選一數(shù)據(jù)選擇器74LSl51八選一數(shù)據(jù)選擇器74LSl51的外引線排列圖和功能表分別如圖5-2和表5-2所示。由表5-2可以看出，當(dāng)選通輸入端 = O時(shí)，y是A2、Al、Ao和輸入數(shù)據(jù)D0D

11、7的與或函數(shù)，它的表達(dá)式見(jiàn)式(5-1) 。式中mi是A2、A1、A0構(gòu)成的最小項(xiàng)，顯然當(dāng)Di=l時(shí)，其對(duì)應(yīng)的最小項(xiàng)mi在與或表達(dá)式中出現(xiàn)。當(dāng)Di=O時(shí)，對(duì)應(yīng)的最小項(xiàng)就不出現(xiàn)。利用這一點(diǎn)，可以實(shí)現(xiàn)組合邏輯函數(shù)。 式 (2-1)將數(shù)據(jù)選擇器數(shù)據(jù)輸入DD7作為函數(shù)的輸入變量，地址選擇輸入信號(hào)A2、A1、A0作為控制信號(hào)，控制各最小項(xiàng)在輸出邏輯函數(shù)中是否出現(xiàn)，選通輸入端始終保持低電平， 表2-3 74LS138邏輯功能表輸 入輸 出選 通 譯碼地址譯 碼STA+A2 Al A0 ×1× × ×l 1 l 1 l l l 10×× ×

12、 ×l l l l l 1 l llO0 O O0 l 1 l l l 1 l1O0 O ll O 1 l l l l 11OO l O l l O l 1 l l llO0 l 1 l l 1 O l l l ll01 0 O 1 l 1 l 0 1 l 1l01 O 1 l 1 l l 1 0 l 1101 l 0 l 1 l l 1 l O 11Ol 1 l l 1 l l 1 l l 0(4) 3線一8線譯碼器圖2-3 74LSl38外引線排列圖A0A1A2STAGNDVCC3線一8線譯碼器74LSl38的外引線排列圖和邏輯功能表分別如圖2-3和表2-3所示。由表5-3和圖5

13、-3可以看出，該譯碼器有三個(gè)選通端：STA、和，只有當(dāng)STA=1， = 0、 = O 同時(shí)滿足時(shí)，才允許譯碼，否則就禁止譯碼。設(shè)置多個(gè)選通端，使得該譯碼器能被靈活地組成各種電路。五、實(shí)驗(yàn)電路設(shè)計(jì)與測(cè)試 按組合邏輯電路設(shè)計(jì)順序?qū)懗鐾暾膶?shí)驗(yàn)步驟,包括設(shè)計(jì)真值表,表達(dá)式,電路圖,測(cè)試結(jié)果,A 信號(hào)燈監(jiān)測(cè)電路設(shè)計(jì)與測(cè)試、根據(jù)信號(hào)燈監(jiān)測(cè)電路要求,列出真值表如表2-4所示,、根據(jù)真值表2-4寫(xiě)出表達(dá)式如式(2-2)所示Y=ABC+ABC+ABC+ABC+ABC.式(2-2)用74LS151設(shè)計(jì)電路,根據(jù)74LS151邏輯功能表,可以將式(2-2)轉(zhuǎn)換成式(2-3)所示.Y=m0D0+m3D3+m5D5+

14、m6D6+m7D7令D0=D3=D5=D6=D7=1; D1=D2=D4=0, . 式(2-3)用74LS138設(shè)計(jì)電路,根據(jù)74LS138邏輯功能,可以將式(2-2)轉(zhuǎn)換成式(2-4)所示.Y=Y0+Y3+Y5+Y6+Y7=(Y0Y3Y5Y6Y7),. 式(2-4)3、由式(2-3)可畫(huà)出74LS151設(shè)計(jì)信號(hào)燈監(jiān)測(cè)電路圖如圖2-4所示,由式(2-4)可畫(huà)出74LS138設(shè)計(jì)信號(hào)燈監(jiān)測(cè)電路圖如圖2-5所示.4、根據(jù)圖2-4連線測(cè)式,結(jié)果記入表2-5中.根據(jù)圖2-5連線測(cè)式,結(jié)果記入表2-6中.B 代碼轉(zhuǎn)換電路設(shè)計(jì)、根據(jù)代碼轉(zhuǎn)換電路要求,列出真值表如表2-7所示,、根據(jù)真值表2-7寫(xiě)出表達(dá)式如

15、式(2-5)所示Y4Y3Y2Y1=A4A3A2A1+0011. 式(2-5)3、由式(2-5)可畫(huà)出電路如圖2-6所示,4、根據(jù)圖2-6連線測(cè)式,結(jié)果記入表2-8中.六、實(shí)驗(yàn)分析與總結(jié)- 將測(cè)試結(jié)果與設(shè)計(jì)要求比較判斷是否符合要求將測(cè)試值表2-5和2-6與真值表2-4比較,結(jié)果是相同的,說(shuō)明分別用數(shù)據(jù)選擇器74LS151和譯碼器74LS138設(shè)計(jì)信號(hào)燈監(jiān)測(cè)電路符合要求,實(shí)驗(yàn)成功將測(cè)試值表2-8與真值表2-7比較,結(jié)果是相同的,說(shuō)明用全加器74LS283設(shè)計(jì)代碼轉(zhuǎn)換電路符合要求,實(shí)驗(yàn)成功六、思考題 使用中、小規(guī)模集成門(mén)電路設(shè)計(jì)組合邏輯電路的一般方法是什么？ 在進(jìn)行組合邏輯電路設(shè)計(jì)時(shí)，什么是最佳設(shè)計(jì)

16、方案？實(shí)驗(yàn)三 集成觸發(fā)器功能測(cè)試 (驗(yàn)證性)一、 實(shí)驗(yàn)?zāi)康?、熟悉JK和D觸發(fā)器兩種類型集成觸發(fā)器的功能及使用方法。2、熟悉觸發(fā)器的功能測(cè)試。3、學(xué)會(huì)運(yùn)用觸發(fā)器設(shè)計(jì)簡(jiǎn)單的實(shí)用電路.二、 實(shí)驗(yàn)任務(wù)及要求1、測(cè)試JK觸發(fā)器（74LS112）的邏輯功能并記錄.2、測(cè)試D觸發(fā)器（74LS74）的邏輯功能并記錄.3、用74LS112或74LS74加上與非門(mén)74LS00設(shè)計(jì)一個(gè)簡(jiǎn)單的2到4人的掄答器, 畫(huà)出電路圖 寫(xiě)出設(shè)計(jì)依據(jù)、掄答過(guò)程及掄答結(jié)果三、實(shí)驗(yàn)原理與電路說(shuō)明JK觸發(fā)器74LSll2的引腳排列及符號(hào)如圖6-1所示。電源VCC為+5V。圖3-1 JK觸發(fā)器74LSll2的引腳排列及符號(hào)雙D觸發(fā)器74

17、LS74的 引腳排列及符號(hào)如圖6-2所示。電源VCC為+5V。圖3-2 74LS74的引腳排列及符號(hào)四、實(shí)驗(yàn)設(shè)備與器材實(shí)驗(yàn)所用設(shè)備與器材見(jiàn)表3-1。 表3-1 設(shè)備與器材序號(hào)名稱型號(hào)與規(guī)格數(shù)量備注1通用電學(xué)實(shí)驗(yàn)臺(tái)JD-20001臺(tái)內(nèi)含0-30V可調(diào)直流穩(wěn)壓電源數(shù)字多用表DT930FD或UT521臺(tái)實(shí)驗(yàn)測(cè)試線路檢查用示波器CA8120A或COS50201臺(tái)2雙列直插式集成電路插座1組3邏輯電平開(kāi)關(guān)1組5JK觸發(fā)器74LS112，1個(gè)6 D觸發(fā)器74LS741個(gè)8連接導(dǎo)線若干五、實(shí)驗(yàn)內(nèi)容與步驟1、JK觸發(fā)器（74LS112）的功能測(cè)試JK觸發(fā)器74LSll2的引腳排列及符號(hào)如圖3-1所示。 將JK

18、觸發(fā)器74LS112的和端按照表3-2要求改變，觀察Q與 的狀態(tài)。結(jié)果記錄于表3-2中。表6-2 74LS112的Q與 的狀態(tài) Q(理論值) (理論值) Q(測(cè)試值) (測(cè)試值) 1 1 1 1O 1 01 10 1 01 1 10 10 01 01 按表3-3要求，測(cè)試記錄觸發(fā)器的邏輯功能。結(jié)果記錄于表3-3中 (表中CP由單脈沖源供給)。 表3-3 JK觸發(fā)器的邏輯功能 J K CPQn+1(測(cè)試值)功能總結(jié)Qn = 0 Qn = 1 0 1 ××× 1 0 ××× 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

19、2、D觸發(fā)器74LS74的功能測(cè)試 雙D觸發(fā)器74LS74的引腳排列及符號(hào)如圖6-2所示。 按表3-4要求測(cè)試并記錄D觸發(fā)器74LS74的邏輯功能結(jié)果記入表3-4中。表3-4 74LS74的邏輯功能3、簡(jiǎn)單的2-4人掄答器設(shè)計(jì)寫(xiě)出設(shè)計(jì)依據(jù)、掄答過(guò)程及掄答結(jié)果并畫(huà)出電路.用邏輯電平開(kāi)關(guān)及邏輯電平顯示器代替主持人控制開(kāi)關(guān)和選手掄答開(kāi)關(guān)及掄答顯示,寫(xiě)出掄答原理及掄答過(guò)程,連線測(cè)試,并判斷是否符合要求.五、實(shí)驗(yàn)結(jié)果分析與總結(jié)2、對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析,判斷是否符合要求。3、總結(jié)歸納本次實(shí)驗(yàn)用到的知識(shí)點(diǎn)。六、思考題1、寫(xiě)出JK和D觸發(fā)器的工作原理及工作過(guò)程。2、觸發(fā)器在實(shí)現(xiàn)正常功能時(shí)，和應(yīng)處于什么狀態(tài)？欲使

20、觸發(fā)器狀態(tài)Q = O，對(duì)直接置位、復(fù)位端應(yīng)如何操作?實(shí)驗(yàn)四 移位寄存器及應(yīng)用(綜合性)一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模四位雙向移位寄存器邏輯功能及測(cè)試方法。2、研究由移位寄存器構(gòu)成的環(huán)形計(jì)數(shù)器和串行累加器工作原理。二、實(shí)驗(yàn)任務(wù)及要求1、測(cè)試移位寄存器74LSl94的幾種邏輯功能，并將結(jié)果記錄于表7-3中。 (1)清除；(2)送數(shù) ；(3)右移；(4)左移；(5)保持2、用74LSl94實(shí)現(xiàn)環(huán)形計(jì)數(shù)器，連接電路并將結(jié)果記錄于表7-4中。3、設(shè)計(jì)一串行累加運(yùn)算電路，畫(huà)出設(shè)計(jì)電路，并將測(cè)試結(jié)果記錄于表7-5中(選做)。4、按要求寫(xiě)出綜合性實(shí)驗(yàn)報(bào)告。三、實(shí)驗(yàn)原理與電路說(shuō)明圖4-l 移位寄存器74LSl94引

21、腳排列在數(shù)字系統(tǒng)中能寄存二進(jìn)制信息，并進(jìn)行移位的邏輯部件稱為移位寄存器。根據(jù)移位寄存儲(chǔ)信息的方式有：串入串出、串入并出、并入串出、并入并出四種形式，按移位方向有左移、右移兩種。本實(shí)驗(yàn)采用四位雙向通用移位寄存器，型號(hào)為74LSl94，引腳排列如圖4-l所示，DA、DB、DC、DD為并行輸入端；QA、QB、QC、QD為并行輸出端；SR為右移串行輸入端； SL為左移串行輸入端；S1、S0為操作模式控制端；為直接無(wú)條件清零端；CP為時(shí)鐘輸入端。寄存器有四種不同操作模式：并行寄存；右移(方向由QAQD)；右移(方向由QDQA)；保持。S1、S0和的作用如表4-1所示。 移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存

22、器型計(jì)數(shù)器；順序脈沖發(fā)生器；串行累加器；可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計(jì)數(shù)器和串行累加器的情況。把移位寄存器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移位，如圖7-2(a)的四位寄存器中，把輸出QD和右移串行輸入端SR相連接，設(shè)初始狀態(tài)QAQBQcQD=1000，則在時(shí)鐘脈沖作用下QAQBQcQD將依次變?yōu)?100001000011000，其波形如圖4-2(b)所示。可見(jiàn)它是一個(gè)具有四個(gè)有效狀態(tài)的計(jì)數(shù)器，圖7_2(a)電路可以由各個(gè)輸出端輸出在時(shí)間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。表4-1移位寄存器S1、S2

23、和的作用CPS1S0功能QA、QB、QC、QD×O××清除= O，使QAQBQCQD = 0，寄存器正常工作時(shí)， = l。1l1送數(shù)CP上升沿作用后，并行輸入數(shù)據(jù)送入寄存器。QAQBQCQD=DADBDCDD此時(shí)串行數(shù)據(jù)(SR、SL)被禁止1O1右移串行數(shù)據(jù)送至右移輸入端SR ，CP上升沿進(jìn)行右移。QAQBQcQD=DSRQAQBQCll0左移串行數(shù)據(jù)送至右移輸入端SR，CP上升沿進(jìn)行右移。QAQBQcQD = QAQBQcQSL。l00保持CP作用后寄存器內(nèi)容保持不變QADQBDQCDQDD = QAQBQcQDl××保持QAQBQcQD =

24、 QADQBDQCDQDD 圖4-2 循環(huán)移位原理與波形累加器是由移位寄存器和全加器組成的一種求和電路，它的功能是將本身寄存的數(shù)和另一個(gè)輸入的數(shù)相加，并存放在累加器中。圖4-3 累加器原理圖圖4-3為累加器原理圖。設(shè)開(kāi)始時(shí)，被加數(shù)A=A N-lAo和加數(shù)B=BN-1B。已分別存入N+1位累加和移位寄存器和加數(shù)移位寄存器中。進(jìn)位觸發(fā)器已被清零。當(dāng)?shù)谝粋€(gè)時(shí)鐘脈沖到來(lái)之前，全加器各輸入、輸出情況為An=Ao、Bn=B0、Cn-1 = O、Sn = Ao+Bo+O = So、Cn=C1。在第一個(gè)CP脈沖到來(lái)后，So存入累加和移位寄存器最高位，Co存入進(jìn)位觸發(fā)器 D端，且兩個(gè)移位寄存器中的內(nèi)容都向右移動(dòng)

25、一位，此時(shí)全加器輸出為Sn = A1+B1+Co = S1、Cn = C1。在第二個(gè)CP脈沖到來(lái)后，兩個(gè)移位寄存器的內(nèi)容又右移一位，此時(shí)全加器的輸出為Sn=A2=B2+Cl=S2、Cn=C2。如此順序進(jìn)行，到第N+1個(gè)時(shí)鐘脈沖后，不僅原先存入兩個(gè)寄存器中的數(shù)已被全部移出，且A、B兩個(gè)數(shù)相加的和及最后的進(jìn)位Cn-1也被全部存入累加和移位寄存器中。若需繼續(xù)累加，則加數(shù)移位寄存器中需再存入新的加數(shù)。中規(guī)模集成移位寄存器，其位數(shù)往往以四位居多，當(dāng)需要的位數(shù)多于四位，可把幾塊移位寄存器用級(jí)連的方法來(lái)擴(kuò)展位數(shù)。 三、實(shí)驗(yàn)設(shè)備與器材實(shí)驗(yàn)所用設(shè)備與器材見(jiàn)表4-2。 表4-2 實(shí)驗(yàn)設(shè)備與器材序號(hào)名稱型號(hào)與規(guī)格數(shù)

26、量備注1通用電學(xué)實(shí)驗(yàn)臺(tái)JD-20001臺(tái)內(nèi)含0-30V可調(diào)直流穩(wěn)壓電源2數(shù)字多用表DT930FD或UT521臺(tái)實(shí)驗(yàn)測(cè)試線路檢查用示波器CA8120A或COS50201臺(tái)雙列直插式集成電路插座1組3邏輯電平開(kāi)關(guān)1組4LED發(fā)光二極管顯示器1組5移位寄存器74LS1942個(gè)D觸發(fā)器74LS741個(gè)一位二進(jìn)制全加器74LS1831個(gè)（或用74LS138、74LS20組合實(shí)現(xiàn)）連接導(dǎo)線若干五、實(shí)驗(yàn)步驟及結(jié)果記錄1測(cè)試移位寄存器74LSl94的邏輯功能按圖4-4接線，、S1、S0、SL、SR、DA、DC、DD分別接邏輯開(kāi)關(guān)， QA、QB、QC、QD 接電平指示器（或邏輯開(kāi)關(guān)盒上的發(fā)光二極管），CP接單次

27、脈沖源，按表4-3所規(guī)定的輸入狀態(tài)，逐項(xiàng)進(jìn)行測(cè)試。 (1)清除 令 = O，其它輸入均為任意狀態(tài)，這時(shí)寄存器輸出QA、QB、QC、QD均為零。清除功能完成后，置 = 1。結(jié)果記錄于表4-3中.圖4-4測(cè)試移位寄存器74LSl94的邏輯功能 (2)送數(shù) 令 = S1 = S0 = 1，送入任意四位二進(jìn)制數(shù)，如DADBDCDD = abcd，加CP脈沖，觀察 CP = O、CP由O 1、CP由10三種情況下寄存器輸出狀態(tài)的變化，分析寄存器輸出狀態(tài)變化是否發(fā)生在CP脈沖上升沿，結(jié)果記錄于表4-3中。(3)右移令 = l、S1 = O、So = l，消零，或用并行送數(shù)字置寄存器輸出。由右移輸入端SR送

28、入二進(jìn)制數(shù)碼如0100，由CP端連續(xù)加四個(gè)脈沖，觀察輸出端情況，結(jié)果記錄于表4-3中。(4)左移 令 = 1、S1=1、S0 = 0，先清零或預(yù)置，由左移輸入端SL送入二進(jìn)制數(shù)碼如1111，連續(xù)加四個(gè)CP脈沖，觀察輸出情況，結(jié)果記錄于表4-3中。 (5)保持 寄存器預(yù)置任意四位二進(jìn)制數(shù)碼abcd 令 =1、S1=O，加CP脈沖，觀察寄存器輸出狀態(tài)，結(jié)果記錄于表4-3。表4-3 74LSl94的邏輯功能清除模式 時(shí)鐘串行輸入輸出功能總結(jié)S1S0CPSLSRDADBDCDDQAQBQCQDO×××××××××

29、111××a b c dlO1×O××××101×l××××lO1×O××××101×0××××11O1×××××1l0l×××××1101×××××l1Ol×××××1OO

30、15;×××××2循環(huán)移位 將實(shí)驗(yàn)內(nèi)容1接線中QD及SR與電平指示器及邏輯開(kāi)關(guān)的接線斷開(kāi)，并將QD與SR直接連接，其它接線均不變動(dòng)，用并行送數(shù)法預(yù)置寄存器輸出為某二進(jìn)制數(shù)碼(如0100)，然后進(jìn)行右移循環(huán)，觀察寄存器輸出端變化并將結(jié)果記錄于表4-4中。 3累加運(yùn)算根據(jù)累加運(yùn)算的原理圖4-3，設(shè)計(jì)累加運(yùn)算電路如圖4-5所示。按圖7-5連接實(shí)驗(yàn)電路。、S1、S0接邏輯開(kāi)關(guān)，CP接單次脈沖源，由于邏輯開(kāi)關(guān)數(shù)量有限，兩寄存器并行輸入端DADD高電平時(shí)接邏輯開(kāi)關(guān)(擲向“l(fā)”處)，低電平時(shí)接地。兩寄存器輸出接電平指示器。表4-3循環(huán)移位測(cè)試 表4-4累加運(yùn)

31、算測(cè)試CPQA QB QC QDl0 1 0 O234CPB寄存器A寄存器QA QB QC QDQA QB QC QD01234(1) D觸發(fā)器置零: 使74LS74的端為低電平，再變?yōu)楦唠娖健?(2)送數(shù)令=S1=S0=1，用并行送數(shù)方法把三位加數(shù)(A2A1A0)和三位被加數(shù)(B2B1B0)分別送入累加和移位寄存器A和加數(shù)移位寄存器B中。然后進(jìn)行右移，實(shí)現(xiàn)加法運(yùn)算。連續(xù)輸入四個(gè)CP脈沖，觀察兩個(gè)寄存器輸出狀態(tài)變化，結(jié)果記入表4-4中。六、實(shí)驗(yàn)結(jié)果分析與總結(jié)1、分析表4-3的實(shí)驗(yàn)結(jié)果，總結(jié)移位寄存器74LS194的邏輯功能寫(xiě)入表格功能總結(jié)一欄中。2、根據(jù)記錄的實(shí)驗(yàn)數(shù)據(jù)與設(shè)計(jì)要求進(jìn)行比較,分析,

32、判斷是否符合要求3、總結(jié)歸納本次實(shí)驗(yàn)用到的知識(shí)點(diǎn)。七、思考題1、在對(duì)74LS194進(jìn)行送數(shù)后，若要使輸出端改成另外的數(shù)碼，是否一定要使寄存器清零?2、使寄存器清零，除采用輸入低電平外，可否采用右移或左移的方法?可否使用并行送數(shù)法?若可行，如何進(jìn)行操作?3、若進(jìn)行循環(huán)左移，接線應(yīng)如何改裝? 圖7-5 累加運(yùn)算電路實(shí)驗(yàn)五 集成計(jì)數(shù)器電路的設(shè)計(jì)(設(shè)計(jì)性)一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成計(jì)數(shù)器的使用及功能測(cè)試。2、熟悉集成計(jì)數(shù)器的使用方法。3、運(yùn)用集成計(jì)數(shù)構(gòu)成任意計(jì)數(shù)器。二、設(shè)計(jì)內(nèi)容及要求（實(shí)際實(shí)驗(yàn)中根據(jù)實(shí)驗(yàn)提供的元件）1、測(cè)試集成計(jì)數(shù)器74LS290或74LS160或74LS161功能，記錄實(shí)驗(yàn)結(jié)果。

33、2、用集成計(jì)數(shù)器74LS290或74LS160或74LS161實(shí)現(xiàn)八進(jìn)制計(jì)數(shù)器。3、用集成計(jì)數(shù)器74LS160或74LS161實(shí)現(xiàn)十八進(jìn)制計(jì)數(shù)器。4、根據(jù)實(shí)驗(yàn)內(nèi)容及要求確實(shí)施方案，寫(xiě)出詳細(xì)的實(shí)驗(yàn)步驟,畫(huà)出設(shè)計(jì)電路并連線測(cè)試。三、實(shí)驗(yàn)原理與說(shuō)明 1.中規(guī)模（MSI）時(shí)序邏輯電路 中規(guī)模集成電路(MSI)時(shí)序功能器件常用的有計(jì)數(shù)器和移位寄存器等，借助于器件手冊(cè)提供的功能表和工作波形圖，就能正確地使用這些器件。對(duì)于一個(gè)使用者關(guān)鍵在于合理地使用器件，靈活使用器件的各控制輸入端，運(yùn)用各種設(shè)計(jì)技巧，完成要求的功能。在使用MSI器件時(shí)，各控制輸入端必須按照邏輯要求接入電路，不允許懸空。常用計(jì)數(shù)器性能如表5-

34、2所示：表5-2 常用計(jì)數(shù)器性能 器件種類型號(hào)相近型號(hào)計(jì)數(shù)脈沖邊沿清除 置數(shù)二一五一十進(jìn)制異步計(jì)數(shù)器74LS290 74LS210直接直接置9十進(jìn)制可預(yù)置同步計(jì)數(shù)器 74LS160 74LS216 直接 同步4位二進(jìn)制可預(yù)置同步計(jì)數(shù)器 74LS161 74LS214十進(jìn)制可預(yù)置同步加減計(jì)數(shù)器 74LS190 / 直接4位二進(jìn)制可預(yù)置同步加，減計(jì)數(shù)器 74LS191 / /十進(jìn)制可預(yù)置同步加/減計(jì)數(shù)器（雙時(shí)鐘）74LS192 74LS217 4位二進(jìn)制可預(yù)置同步加減計(jì)數(shù)器(雙時(shí)鐘)T4193 74LS215雙時(shí)鐘，不使用時(shí)鐘端置1直接 直接(1)74LS160十進(jìn)制同步加法計(jì)數(shù)器74LS160十

35、進(jìn)制可預(yù)置同步計(jì)數(shù)器，其邏輯符號(hào)如圖5-1所示圖5-1中， 同步預(yù)置數(shù)控制端，DOD3為數(shù)據(jù)輸入端,為異步置O端，C為進(jìn)位輸出端，EP和ET為工作狀態(tài)控制端。圖5-1 74LS160邏輯符號(hào)74LS160十進(jìn)制可預(yù)置同步計(jì)數(shù)器，它增加了同步預(yù)置端和異步置0端，可利用這兩個(gè)控制端來(lái)對(duì)它進(jìn)行控制，來(lái)達(dá)到模值任意設(shè)計(jì)的目的。其中異步置O端 的使用與74LS290的相同，只是同步預(yù)置端的使用就要注意了，因?yàn)樗峭筋A(yù)置，考慮有效狀態(tài)時(shí)與異步不同，它要比異步少一個(gè)狀態(tài).(2)74LS290二一五一十進(jìn)制異步計(jì)數(shù)器圖5-2 74LS29引腳圖及邏輯符號(hào)如圖其引腳圖及邏輯符號(hào)如圖5-2所示,圖中,S9A,S

36、9B是直接置9端，在S9=S9A×S9B時(shí),計(jì)數(shù)輸出Q3Q2Q1Q0為1001,ROA,ROB是直接置0端,在RO=ROA×ROB=1時(shí),計(jì)數(shù)器置0。整個(gè)計(jì)數(shù)器由兩部分組成，第一部分是1位二進(jìn)制計(jì)數(shù)器，CP0和Q0是它的計(jì)數(shù)輸入端和輸出端：第二部分是一個(gè)五進(jìn)制部分，CPl是它的計(jì)數(shù)輸入端，Q3，Q2，Ql是輸出端。如果將Q0與CPl相連，計(jì)數(shù)脈沖從CPo輸入，即成為8421BCD碼計(jì)數(shù)器，計(jì)數(shù)器的輸出序是Q3Q2Q1Q0；將Q3與CP0相連，計(jì)數(shù)脈沖從CP1輸入，便成為5421BCD碼異步十進(jìn)制加法計(jì)數(shù)器，它的輸出碼序是Q0Q3Q2Q1。74LS290二一五一十進(jìn)制異步計(jì)數(shù)

37、器，顧名思義，它是由一個(gè)二進(jìn)制和一個(gè)五進(jìn)制計(jì)數(shù)器兩個(gè)獨(dú)立部分組成的。兩部分級(jí)聯(lián)便構(gòu)成2×5=10進(jìn)制計(jì)數(shù)，這也是它的最大計(jì)數(shù)模值。由于它有直接置9和直接0兩個(gè)控制端，所以可用來(lái)設(shè)計(jì)小于10的任意8421BCD碼進(jìn)制的計(jì)數(shù)器。經(jīng)常用它的直接置0端來(lái)達(dá)成此設(shè)計(jì)目的，該方法便是反饋歸零法。反饋歸零法就是將輸出的某一有效狀態(tài)位反饋到直接置0端，使計(jì)數(shù)器復(fù)位，從而改變其計(jì)數(shù)模值的。由于它是異步清零，考慮反饋有效狀態(tài)時(shí)要與同步區(qū)別開(kāi)來(lái)。簡(jiǎn)單地說(shuō)，n(n<10)進(jìn)制計(jì)數(shù)設(shè)計(jì)的反饋有效狀態(tài)就是n的二進(jìn)制表示，然后找出它的有效位反饋便可。四、實(shí)驗(yàn)設(shè)備與器材實(shí)驗(yàn)所用設(shè)備與器材見(jiàn)表5-1。 表5-1

38、 設(shè)備與器材序號(hào)名稱型號(hào)與規(guī)格數(shù)量備注1通用電學(xué)實(shí)驗(yàn)臺(tái)JD-20001臺(tái)內(nèi)含0-30V可調(diào)直流穩(wěn)壓電源數(shù)字多用表DT930FD或UT521臺(tái)實(shí)驗(yàn)測(cè)試線路檢查用示波器CA8120A或COS50201臺(tái)2雙列直插式集成電路插座1組3邏輯電平開(kāi)關(guān)1組4集成計(jì)數(shù)器74LS290或74LS160或74LS161，2個(gè)5集成門(mén)電路74LS001個(gè)6集成門(mén)電路74LS201個(gè)連接導(dǎo)線若干五、實(shí)驗(yàn)電路設(shè)計(jì)與測(cè)試1、根據(jù)各項(xiàng)實(shí)驗(yàn)內(nèi)容及要求確實(shí)施方案，畫(huà)出設(shè)計(jì)電路，連線測(cè)試。記錄測(cè)試結(jié)果, 2、按設(shè)計(jì)性實(shí)驗(yàn)規(guī)范格式要求完成實(shí)驗(yàn)報(bào)告。六、實(shí)驗(yàn)分析與總結(jié)1、根據(jù)記錄的實(shí)驗(yàn)數(shù)據(jù)與設(shè)計(jì)要求進(jìn)行比較,分析,判斷是否符合設(shè)計(jì)

39、要求2、正確記錄實(shí)驗(yàn)數(shù)據(jù),并對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析,判斷是否符合設(shè)計(jì)要求。3、總結(jié)歸納本次實(shí)驗(yàn)用到的知識(shí)點(diǎn)。4、按要求寫(xiě)出設(shè)計(jì)性實(shí)驗(yàn)報(bào)告七、實(shí)驗(yàn)思考與總結(jié) 1、總結(jié)用反饋歸0法實(shí)現(xiàn)計(jì)數(shù)器的設(shè)計(jì)的方法。 2、查閱74LS161、74LS162、74LS163、74LS192等相關(guān)計(jì)數(shù)芯片的邏輯功能,實(shí)驗(yàn)六 555時(shí)基電路及應(yīng)用(綜合性)一、實(shí)驗(yàn)?zāi)康?、熟悉多諧振蕩器的工作原理2、熟悉單穩(wěn)態(tài)觸發(fā)器的工作原理。3、熟悉555的內(nèi)部結(jié)構(gòu)以及工作原理。二、實(shí)驗(yàn)任務(wù)與要求1. 用555設(shè)計(jì)多諧振蕩器要求：振蕩頻率為500Hz,占空比為2/3，設(shè)計(jì)參數(shù)測(cè)試并記錄輸出的電壓波形；在電路中，改變R1、R2、C的值，

40、觀察振蕩周期的變化，并測(cè)出振蕩周期記入下表11_1表6_1改變R、C時(shí)T的變化值R1R2CT 1K13K0.1F20K4K0.1F2、用555設(shè)計(jì)單穩(wěn)態(tài)觸發(fā)器，要求脈沖寬度為0.1ms。要求：a、畫(huà)出所設(shè)計(jì)的電路圖；b確定R、C的值（C取0.01F、0.1F或1F）；c、 按所設(shè)計(jì)的電路接線，用示波器觀察輸出端的波形，并測(cè)出輸出脈沖的寬度Tw；. d、若想使Tw=10s怎樣調(diào)整電路？測(cè)出此時(shí)各有關(guān)的參數(shù)值。3、用555組成施密特觸發(fā)器要求：畫(huà)出施密特觸發(fā)器電路圖，輸入信號(hào)由音頻信號(hào)源提供，預(yù)先調(diào)好VS的頻率為1kHz，接通電源，逐漸加大VS的幅度，觀測(cè)輸出波形，測(cè)繪電壓傳輸特性，算出回差電壓U

41、。三、儀器設(shè)備與器材虛擬仿真:裝有電子電路仿真軟件的電腦一臺(tái)實(shí)物操作:實(shí)驗(yàn)所用設(shè)備器材與器材見(jiàn)表6-2 表6-2設(shè)備與器材序號(hào)名稱型號(hào)與規(guī)格數(shù)量備注1通用電學(xué)實(shí)驗(yàn)臺(tái)JD-20001臺(tái)內(nèi)含0-30V可調(diào)直流穩(wěn)壓電源數(shù)字多用表DT930FD或UT521臺(tái)實(shí)驗(yàn)測(cè)試線路檢查用示波器CA8120A或COS50201臺(tái)2雙列直插式集成電路插座1組3邏輯電平開(kāi)關(guān)1組5集成電路NE5551個(gè)6集成門(mén)電路74LS201個(gè)連接導(dǎo)線若干電阻、電容若干根據(jù)設(shè)計(jì)電路由實(shí)驗(yàn)室提供器材四、實(shí)驗(yàn)原理與電路說(shuō)明集成時(shí)基電路又稱為集成定時(shí)器或555電路，是一種數(shù)字、模擬混合型的中規(guī)模集成電路，應(yīng)用十分廣泛。它是一種產(chǎn)生時(shí)間延遲和

42、多種脈沖信號(hào)的電路，由于內(nèi)部電壓標(biāo)準(zhǔn)使用了三個(gè)5k電阻，故取名555電路。其電路類型有雙極型和CMOS型兩大類，二者的結(jié)構(gòu)與工作原理類似。幾乎所有的雙極型產(chǎn)品型號(hào)最后的三位數(shù)碼都是555或556；所有的CMOS產(chǎn)品型號(hào)最后四位數(shù)碼都是7555或7556，二者的邏輯功能和引腳排列完全相同，易于互換。555和7555是單定時(shí)器。556和7556是雙定時(shí)器。雙極型的電源電壓VCC+5+15V，輸出的最大電流可達(dá)200mA，CMOS型的電源電壓為+3+18V。（1）555電路的工作原理 555電路的內(nèi)部電路方框圖如圖6-1（a）所示，圖6-1（b）為電路符號(hào)。它含有兩個(gè)電壓比較器，一個(gè)基本RS觸發(fā)器，

43、一個(gè)放電開(kāi)關(guān)管T，比較器的參考電壓由三只 5k的電阻器構(gòu)成的分壓器提供。它們分別使高電平比較器A1 的同相輸入端和低電平比較器A2的反相輸入端的參考電平為和。A1與A2的輸出端控制RS觸發(fā)器的狀態(tài)和放電管開(kāi)關(guān)的狀態(tài)。當(dāng)輸入信號(hào)自6腳，即高電平觸發(fā)輸入并超過(guò)參考電平時(shí)，觸發(fā)器復(fù)位，555的輸出端3腳輸出低電平，同時(shí)放電開(kāi)關(guān)管導(dǎo)通；當(dāng)輸入信號(hào)自2腳輸入并低于時(shí)，觸發(fā)器置位，555的3腳輸出高電平，同時(shí)放電開(kāi)關(guān)管截止。 圖6-1 555電路的內(nèi)部框圖及引腳排列是復(fù)位端（4腳），當(dāng)0，555輸出低電平。平時(shí) 端開(kāi)路或接VCC 。 VC是控制電壓端（5腳），平時(shí)輸出作為比較器A1 的參考電平，當(dāng)5腳外接

44、一個(gè)輸入電壓，即改變了比較器的參考電平，從而實(shí)現(xiàn)對(duì)輸出的另一種控制，在不接外加電壓時(shí)，通常接一個(gè)0.01F的電容器到地，起濾波作用，以消除外來(lái)的干擾，確保參考電平的穩(wěn)定。T為放電管，當(dāng)T導(dǎo)通時(shí)，將給接于腳7的電容器提供低阻放電通路。555電路主要是與電阻、電容構(gòu)成充放電電路，并由兩個(gè)比較器來(lái)檢測(cè)電容器上的電壓，以確定輸出電平的高低和放電開(kāi)關(guān)管的通斷。這就很方便地構(gòu)成從微秒到數(shù)十分鐘的延時(shí)電路，可方便地構(gòu)成單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器，施密特觸發(fā)器等脈沖產(chǎn)生或波形變換電路。（2）555電路的典型應(yīng)用 構(gòu)成單穩(wěn)態(tài)觸發(fā)器圖6-2(a)為由555電路和外接定時(shí)元件R、C構(gòu)成的單穩(wěn)態(tài)觸發(fā)器。觸發(fā)電路由C1、

45、R1、D構(gòu)成，其中D為鉗位二極管，穩(wěn)態(tài)時(shí)555電路輸入端處于電源電平，內(nèi)部放電開(kāi)關(guān)管T導(dǎo)通，輸出端OUT輸出低電平。當(dāng)有一個(gè)外部負(fù)脈沖觸發(fā)信號(hào)經(jīng)C1加到2端，并使2端電位瞬時(shí)低于，低電平比較器動(dòng)作，單穩(wěn)態(tài)電路即開(kāi)始一個(gè)暫態(tài)過(guò)程，電容C開(kāi)始充電，uC 按指數(shù)規(guī)律增長(zhǎng)。當(dāng)uC充電到時(shí)，高電平比較器動(dòng)作，比較器A1 翻轉(zhuǎn)，輸出u0 從高電平返回低電平，放電開(kāi)關(guān)管T重新導(dǎo)通，電容C上的電荷很快經(jīng)放電開(kāi)關(guān)管放電，暫態(tài)結(jié)束，恢復(fù)穩(wěn)態(tài)，為下個(gè)觸發(fā)脈沖的來(lái)到作好準(zhǔn)備。波形圖如圖6-2 (b)所示。 圖11-2 單穩(wěn)態(tài)觸發(fā)器及波形圖6-2 多諧振蕩器及波形暫穩(wěn)態(tài)的持續(xù)時(shí)間tw（即為延時(shí)時(shí)間）決定于外接元件R、C

46、值的大小，即 tw 1.1RC通過(guò)改變R、C的大小，可使延時(shí)時(shí)間在幾個(gè)微秒到幾十分鐘之間變化。當(dāng)這種單穩(wěn)態(tài)電路作為計(jì)時(shí)器時(shí)，可直接驅(qū)動(dòng)小型繼電器，并可以使用復(fù)位端（4腳）接地的方法來(lái)中止暫態(tài)，重新計(jì)時(shí)。此外尚需用一個(gè)續(xù)流二極管與繼電器線圈并接，以防繼電器線圈反電勢(shì)損壞內(nèi)部功率管。 構(gòu)成多諧振蕩器 如圖6-3(a)所示，由555電路和外接元件R1、R2、C構(gòu)成多諧振蕩器，2腳與6腳直接相連。電路沒(méi)有穩(wěn)態(tài)，僅存在兩個(gè)暫穩(wěn)態(tài)，電路亦不需要外加觸發(fā)信號(hào)，利用電源通過(guò)R1、R2向C充電，以及C通過(guò)R2向放電端 Ct 放電，使電路產(chǎn)生振蕩。電容C在和之間充電和放電，其波形如圖6-3 (b)所示。輸出信號(hào)的

47、時(shí)間參數(shù)為 Ttw1tw2， tw10.7(R1R2)C， tw20.7R2C 555電路要求R1 與R2 均應(yīng)大于或等于1k ，但(R1R2) 應(yīng)小于或等于3.3M。圖6-3 多諧振蕩器及波形外部元件的穩(wěn)定性決定了多諧振蕩器的穩(wěn)定性，555電路配以少量的元件即可獲得較高精度的振蕩頻率和具有較強(qiáng)的功率輸出能力。因此這種形式的多諧振蕩器應(yīng)用很廣。 組成占空比可調(diào)的多諧振蕩器占空比可調(diào)的多諧振蕩器電路如圖6-4所示，它在圖6-3電路基礎(chǔ)上增加了一個(gè)電位器和兩個(gè)導(dǎo)引二極管。 圖6-4 占空比可調(diào)的多諧振蕩器 圖6-5 占空比與頻率均可調(diào)的多諧振蕩器在圖6-4中，VD1、VD2 用來(lái)決定電容充、放電電流流經(jīng)電阻的途徑（充電時(shí)VD1 導(dǎo)通，VD2截止；放電時(shí)VD2導(dǎo)通，VD1 截止）。占空比為 P可見(jiàn)，若取RARB 電路即可輸出占空比為50的方波信號(hào)。 組成占空比連續(xù)可調(diào)并能調(diào)節(jié)振蕩頻率的多諧振蕩器電路如6-5所示。對(duì)C1充電時(shí)，充電電流通過(guò)R1、VD1、RW2和RW1；放電時(shí)通過(guò)RW1、RW2、VD2、R2。當(dāng)R1R2、RW2調(diào)至中心點(diǎn)，因充放電時(shí)間基本相等，其占空比約為50，此時(shí)調(diào)節(jié)RW1 僅改變頻率，占空比不變。如RW2調(diào)至偏離中心點(diǎn)，再調(diào)節(jié)RW1，不僅振蕩頻率改變，而且對(duì)占空比也有影響。RW1不變，調(diào)節(jié)RW2，僅