等精度頻率計(jì)

1、光電與通信工程學(xué)院課程設(shè)計(jì)報(bào)告書課 設(shè) 名 稱： 等精度頻率計(jì) 年級(jí)專業(yè)及班級(jí)： 姓 名： 學(xué) 號(hào)： 一、課程設(shè)計(jì)目的 1、進(jìn)一步熟悉 Quartus 的軟件使用方法，熟悉 keil 軟件使用； 2、 熟悉單片機(jī)與可編程邏輯器件的開發(fā)流程及硬件測(cè)試方法； 3、掌握等精度頻率計(jì)設(shè)計(jì)的基本原理。 4、掌握獨(dú)立系統(tǒng)設(shè)計(jì)及調(diào)試方法，提高系統(tǒng)設(shè)計(jì)能力。 實(shí)驗(yàn)設(shè)備 EDA最小系統(tǒng)板一塊（康芯） 、PC機(jī)一臺(tái)、示波器一臺(tái)、信號(hào)發(fā)生器一臺(tái)、萬用表一個(gè)。 二、設(shè)計(jì)任務(wù) 利用單片機(jī)與FPGA設(shè)計(jì)一款等精度頻率計(jì)， 待測(cè)脈沖的檢測(cè)及計(jì)數(shù)部分由FPGA實(shí)現(xiàn)，F(xiàn)PGA的計(jì)數(shù)結(jié)果送由單片機(jī)進(jìn)行計(jì)算，并將最終頻率結(jié)果顯示在

2、數(shù)碼管上。要求該頻率計(jì)具有較高的測(cè)量精度，且在整個(gè)頻率區(qū)域能保持恒定的測(cè)試精度，具體指標(biāo)如下： a）具有頻率測(cè)試功能：測(cè)頻范圍 100Hz5MHz。測(cè)頻精度：相對(duì)誤差恒為基準(zhǔn)頻率的萬分之一。 b）具有脈寬測(cè)試功能：測(cè)試范圍 10s1s，測(cè)試精度：0.1s。 c）具有占空比測(cè)試功能：測(cè)試精度1%99%。 d）具有相位測(cè)試功能。 （注：任務(wù)a 為基本要求，任務(wù) b、c、d 為提高要求） 三、基本原理 基于傳統(tǒng)測(cè)頻原理的頻率計(jì)的測(cè)量精度將隨被測(cè)信號(hào)頻率的下降而降低， 在實(shí)用中有較大的局限性，而等精度頻率計(jì)不但具有較高的測(cè)量精度，而且在整個(gè)頻率區(qū)域能保持恒定的測(cè)試精度。 3.1 等精度測(cè)頻原理 等精度

3、頻率計(jì)主控結(jié)構(gòu)如圖 1 所示 預(yù)置門控信號(hào) CL 選擇為 0.11s 之間（通過測(cè)試實(shí)驗(yàn)得出結(jié)論：CL 在這個(gè)范圍內(nèi)選擇時(shí)間寬度對(duì)測(cè)頻精度幾乎沒有影響） 。BZH 和 TF 分別是 2 個(gè)高速計(jì)數(shù)器，BZH 對(duì)標(biāo)準(zhǔn)頻率信號(hào)（頻率為 Fs）進(jìn)行計(jì)數(shù)，設(shè)計(jì)數(shù)結(jié)果為 Ns；TF 對(duì)被測(cè)信號(hào)（頻率為Fx）進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果為 Nx，則有 MUX64-8 模塊并不是必須的，可根據(jù)實(shí)際設(shè)計(jì)進(jìn)行取舍。分析測(cè)頻計(jì)測(cè)控時(shí)序，著重分析 START的作用，完成等精度頻率計(jì)設(shè)計(jì)。 3.2 FPGA 模塊 FPGA模塊所要完成的功能如圖 1 所示，由于單片機(jī)的速度慢，不能直接測(cè)量高頻信號(hào)，所以使用高速 FPGA 為測(cè)頻

4、核心。100MHZ 的標(biāo)準(zhǔn)頻率信號(hào)由FPGA 內(nèi)部的 PLL 倍頻實(shí)現(xiàn)，待測(cè)信號(hào) TCLK 為方波，由信號(hào)發(fā)生器給出待測(cè)方波信號(hào)（注意：該方波信號(hào)帶有直流偏置，沒有負(fù)電壓，幅值3.3V） 。預(yù)制門控信號(hào) CL 由單片機(jī)發(fā)出，BRNA 和 ENA 分別是 BZH 與 TF 兩個(gè)計(jì)數(shù)器的計(jì)數(shù)允許信號(hào)端。FPGA 將允許計(jì)數(shù)時(shí)間內(nèi)的 BZH、TF 的運(yùn)行結(jié)果送入單片機(jī)進(jìn)行最后的計(jì)算。 頂層文件如下：2以下是把20M 5倍頻的設(shè)置，利用FPGA內(nèi)部的PLL。電路需要100M標(biāo)準(zhǔn)頻率信號(hào)，F(xiàn)PGA提供20M的頻率，所以需要建立PLL模塊，使之五杯頻，得到所需的100M信號(hào)。 功能仿真設(shè)置：下圖是波形仿真

5、的結(jié)果：3.3 單片機(jī)模塊單片機(jī)模塊完成對(duì)整個(gè)測(cè)頻系統(tǒng)的控制，包括對(duì)FPGA的控制以及數(shù)碼管的顯示控制。測(cè)頻允許信號(hào)由單片機(jī)發(fā)出，并且單片機(jī)的P0 口負(fù)責(zé)循環(huán)讀取FPGA發(fā)送過來的測(cè)頻結(jié)果數(shù)據(jù)（BZH、TF兩個(gè)計(jì)數(shù)器的計(jì)數(shù)結(jié)果，每次傳送8位數(shù)據(jù)），P2負(fù)責(zé)發(fā)送控制信號(hào)，單片機(jī)可以通過結(jié)束信號(hào)了解測(cè)頻記數(shù)是否結(jié)束，以確定何時(shí)開始讀取數(shù)據(jù)。附上康芯原理圖截圖：四、實(shí)驗(yàn)現(xiàn)象占空比五、心得體會(huì)這周課程設(shè)計(jì)的題目是等精度頻率計(jì)的設(shè)計(jì)，由于書本上有一段程序，所以一開始只是將書上的程序和顯示波形研究了一下。當(dāng)?shù)秸n程設(shè)計(jì)的時(shí)候，將書上程序敲入并實(shí)現(xiàn)效果后有點(diǎn)茫然的感覺。于是，我又仔仔細(xì)細(xì)地分析了一遍設(shè)計(jì)原理，

6、從新改變了輸入的代碼，加上自己的思路，并能自己添加預(yù)置控制信息CL模塊。原本我還想將測(cè)試頻率顯示在數(shù)碼管上，但是最終沒能實(shí)現(xiàn)，這應(yīng)該是我的一個(gè)遺憾吧。設(shè)計(jì)中，我感受到了硬件描述語(yǔ)言的強(qiáng)大，我可以幾乎不用考慮硬件條件，將代碼導(dǎo)入就可實(shí)現(xiàn)功能。不要總想著去依靠書本上的原題或者是他人，自己思考的做出來的，才算是自己真正收獲的。本次實(shí)驗(yàn)最大的收獲莫過于，獨(dú)立系統(tǒng)的去完成一項(xiàng)任務(wù)。在其中我查閱了大量的資料，尤其是數(shù)字電路、quarters軟件使用說明、EDA設(shè)計(jì)等方面的資料。 通過本次學(xué)習(xí)使我對(duì)時(shí)序電路有了更深的理解，具體體現(xiàn)在復(fù)位、計(jì)數(shù)、鎖存多環(huán)節(jié)的控制上。同時(shí)，在這次實(shí)驗(yàn)中，我第一次聯(lián)合單

7、片機(jī)和EDA一起完成一個(gè)項(xiàng)目。EDA充分的發(fā)揮其高頻工作的特點(diǎn)，使得頻率測(cè)量的上限很高。單片機(jī)則在整個(gè)系統(tǒng)中充當(dāng)控制及數(shù)據(jù)處理的作用設(shè)計(jì)的優(yōu)點(diǎn)及缺點(diǎn)    本頻率計(jì)最大優(yōu)點(diǎn)在于它的高精度。信號(hào)頻率的測(cè)量，不受閘門信號(hào)精度的影響。在被測(cè)信號(hào)送入計(jì)數(shù)器之前，先通過D觸發(fā)器，使閘門信號(hào)和被測(cè)信號(hào)同步，有效地避免了±1誤差。不僅如此，本頻率計(jì)對(duì)100HZ至5MHZ的全域相對(duì)誤差均小于百萬之一。      當(dāng)然，本頻率計(jì)也存在缺點(diǎn)。在頻率計(jì)的設(shè)計(jì)中，乘法器為32位，除法器采用64位，資源占用率太

8、大。單片機(jī)處理32位數(shù)據(jù)的方式有待改進(jìn)，要是它變得更優(yōu)化 六、系統(tǒng)設(shè)計(jì)步驟及程序，結(jié)果 FPGA:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY EQUALFRECOUNT ISPORT(BCLK,TCLK:IN STD_LOGIC;DATA_OUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);EN:IN STD_LOGIC;ADDRESS:IN STD_LOGIC_VECTOR(3 DOWNTO 0);END EQUALFRECOUNT;ARCHITECTUR

9、E ARCH OF EQUALFRECOUNT ISSIGNAL EN2,WIDE_TEST:STD_LOGIC;SIGNAL WIDE_COUNT,B_COUNT,T_COUNT:STD_LOGIC_VECTOR(31 DOWNTO 0);SIGNAL SAVE_WIDE,SAVE_B,SAVE_T:STD_LOGIC_VECTOR(31 DOWNTO 0);BEGINPROCESS(EN,TCLK)BEGINIF RISING_EDGE(TCLK) THENEN2<=EN;ELSE NULL;END IF;END PROCESS;PROCESS(EN2,TCLK,BCLK)BEGIN

10、IF EN2='1' THENIF RISING_EDGE(TCLK) THENIF T_COUNT=X"FFFF_FFFF" THENT_COUNT<=(OTHERS=>'1');ELSE T_COUNT<=T_COUNT+1;SAVE_T<=T_COUNT+1;-SAVE T_COUNTEND IF;ELSE NULL;END IF;IF FALLING_EDGE(TCLK) THENIF WIDE_TEST='0' THENWIDE_COUNT<=B_COUNT;WIDE_TEST<=

11、'1'ELSE SAVE_WIDE<=WIDE_COUNT;-SAVE WIDE_COUNTEND IF;END IF;IF RISING_EDGE(BCLK) THENIF B_COUNT=X"FFFF_FFFF" THENB_COUNT<=(OTHERS=>'1');ELSE B_COUNT<=B_COUNT+1;SAVE_B<=B_COUNT+1;-SAVE B_COUNT IN SAVE_BEND IF;ELSE NULL;END IF;ELSE-WHEN ENA=0,WE OUTPUT THE DATA

12、 AND RESET THE COUNTER.WIDE_COUNT<=(OTHERS=>'0');B_COUNT<=(OTHERS=>'0');T_COUNT<=(OTHERS=>'0');WIDE_TEST<='0'END IF;END PROCESS;PROCESS(ADDRESS,EN2,SAVE_T,SAVE_B,SAVE_WIDE,BCLK)BEGINIF RISING_EDGE(BCLK) THENIF EN2='0' THEN-USE SOME CONSTAN

13、TS TO TESTCASE ADDRESS IS WHEN X"0"=>DATA_OUT<=SAVE_T(7 DOWNTO 0);WHEN X"1"=>DATA_OUT<=SAVE_T(15 DOWNTO 8);WHEN X"2"=>DATA_OUT<=SAVE_T(23 DOWNTO 16);WHEN X"3"=>DATA_OUT<=SAVE_T(31 DOWNTO 24);WHEN X"4"=>DATA_OUT<=SAVE_B(7

14、 DOWNTO 0);WHEN X"5"=>DATA_OUT<=SAVE_B(15 DOWNTO 8);WHEN X"6"=>DATA_OUT<=SAVE_B(23 DOWNTO 16);WHEN X"7"=>DATA_OUT<=SAVE_B(31 DOWNTO 24);WHEN X"8"=>DATA_OUT<=SAVE_WIDE(7 DOWNTO 0);WHEN X"9"=>DATA_OUT<=SAVE_WIDE(15 DOWNTO

15、8);WHEN X"A"=>DATA_OUT<=SAVE_WIDE(23 DOWNTO 16);WHEN X"B"=>DATA_OUT<=SAVE_WIDE(31 DOWNTO 24);WHEN OTHERS=>NULL;END CASE;ELSE NULL;END IF;ELSE NULL;END IF;END PROCESS;END ARCH;單片機(jī)：/* *.c文件，文件名：EqualFre_main.c *各模塊的流程控制*/#include "EqualFre_main.h"int main(v

16、oid)communicationInit_Ex();while(1)mode = getMode_Ex(); /確定選擇的模式askForData_Ex(); /請(qǐng)求數(shù)據(jù)if(HOLD_DATA_MODE != mode) /表示沒有固定數(shù)據(jù)時(shí)，則載入數(shù)據(jù)loadData();disData(); /數(shù)據(jù)顯示/數(shù)據(jù)載入static void loadData()fre = getFre_Ex();wide = getWide_Ex();duty = getDuty_Ex();/*數(shù)據(jù)顯示中：wData(uchar) 傳入的參數(shù)意義0 - 9 數(shù)字0-910 - 19 跟了點(diǎn)號(hào)的0-920暗選

17、*/static void disDelay()/顯示延時(shí)uchar data x,y;for(x=250;x>0;x-)for(y=50;y>0;y-);/數(shù)據(jù)顯示-總控static void disData()switch(mode)case SHOW_FRE_MODE:disFre(); disDelay(); break;case SHOW_WIDE_MODE: disWide();disDelay();break;case SHOW_DUTY_MODE:disDuty(); disDelay(); break;default:break;/*static void dis

18、Fre()uchar data i;for(i=0;i<8;i+)wData_Ex(1);static void disWide()uchar data i;for(i=0;i<8;i+)wData_Ex(2);static void disDuty()uchar data i;for(i=0;i<8;i+)wData_Ex(3);*/數(shù)據(jù)顯示-顯示頻率，單位Hz或MHz（雙模式）static void disFre()uchar data dataTemp8,i;ulong data freTemp = fre;/為了顯示1位小數(shù)，這里已經(jīng)將頻率擴(kuò)大10倍uchar dat

19、a flag = 0;/消零標(biāo)志位if(1000000 <= freTemp)/當(dāng)頻率值大于1M時(shí)，使用兆顯示模式freTemp /= 100000;/0.00MHzfor(i=2;i<8;i+)/數(shù)據(jù)從低位到高位裝入數(shù)據(jù)暫存器dataTemp，這里保留2位， 用于顯示nH(即MHz)dataTempi = (uchar)(freTemp%10);freTemp /= 10;dataTemp4 += 10;/取2位小數(shù)，這里是加入小數(shù)點(diǎn)dataTemp1 = 21;/ndataTemp0 = 22;/Helsefor(i=1;i<8;i+)dataTempi = (uchar

20、)(freTemp%10);freTemp /= 10;dataTemp2 += 10;dataTemp0 = 22;/Hfor(i=0;i<8;i+)/數(shù)據(jù)從高位到低位顯示，并進(jìn)行高位消零操作if(0 != dataTemp7-i)flag = 1;if(0=dataTemp7-i)&&(0=flag)dataTemp7-i = 20;wData_Ex(dataTemp7-i); /顯示數(shù)據(jù)/數(shù)據(jù)顯示-顯示脈寬，單位us，意味著最大只能測(cè)1MHz的頻率static void disWide()uchar data dataTemp8,i;ulong data wideT

21、emp = wide;uchar data flag = 0;for(i=0;i<8;i+)dataTempi = (uchar)(wideTemp%10);wideTemp /= 10;for(i=0;i<8;i+)/數(shù)據(jù)從高位到低位顯示，并進(jìn)行高位消零操作if(0 != dataTemp7-i)flag = 1;dataTemp1|=10;if(0=dataTemp7-i)&&(0=flag)dataTemp7-i = 20;wData_Ex(dataTemp7-i);/數(shù)據(jù)顯示-顯示占空比static void disDuty()uchar data data

22、Temp4,i;uint data dutyTemp = duty;for(i=0;i<4;i+)dataTempi = (uchar)(dutyTemp%10);dutyTemp /= 10;dataTemp2 += 10;wData_Ex(20);/補(bǔ)4個(gè)暗選wData_Ex(20);wData_Ex(20);wData_Ex(20);for(i=0;i<4;i+)wData_Ex(dataTemp3-i);/* *.h文件，文件名：EqulaFre_SGMDisplay.h *SGM顯示模塊，用于顯示由主程序傳過來的數(shù)據(jù) *硬件資源：164時(shí)鐘端-P3.1164數(shù)據(jù)端-P3.

23、0 */#ifndef _EQUALFRE_SGMDISPLAY_H_H_#define _EQUALFRE_SGMDISPLAY_H_H_#include<reg52.h>#include<intrins.h>#define uchar unsigned charsbit sgm_clk=P31; /164時(shí)鐘端sbit sgm_data=P30; /164數(shù)據(jù)端static uchar code num = /從低位到高位，高電平有效0xfc,0x60,0xda,0xf2,0x66,0xb6,0xbe,0xe0,0xfe,0xf6,/數(shù)字0-90xfd,0x61,0

24、xdb,0xf3,0x67,0xb7,0xbf,0xe1,0xff,0xf7,/帶點(diǎn)號(hào)的0-90x00,0x2a,0x6e/暗選,n,h;/接口函數(shù)void wData_Ex(uchar ); /在數(shù)碼管上顯示數(shù)據(jù)#endif/* *.c文件，文件名：EqualFre_SGMDisplay.c */#include "EqualFre_SGMDisplay.h"/接口函數(shù)void wData_Ex(uchar index)uchar data i,byte;byte = numindex;for(i=0;i<8;i+)sgm_clk = 0;sgm_data = (b

25、it)(byte>>i)&0x01);_nop_();sgm_clk = 1;_nop_();/* *.c文件，文件名：EqualFre_modeFromKey.c */#include "EqualFre_modeFromKey.h"/*內(nèi)部函數(shù)*/按鍵檢測(cè)延時(shí)static void keyDelay()uchar data x,y;for(x=100;x>0;x-);for(y=200;y>0;y-) ;/按鍵掃描static void keyScan() /選擇模式if(0 = Key_Mode)keyDelay();if(1 = Ke

26、y_Mode) return ;switch(mode)case SHOW_FRE_MODE: /測(cè)頻率mode = SHOW_WIDE_MODE; /下一次測(cè)的是脈寬break;case SHOW_WIDE_MODE: /測(cè)脈寬mode = SHOW_DUTY_MODE; /下一次測(cè)的是占空比break;case SHOW_DUTY_MODE: /測(cè)占空比mode = SHOW_FRE_MODE; /下一次測(cè)的是頻率break;default:mode = SHOW_FRE_MODE;break;while(0 = Key_Mode) ;keyDelay();if(0 = Key_Hold_

27、Data)keyDelay();if(1 = Key_Hold_Data) return ;mode = HOLD_DATA_MODE; /按下Key_Hold_Data，即為P11時(shí)，數(shù)據(jù)保持不變while(0 = Key_Hold_Data);keyDelay();/*接口函數(shù)*uchar getMode_Ex(void)/返回mode,確定選擇的模式keyScan();return mode;/* *.h文件，文件名：equalFre.h *模式控制模塊，通過鍵盤來控制模式的選擇，并將所選模式傳遞給函數(shù) *所使用的硬件資源： 頻率顯示、脈寬顯示、占空比顯示的切換建-P1.0 測(cè)試值保持鍵

28、 - P11 */#ifndef _EQUALFRE_MODEFROMKEY_H_H_#define _EQUALFRE_MODEFROMKEY_H_H_#include<reg52.h>#define SHOW_FRE_MODE 0#define SHOW_WIDE_MODE 1#define SHOW_DUTY_MODE 2#define HOLD_DATA_MODE 3#define uchar unsigned charsbit Key_Mode = P10; /實(shí)現(xiàn)頻率顯示，脈寬顯示，占空比顯示的轉(zhuǎn)化sbit Key_Hold_Data = P11; /將測(cè)得的數(shù)值定住s

29、tatic uchar data mode;/內(nèi)部函數(shù)static void keyDelay(); /按鍵檢測(cè)延時(shí)static void keyScan(); /按鍵掃描/接口函數(shù)uchar getMode_Ex(void); /在數(shù)碼管上顯示數(shù)據(jù)#endif/* *.h文件，文件名：EqulaFre_communication.h *通信模塊，用于和FPGA通信，獲取頻率、脈寬、占空比的原始數(shù)據(jù)。 *并將處理好數(shù)據(jù)傳給主程序 *所使用的硬件資源： 地址線0-P2.0 地址線1-P2.1 地址線2-P2.2 地址線3-P2.3 測(cè)頻標(biāo)志位-P2.4 數(shù)據(jù)線-P0 定時(shí)器T0 */#ifnde

30、f _EQUALFRE_COMMUNICATION_H_H_#define _EQUALFRE_COMMUNICATION_H_H_#include<reg52.h>#include<intrins.h>#define uchar unsigned char#define ulong unsigned long#define uint unsigned int#define MY_TH0 0x5d/對(duì)于20Mhz晶振來說，25ms#define MY_TL0 0x3d#define FREE_TIME 80/空閑時(shí)間，即讓FPGA測(cè)頻率的時(shí)間，50ms*FREE_TIM

31、E#define DATA_IN P0#define BASE_FRE 100000000 /FPGA的基準(zhǔn)頻率sbit address0 = P20;sbit address1 = P21;sbit address2 = P22;sbit address3 = P23;sbit TEST_EN = P24;/當(dāng)它為1表示測(cè)頻結(jié)束static ulong data fre,wide;static uint data duty;/內(nèi)部函數(shù)static ulong getSourceData(uchar ); /從FPGA中獲得基準(zhǔn)信號(hào)，被測(cè)信號(hào)的數(shù)據(jù)/接口函數(shù)void communication

32、Init_Ex(void);void askForData_Ex(void); /請(qǐng)求數(shù)據(jù)ulong getFre_Ex(void); /計(jì)算頻率值ulong getWide_Ex(void); /計(jì)算脈寬值uint getDuty_Ex(void); /計(jì)算占空比#endif/* *.c文件，文件名：EqualFre_communication.c */#include "EqualFre_communication.h"/從FPGA那里獲得頻率、脈寬、占空比的原始值static ulong getSourceData(uchar sourceKind)uchar dat

33、a byte0,byte1,byte2,byte3;ulong data temp = 0;byte0 = byte1 = byte2 = byte3 = 0;switch(sourceKind)case 1:/被測(cè)信號(hào)T值address3 = 0; address2 = 0; address1 = 0; address0 = 0;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間byte0 = DATA_IN;address3 = 0; address2 = 0; address1 = 0; address0 = 1;_nop_();_nop_();_nop_

34、();_nop_();/FPGA反應(yīng)時(shí)間byte1 = DATA_IN;address3 = 0; address2 = 0; address1 = 1; address0 = 0;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間byte2 = DATA_IN;address3 = 0; address2 = 0; address1 = 1; address0 = 1;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間byte3 = DATA_IN;break;case 2:/基準(zhǔn)信號(hào)B值address3 = 0; addres

35、s2 = 1; address1 = 0; address0 = 0;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間byte0 = DATA_IN;address3 = 0; address2 = 1; address1 = 0; address0 = 1;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間byte1 = DATA_IN;address3 = 0; address2 = 1; address1 = 1; address0 = 0;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間

36、byte2 = DATA_IN;address3 = 0; address2 = 1; address1 = 1; address0 = 1;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間byte3 = DATA_IN;break;case 3:/脈寬W值address3 = 1; address2 = 0; address1 = 0; address0 = 0;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間byte0 = DATA_IN;address3 = 1; address2 = 0; address1 = 0; address0 = 1;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間byte1 = DATA_IN;address3 = 1; address2 = 0; address1 = 1; address0 = 0;_nop_();_nop_();_nop_();_nop_();/FPGA反應(yīng)時(shí)間byte2 = DATA_IN;address3 = 1; address2 = 0; address1 = 1;