第二章邏輯門(mén)電路

1、電子技術(shù)電子技術(shù)數(shù)字電路部分?jǐn)?shù)字電路部分2.3 TTL2.3 TTL集成邏輯門(mén)電路集成邏輯門(mén)電路 2.4 CMOS2.4 CMOS集成邏輯門(mén)電路集成邏輯門(mén)電路2.2 2.2 基本邏輯門(mén)電路基本邏輯門(mén)電路2.1 2.1 邏輯約定與邏輯電平邏輯約定與邏輯電平 邏輯門(mén)電路的構(gòu)成邏輯門(mén)電路的構(gòu)成 TTLTTL集成邏輯門(mén)電路功能及特點(diǎn)集成邏輯門(mén)電路功能及特點(diǎn) CMOSCMOS集成邏輯門(mén)電路功能及特點(diǎn)集成邏輯門(mén)電路功能及特點(diǎn) 邏輯電路使用過(guò)程中的注意問(wèn)題邏輯電路使用過(guò)程中的注意問(wèn)題邏輯門(mén)電路邏輯門(mén)電路 -由具體器件構(gòu)成能夠?qū)崿F(xiàn)基本和常用邏由具體器件構(gòu)成能夠?qū)崿F(xiàn)基本和常用邏輯關(guān)系的電子線路，簡(jiǎn)稱(chēng)輯關(guān)系的電子

2、線路，簡(jiǎn)稱(chēng)門(mén)電路門(mén)電路 。 數(shù)字集成電路數(shù)字集成電路 一種是由三極管組成的雙極型集成電路，例一種是由三極管組成的雙極型集成電路，例如晶體管如晶體管-晶體管邏輯電路（簡(jiǎn)稱(chēng)晶體管邏輯電路（簡(jiǎn)稱(chēng)TTL）和射極耦合）和射極耦合邏輯電路（簡(jiǎn)稱(chēng)邏輯電路（簡(jiǎn)稱(chēng)ECL電路）。電路）。 一種是由一種是由MOS管組成的單極型集成電路，管組成的單極型集成電路，例如例如N-MOS邏輯電路和互補(bǔ)邏輯電路和互補(bǔ)MOS（簡(jiǎn)稱(chēng)（簡(jiǎn)稱(chēng)COMS）邏輯電路邏輯電路。 1 .1 .邏輯約定邏輯約定正邏輯正邏輯：用高電平表示邏輯：用高電平表示邏輯“1”1”，低電平表示邏輯，低電平表示邏輯“0”0”負(fù)邏輯負(fù)邏輯：用低電平表示邏輯：用低電

3、平表示邏輯“1”1”，高電平表示邏輯，高電平表示邏輯“0”0” 2 . 2 .邏輯電平邏輯電平 在研究邏輯電路時(shí)，只有能確定高、低電平就可以確定在研究邏輯電路時(shí)，只有能確定高、低電平就可以確定邏輯狀態(tài)了，所以高、低電平可以不再是精確的某一個(gè)數(shù)值，邏輯狀態(tài)了，所以高、低電平可以不再是精確的某一個(gè)數(shù)值，而是可在一定范圍內(nèi)取值的邏輯電平。而是可在一定范圍內(nèi)取值的邏輯電平。100100正正邏邏輯輯負(fù)負(fù)邏邏輯輯2.2.1 二極管門(mén)電路（1）二極管的開(kāi)關(guān)特性）二極管的開(kāi)關(guān)特性mAiD/陰極陰極陽(yáng)極陽(yáng)極VuD/0.5 0.7( (V VT T) )（a） 電路符號(hào)電路符號(hào)（b）特性曲線特性曲線二極管當(dāng)作二極

4、管當(dāng)作開(kāi)關(guān)開(kāi)關(guān)來(lái)使用正是利用了二極管的單向?qū)щ娦?。?lái)使用正是利用了二極管的單向?qū)щ娦浴?門(mén)限電壓門(mén)限電壓：硅材料為硅材料為0.6-0.7V0.6-0.7V鍺材料為鍺材料為0.2-0.3V0.2-0.3V當(dāng)外加正向電壓大于死區(qū)電壓時(shí)，二極當(dāng)外加正向電壓大于死區(qū)電壓時(shí)，二極管呈現(xiàn)很小的電阻處于導(dǎo)通狀態(tài)，相當(dāng)管呈現(xiàn)很小的電阻處于導(dǎo)通狀態(tài)，相當(dāng)于開(kāi)關(guān)閉合，一般于開(kāi)關(guān)閉合，一般硅管的正向?qū)▔航倒韫艿恼驅(qū)▔航礥D約為約為0.60.7V，鍺管約為，鍺管約為0.20.3V。 mAiD/uD/0.5 0.7( (V VT T) )V伏安特性曲線伏安特性曲線 普通二極管反向普通二極管反向擊穿后，將失去擊穿后

5、，將失去單向?qū)щ娦浴蜗驅(qū)щ娦?。注?意：意：RS3V0VSRRD3V0VT T+ +U UCCCCR RB BR RC CCiBiiuouVuCE/放放大大區(qū)區(qū)飽飽和和區(qū)區(qū)截止區(qū)截止區(qū)AiB0AiC/（a） 電路電路（b）特性曲線特性曲線（2 2）. .三極管的開(kāi)關(guān)特性三極管的開(kāi)關(guān)特性輸出回路輸出回路輸入回路輸入回路3V0VuO 0uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0VCBECBE等效電路等效電路1.二極管與門(mén)二極管與門(mén)0V0V0V3V0V+UCC 5VRDADCABYDBC3V3V3V0V0V3V有有0出出0，全，全1出出1UAUBUYABY

6、V0V3V0V0V3V0V3V3V0V0V0V3100100011001規(guī)定：規(guī)定：高電平用高電平用“1”表示表示低電平用低電平用“0”表示表示（4 4）邏輯表達(dá)式：）邏輯表達(dá)式：YA BY0AB00（5 5）工作波形：）工作波形：0V0V0V3V0V3V3V0V3V3V-UCC -5VRDADCABYDBCABY000011101111UAUBUYV0V3V0V0V3V0V3V30V3V3V3V規(guī)定：規(guī)定：高電平用高電平用“1”表示表示低電平用低電平用“0”表示表示有1出1，全0出0（4）邏輯表達(dá)式：Y=A+B（5）工作波形圖：YAB000（6）邏輯符號(hào)：AYB 12.二極管或門(mén)二極管或門(mén)3

7、V3V3V邏輯符號(hào)邏輯符號(hào)或門(mén)邏輯真值表或門(mén)邏輯真值表 A AB BF F0 0（0V0V）0 0（0V0V）0 0（0V0V）0 0（0V0V）1 1（3V3V）1 1（3V3V）1 1（3V3V）0 0（0V0V）1 1（3V3V）1 1（3V3V）1 1（3V3V）1 1（3V3V）電路波形圖電路波形圖 邏輯表達(dá)式邏輯表達(dá)式F=A+B邏輯真值表邏輯真值表 A AF F0 0（0V0V）1 1（12V12V）1 1（3V3V）0 0（0.3V0.3V）電路波形圖電路波形圖 數(shù)字電路邏輯符號(hào)中，若在輸入數(shù)字電路邏輯符號(hào)中，若在輸入端加小圓圈，表示輸入低電平信端加小圓圈，表示輸入低電平信號(hào)有效

8、。若在輸出端加小圓圈，號(hào)有效。若在輸出端加小圓圈，表示輸出信號(hào)取反。表示輸出信號(hào)取反。 2.2.2 三極管非門(mén)電路UA=0V T截止?fàn)顟B(tài)截止?fàn)顟B(tài)UA=3V T飽和狀態(tài)飽和狀態(tài)邏輯關(guān)系邏輯關(guān)系F=AFTABD1D2D&FAB+5V+12V-12VR R1 1Rc1uR R2 2R R3 3真值表真值表 A AB BF F0 00 01 10 01 11 11 10 01 11 11 10 02.2.3 組合邏輯門(mén)電路1.與非門(mén)與非門(mén)邏輯關(guān)系邏輯關(guān)系F=AB三極管非門(mén)二極管與門(mén)2.或非門(mén)或非門(mén)真值表真值表 A AB BF F0 00 01 10 01 10 01 10 00 01 11 1

9、0 0邏輯關(guān)系邏輯關(guān)系F=A+B1ABF3.與或非門(mén)與或非門(mén)ABFCD&1邏輯關(guān)系邏輯關(guān)系F=AB+CD4.異或門(mén)異或門(mén)邏輯關(guān)系邏輯關(guān)系F=AB+AB=A+B=1ABF真值表真值表 A AB BF F0 00 00 00 01 11 11 10 01 11 11 10 0A、B不同時(shí)不同時(shí)F有輸出有輸出5.同同或門(mén)或門(mén)邏輯關(guān)系邏輯關(guān)系F=AB+AB=AB=1ABF真值表真值表 A AB BF F0 00 01 10 01 10 01 10 00 01 11 11 1A、B相同時(shí)相同時(shí)F有輸出有輸出“同或同或”門(mén)其實(shí)是門(mén)其實(shí)是“異或異或”門(mén)的邏輯非門(mén)的邏輯非 2.3.1 TTL2.3.1

10、 TTL與非門(mén)電路與非門(mén)電路2.3.2 TTL2.3.2 TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)電路集電極開(kāi)路門(mén)和三態(tài)門(mén)電路2.3.3 TTL2.3.3 TTL集成電路的特性與參數(shù)集成電路的特性與參數(shù)輸入級(jí)和輸出級(jí)均采用晶體三極管，稱(chēng)為晶體三極管輸入級(jí)和輸出級(jí)均采用晶體三極管，稱(chēng)為晶體三極管-晶體三晶體三極管邏輯電路，簡(jiǎn)稱(chēng)極管邏輯電路，簡(jiǎn)稱(chēng)TTL電路。電路。 1.電路結(jié)構(gòu)電路結(jié)構(gòu)R R1 1R R2 2R R3 3R R4 4T T1 1T T2 2T T3 3T T4 4D D1 1D D2 2D D3 3+ +U UCCCCA AB BF F輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)R R1 1R R2 2

11、R R3 3R R4 4T T1 1T T2 2T T3 3T T4 4D D1 1D D2 2D D3 3+ +U UCCCCA AB BF F輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)（1）輸入級(jí)）輸入級(jí)對(duì)輸入變量實(shí)現(xiàn)對(duì)輸入變量實(shí)現(xiàn)“與與”運(yùn)算，運(yùn)算，輸入級(jí)相當(dāng)于一個(gè)與門(mén)。輸入級(jí)相當(dāng)于一個(gè)與門(mén)。R R1 1T T1 1R R1 1（2）中間級(jí)）中間級(jí)實(shí)現(xiàn)放大和倒相功能。向后級(jí)提供實(shí)現(xiàn)放大和倒相功能。向后級(jí)提供兩個(gè)相位相反的信號(hào)，分別驅(qū)動(dòng)兩個(gè)相位相反的信號(hào)，分別驅(qū)動(dòng)T3、T4管。管。（3）輸出級(jí)）輸出級(jí)減小電路的輸出電阻，提高輸出減小電路的輸出電阻，提高輸出帶負(fù)載能力和抗干擾能力。帶負(fù)載能力和抗干

12、擾能力。T3和和T4管總處于一管導(dǎo)通而另一管截止的管總處于一管導(dǎo)通而另一管截止的工作狀態(tài)。工作狀態(tài)。 2.工作原理工作原理兩個(gè)發(fā)射結(jié)相當(dāng)于與門(mén)的兩個(gè)輸入的二極管，完成“與”的功能當(dāng)輸入全為高電平，當(dāng)輸入全為高電平，UA=UB=3.6V， T1的兩個(gè)發(fā)射結(jié)都反偏，集電結(jié)正偏。的兩個(gè)發(fā)射結(jié)都反偏，集電結(jié)正偏。 T2和和T4飽和導(dǎo)通。飽和導(dǎo)通。 T3和和D3都截止，輸都截止，輸出低電平。出低電平。 VUuuCESCO304. R R1 1R R2 2R R3 3R R4 4T T1 1T T2 2T T3 3T T4 4D D1 1D D2 2D D3 3+ +U UCCCCA AB BF F當(dāng)輸入

13、中至少有一個(gè)為低電平時(shí)，當(dāng)輸入中至少有一個(gè)為低電平時(shí)，T1的兩個(gè)發(fā)射結(jié)必然有一個(gè)的兩個(gè)發(fā)射結(jié)必然有一個(gè)導(dǎo)通，導(dǎo)通，T2和和T4均截止，而此時(shí)均截止，而此時(shí)T3和和D3導(dǎo)通，輸出高電平導(dǎo)通，輸出高電平 。 VUUUuDBECCO6333. 即輸入輸出之間實(shí)現(xiàn)了即輸入輸出之間實(shí)現(xiàn)了“與非與非”的邏輯關(guān)系。的邏輯關(guān)系。輸入輸入輸出輸出UA/VUB/VUY/V0.30.33.60.333.630.33.6330.3輸入輸入輸出輸出ABY001011101110TTL與非門(mén)電路的電平關(guān)系表與非門(mén)電路的電平關(guān)系表與非門(mén)真值表與非門(mén)真值表Y=AB邏輯表達(dá)式邏輯表達(dá)式1. TTL集電極開(kāi)路門(mén)電路（集電極開(kāi)路門(mén)

14、電路（OC門(mén)）門(mén)）“線與線與” -將兩個(gè)以上門(mén)電路將兩個(gè)以上門(mén)電路的輸出端直接并聯(lián)以實(shí)的輸出端直接并聯(lián)以實(shí)現(xiàn)現(xiàn)“與與”邏輯的功能。邏輯的功能。R4R4D3D3T3T3T4T4F FF“1”“0”+5V如圖，低阻通路產(chǎn)生很大電如圖，低阻通路產(chǎn)生很大電流，可能燒壞器件，且無(wú)法流，可能燒壞器件，且無(wú)法確定輸出是高電平還是低電確定輸出是高電平還是低電平。平。 OC門(mén)的輸出級(jí)三極管門(mén)的輸出級(jí)三極管T4集電極懸空，集電極懸空，即輸出管即輸出管T4集電極開(kāi)路，故稱(chēng)為集電集電極開(kāi)路，故稱(chēng)為集電極開(kāi)路門(mén)。極開(kāi)路門(mén)。 使用時(shí)需要外接負(fù)載電阻使用時(shí)需要外接負(fù)載電阻RL（或稱(chēng)（或稱(chēng)上拉電阻）及電源。上拉電阻）及電源。

15、 R R1 1R R2 2R R3 3T T1 1T T2 2T T4 4+ +U UCCCCA AB BF F&AB&CD+ +U UCCCCR RL L線與線與F邏輯符號(hào)邏輯符號(hào) CDABF如右圖所示，OC門(mén)使用比較靈活，可將幾個(gè)OC門(mén)的輸出端連在一條輸出總線上，外接一個(gè)公共電阻RL，只要一個(gè)輸出門(mén)為“0”，F(xiàn)即為“0”只有輸出門(mén)全為“1”時(shí)，F(xiàn)為“1”，完成“與”功能OC門(mén)主要應(yīng)用于實(shí)現(xiàn)線與、電平轉(zhuǎn)換以及用做驅(qū)動(dòng)門(mén)主要應(yīng)用于實(shí)現(xiàn)線與、電平轉(zhuǎn)換以及用做驅(qū)動(dòng)顯示。顯示。 將若干個(gè)將若干個(gè)OC門(mén)輸出端連接在一起再接一個(gè)上拉門(mén)輸出端連接在一起再接一個(gè)上拉電阻和電源，即可構(gòu)成各輸出

16、變量間的電阻和電源，即可構(gòu)成各輸出變量間的“與與”邏輯邏輯-“線與線與”。OCOC門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換 OCOC門(mén)驅(qū)動(dòng)發(fā)光二極管門(mén)驅(qū)動(dòng)發(fā)光二極管 2.三態(tài)與非門(mén)輸出三態(tài)與非門(mén)輸出&ENABENFR R1 1R R2 2R R3 3R R4 4T T1 1T T2 2T T3 3T T4 4D D3 3+ +V VCCCCA AB BF F1 11 1ENEND D4 4（a）TTL三態(tài)與非門(mén)電路三態(tài)與非門(mén)電路（b）TTL三態(tài)與非門(mén)邏輯符號(hào)三態(tài)與非門(mén)邏輯符號(hào)當(dāng)使能輸入端當(dāng)使能輸入端EN1時(shí)，門(mén)電路相當(dāng)于二輸時(shí)，門(mén)電路相當(dāng)于二輸入端的與非門(mén)；入端的與非門(mén)； 當(dāng)使能輸入端當(dāng)使能輸入端

17、EN=0時(shí)，時(shí)， 從輸出端看進(jìn)去，對(duì)地和電源都相當(dāng)于開(kāi)從輸出端看進(jìn)去，對(duì)地和電源都相當(dāng)于開(kāi)路，呈現(xiàn)高阻抗（路，呈現(xiàn)高阻抗（Z狀態(tài)）。狀態(tài)）。 高阻態(tài)并無(wú)邏輯值，僅表示電路與其他電路無(wú)關(guān)聯(lián)，所以三態(tài)電高阻態(tài)并無(wú)邏輯值，僅表示電路與其他電路無(wú)關(guān)聯(lián)，所以三態(tài)電路仍是二值邏輯電路。路仍是二值邏輯電路。 &ENABFEN低電平有效三態(tài)與非門(mén)低電平有效三態(tài)與非門(mén) 由于該電路有由于該電路有高電平高電平、低電平低電平和和高阻態(tài)高阻態(tài)三種狀態(tài)，三種狀態(tài)，所以稱(chēng)之為所以稱(chēng)之為三態(tài)門(mén)三態(tài)門(mén)。 高電平有效的三態(tài)高電平有效的三態(tài)與非門(mén)電路真值表與非門(mén)電路真值表 ENENA AB BF F1 10 00 01 1

18、1 10 01 11 11 11 10 01 11 11 11 10 00 0高阻高阻電壓傳輸特性是指輸出電壓電壓傳輸特性是指輸出電壓 隨輸入電壓隨輸入電壓 變化的關(guān)系變化的關(guān)系曲線，即曲線，即 OuIu)(IOufu AB -截止區(qū) -線性區(qū)-飽和區(qū)BCCDUIHUoHUol0ui/v vUIl0.51.0 1.5 2.00.31.02.03.03.6uo/v vA AB BC CD D1. TTL門(mén)的電壓傳輸特性門(mén)的電壓傳輸特性2.主要參數(shù)主要參數(shù)（1）電源電壓、輸入和輸出的高、低電平。）電源電壓、輸入和輸出的高、低電平。 輸入低電平值輸入低電平值UIL（max） 輸入高電平值輸入高電平值

19、UIH（min）輸出低電平值輸出低電平值UOL（max）輸出高電平值輸出高電平值UOH（min） =3.6V(2.7v)（2）開(kāi)門(mén)電平）開(kāi)門(mén)電平UON和關(guān)門(mén)電平和關(guān)門(mén)電平UOFF。保證輸出電壓為額定低電平時(shí)，所允許的最小輸入高電平，保證輸出電壓為額定低電平時(shí)，所允許的最小輸入高電平，即只有當(dāng)即只有當(dāng) 時(shí)，輸出才是低電平。時(shí)，輸出才是低電平。ONIUU保證輸出電壓為額定高電平時(shí)，所允許的最大輸入低電平，保證輸出電壓為額定高電平時(shí)，所允許的最大輸入低電平，即只有當(dāng)即只有當(dāng) 時(shí)，輸出才是低電平。時(shí)，輸出才是低電平。 OFFIUU 電源電壓電源電壓VCC=5V5%=0.3V(0.5v)=3.6V(2v

20、)=0.3V(0.8v)（3）閾值電壓）閾值電壓UTH。 電壓傳輸特性曲線轉(zhuǎn)折區(qū)的中點(diǎn)所對(duì)應(yīng)的輸入電壓值電壓傳輸特性曲線轉(zhuǎn)折區(qū)的中點(diǎn)所對(duì)應(yīng)的輸入電壓值-使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值，也稱(chēng)門(mén)檻電壓。使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值，也稱(chēng)門(mén)檻電壓。 TTL與非門(mén)的閾值電壓與非門(mén)的閾值電壓UTH=1.4V左右。左右。（4）噪聲容限。）噪聲容限。保證電路正常輸出的前提下，輸入電平允許波動(dòng)的最大保證電路正常輸出的前提下，輸入電平允許波動(dòng)的最大范圍。范圍。 輸入高電平噪聲容限輸入高電平噪聲容限UNH： 輸入高電平時(shí)，保證輸入高電平時(shí)，保證TTL電路仍可正常輸出的最大電路仍可正常輸出的最大允許負(fù)向干

21、擾電壓。允許負(fù)向干擾電壓。 1 11 11 1輸出輸出0 0輸出輸出0 0輸入輸入1 1輸入輸入OuIuOuIuUOH(min)UOL(max)UNHUIH(min)UIL(max)UNLUNHUOH（min）UIH（min ） 顯然，顯然，輸入低電平噪聲容限輸入低電平噪聲容限UNL： 輸入低電平時(shí)，保證輸入低電平時(shí)，保證TTL電路電路仍可正常輸出的最大允許正仍可正常輸出的最大允許正向干擾電壓。向干擾電壓。UNLUIL（max）UOL（max） 噪聲容限越大，集成門(mén)噪聲容限越大，集成門(mén)電路的抗干擾能力越強(qiáng)。電路的抗干擾能力越強(qiáng)。輸入噪聲容限示意圖輸入噪聲容限示意圖（5）傳輸延遲時(shí)間）傳輸延遲時(shí)

22、間tpd 。 電路在動(dòng)態(tài)脈沖信號(hào)作用下，輸電路在動(dòng)態(tài)脈沖信號(hào)作用下，輸出脈沖相對(duì)于輸入脈沖延遲了多長(zhǎng)出脈沖相對(duì)于輸入脈沖延遲了多長(zhǎng)時(shí)間。時(shí)間。tPHL -輸出電壓由高變低，輸出脈沖的延遲時(shí)間；輸出電壓由高變低，輸出脈沖的延遲時(shí)間； tPLH -輸出電壓由低變高，輸出脈沖的延遲時(shí)間。輸出電壓由低變高，輸出脈沖的延遲時(shí)間。 這兩個(gè)延遲時(shí)間的平均值稱(chēng)為平均傳輸延遲時(shí)間這兩個(gè)延遲時(shí)間的平均值稱(chēng)為平均傳輸延遲時(shí)間tpd。 TTL門(mén)電路的平均傳輸延遲時(shí)間門(mén)電路的平均傳輸延遲時(shí)間tpd一般在一般在20nS左右。左右。 （6）扇入扇出數(shù)。）扇入扇出數(shù)。 扇入數(shù)：扇入數(shù)： -門(mén)電路輸入端的個(gè)數(shù)，用門(mén)電路輸入端的

23、個(gè)數(shù)，用NI表示。表示。 對(duì)于一個(gè)對(duì)于一個(gè)2輸入的輸入的“或非或非”門(mén)，其扇入數(shù)門(mén)，其扇入數(shù)NI2。扇出數(shù)：扇出數(shù)： -門(mén)電路在正常工作時(shí)，所能門(mén)電路在正常工作時(shí)，所能帶同類(lèi)門(mén)電路的最大數(shù)目，它表示帶同類(lèi)門(mén)電路的最大數(shù)目，它表示帶負(fù)載能力。帶負(fù)載能力。 拉電流負(fù)載：拉電流負(fù)載： （負(fù)載門(mén)）I（驅(qū)動(dòng)門(mén)）INIHOHOH& & & &.I IOHOHI IIHIHI IIHIH（存在高電平下限值）。（存在高電平下限值）。（負(fù)載門(mén)）（驅(qū)動(dòng)門(mén)）ILOLOLIIN（7）灌電流負(fù)載：）灌電流負(fù)載： & & & &.I IOLOLI IILIL

24、I IILIL（低電平存在上限值）（低電平存在上限值） 通常邏輯器件扇出數(shù)須通過(guò)計(jì)算通常邏輯器件扇出數(shù)須通過(guò)計(jì)算或?qū)嶒?yàn)的方法求得。若或?qū)嶒?yàn)的方法求得。若NOLNOH，一般取兩者中的最小值。一般取兩者中的最小值。為了能夠保證數(shù)字電路或系統(tǒng)能正常工作，為了能夠保證數(shù)字電路或系統(tǒng)能正常工作，在設(shè)計(jì)時(shí)還需要注意要留有一定的余地。在設(shè)計(jì)時(shí)還需要注意要留有一定的余地。1.常用常用TTL與非門(mén)集成芯片與非門(mén)集成芯片74LS004-2輸入與非門(mén)輸入與非門(mén) 74LS046反相器反相器74U202-4輸入與非門(mén)輸入與非門(mén) 74LS084-2輸入與門(mén)輸入與門(mén)74LS024-2輸人或非門(mén)輸人或非門(mén) 74LS86異或門(mén)

25、異或門(mén) 74LS0074LS00引腳圖和邏輯符號(hào)引腳圖和邏輯符號(hào) 例例 如圖所示電路，已知如圖所示電路，已知74LS00門(mén)電路參數(shù)為：門(mén)電路參數(shù)為：& & & &. . . .G GP PG G1 1G G2 2IOH/IOL=1.0mA/-20mA, IIH/IIL=50A/-1.43mA求門(mén)求門(mén)GP的扇出數(shù)是多少？的扇出數(shù)是多少？ 解：解： 門(mén)門(mén)GP輸出低電平時(shí)，設(shè)可帶門(mén)數(shù)為輸出低電平時(shí)，設(shè)可帶門(mén)數(shù)為NL： OLILLIIN1443.120ILOLLIIN門(mén)門(mén)G GP P輸出高電平時(shí)，設(shè)可帶門(mén)數(shù)為輸出高電平時(shí)，設(shè)可帶門(mén)數(shù)為N NH H： OHIHHIIN20

26、05.00.1IHOHHIIN取最小值，扇出系取最小值，扇出系=14 1）與非門(mén)。2. TTL門(mén)電路無(wú)輸入端的處理門(mén)電路無(wú)輸入端的處理。1 1A AB BY Y。A AB BY Ya.a.無(wú)用端接無(wú)用端接1 1，即可接，即可接+5V+5V電源電源b.b.與有用端并聯(lián)與有用端并聯(lián) 2）或非門(mén)a.a.無(wú)用端接無(wú)用端接0 0，即地，即地b.b.與有用端并聯(lián)與有用端并聯(lián)Iu2.4.1 COMS反相器反相器（1）結(jié)構(gòu)）結(jié)構(gòu)+ +U UDDDDT TN NT TP PouIuTN管為工作管，管為工作管，N溝道溝道MOS增強(qiáng)增強(qiáng)型場(chǎng)效應(yīng)管，開(kāi)啟電壓型場(chǎng)效應(yīng)管，開(kāi)啟電壓UTN 。TP管為負(fù)載管（作漏極負(fù)載管為

27、負(fù)載管（作漏極負(fù)載Rd），），P溝道溝道MOS增強(qiáng)型場(chǎng)效應(yīng)管，開(kāi)啟增強(qiáng)型場(chǎng)效應(yīng)管，開(kāi)啟電壓電壓UTP。 柵極柵極g接在一起，作為輸入端接在一起，作為輸入端 ；漏極漏極d接在一起，作為輸出端接在一起，作為輸出端 。 ou電源電源UDD須大于兩只須大于兩只MOS管的開(kāi)啟管的開(kāi)啟電壓的絕對(duì)值之和電壓的絕對(duì)值之和 即即UDD UTN + UTP （2）工作原理。）工作原理。+ +U UDDDDT TN NT TP PouIu當(dāng)輸入電壓當(dāng)輸入電壓 為低電平為低電平“0”時(shí)，時(shí)，工作管工作管TN因其因其UGS小于開(kāi)啟電壓小于開(kāi)啟電壓UTN而截止，負(fù)載管而截止，負(fù)載管TP因其因其UGS小小于開(kāi)啟電壓于開(kāi)啟電

28、壓UTP而導(dǎo)通。而導(dǎo)通。 工作管工作管TN截止，漏極電流近似為截止，漏極電流近似為零，輸出電壓零，輸出電壓 為高電平為高電平“1”。 當(dāng)輸入電壓當(dāng)輸入電壓 為高電平為高電平“1”時(shí)，工作管時(shí)，工作管TN因其因其UGS大大于開(kāi)啟電壓于開(kāi)啟電壓UTN而導(dǎo)通，負(fù)載管而導(dǎo)通，負(fù)載管TP因其因其UGS大于開(kāi)啟電大于開(kāi)啟電壓壓UTP而截止，輸出電壓而截止，輸出電壓 為低電平為低電平“0”。 ouIuouIu即電路實(shí)現(xiàn)反相器功能，工作管即電路實(shí)現(xiàn)反相器功能，工作管TN和負(fù)載管和負(fù)載管TP總是總是工作在互補(bǔ)的開(kāi)關(guān)工作狀態(tài)，即工作在互補(bǔ)的開(kāi)關(guān)工作狀態(tài)，即TN 和和TP的工作狀態(tài)的工作狀態(tài)互補(bǔ)，所以互補(bǔ)，所以CM

29、OS電路稱(chēng)為互補(bǔ)型電路稱(chēng)為互補(bǔ)型MOS電路。電路。2.4.2 COMS與非門(mén)和或非門(mén)與非門(mén)和或非門(mén)1. COMS與非門(mén)與非門(mén)Y=AB2. COMS或非門(mén)或非門(mén)Y=A+B當(dāng)輸入信號(hào)為0時(shí)，與之相連的N溝道MOS管截止，P溝道MOS管導(dǎo)通；反之則N溝道MOS管導(dǎo)通，P溝道MOS管截止。2.4.3 CMOS傳輸門(mén)和模擬開(kāi)關(guān)傳輸門(mén)和模擬開(kāi)關(guān)TGTGCCOIuu /IOuu /OIuu /IOuu /CC+ +5 5V V- -5 5V VT TP PT TN N（a）傳輸門(mén)電路傳輸門(mén)電路（b）邏輯符號(hào)邏輯符號(hào)又稱(chēng)模擬開(kāi)關(guān)，既可以傳輸數(shù)字信號(hào)，也可以傳輸又稱(chēng)模擬開(kāi)關(guān)，既可以傳輸數(shù)字信號(hào)，也可以傳輸模擬信

30、號(hào)。模擬信號(hào)。 TP圖3-5-10 CMOS傳輸門(mén)及其邏輯符號(hào)VDDCCvO/vIvI/vOvO/vIvI/vOCCTGCvO/vIvI/vOCTN2.4.32.4.3CMOS傳輸門(mén)和模擬開(kāi)關(guān)傳輸門(mén)和模擬開(kāi)關(guān)CMOS傳輸門(mén)是由P溝道和N溝道增強(qiáng)型MOS管并聯(lián)互補(bǔ)組成。當(dāng)C=0V，C=VDD時(shí)，兩個(gè)MOS管都截止。輸出和輸入之間呈現(xiàn)高阻抗，傳輸門(mén)截止。當(dāng)C=VDD，C=0V時(shí)，總有一個(gè)MOS管導(dǎo)通，使輸出和輸入之間呈低阻抗，傳輸門(mén)導(dǎo)通。1.CMOS傳輸門(mén)傳輸門(mén)RON小于小于1k，典型值為，典型值為80，漏極和源極之間相當(dāng)于短路，漏極和源極之間相當(dāng)于短路，輸出等于輸入。輸出等于輸入。即即C=1時(shí)，

31、傳輸門(mén)打開(kāi)時(shí)，傳輸門(mén)打開(kāi)C=0時(shí)，傳輸門(mén)關(guān)閉，輸入和輸出之時(shí)，傳輸門(mén)關(guān)閉，輸入和輸出之間呈現(xiàn)出高阻抗?fàn)顟B(tài)，不能進(jìn)行信號(hào)間呈現(xiàn)出高阻抗?fàn)顟B(tài)，不能進(jìn)行信號(hào)傳輸。傳輸。 TGTGCCOIuu /IOuu /C=1時(shí)，時(shí)，在整個(gè)輸入電壓范圍在整個(gè)輸入電壓范圍-5V+5V內(nèi)，至少有內(nèi)，至少有一個(gè)場(chǎng)效應(yīng)管導(dǎo)通。場(chǎng)效應(yīng)管導(dǎo)通，漏源一個(gè)場(chǎng)效應(yīng)管導(dǎo)通。場(chǎng)效應(yīng)管導(dǎo)通，漏源間的溝道導(dǎo)通電阻間的溝道導(dǎo)通電阻 ouIu2.CMOS傳輸門(mén)工作原理傳輸門(mén)工作原理3.CMOS模擬開(kāi)關(guān)模擬開(kāi)關(guān)2.4.42.4.4CMOS電路特性及使用常識(shí)電路特性及使用常識(shí)CMOS電路以其低功耗、高抗干擾能力等優(yōu)點(diǎn)得到廣泛的應(yīng)用。其工作速度已與

32、TTL電路不相上下，而在低功耗方面遠(yuǎn)遠(yuǎn)優(yōu)于TTL電路。目前國(guó)產(chǎn)CMOS邏輯門(mén)有CC 4000系列和高速54HC/74HC系列，主要性能比較如下：表3-5-2 CMOS門(mén)性能比較1.CMOS電路特性電路特性(1) 輸入電路的靜電防護(hù)措施：運(yùn)輸時(shí)最好使用金屬屏蔽層作為包裝材料；組裝、調(diào)試時(shí)，儀器儀表、工作臺(tái)面及烙鐵等均應(yīng)有良好接地；不使用的多余輸入端不能懸空，以免拾取脈沖干擾。(2) 輸入端加過(guò)流保護(hù)措施：在可能出現(xiàn)大輸入電流的場(chǎng)合必須加過(guò)流保護(hù)措施。如在輸入端接有低電阻信號(hào)源時(shí)、在長(zhǎng)線接到輸入端時(shí)、在輸入端接有大電容時(shí)等，均應(yīng)在輸入端接入保護(hù)電阻RP。2.CMOS電路使用常識(shí)電路使用常識(shí)(3) 防止CMOS器件產(chǎn)生鎖定效應(yīng)措施：在輸入端和輸出端設(shè)置鉗位電路；在電源輸入端加去耦電路，在VDD輸入端與電源之間加限流電路，防止VDD端出現(xiàn)瞬態(tài)高壓；在vI輸入端與電源之間加限流電阻，使得即使發(fā)生了鎖定效應(yīng)，也能使T1、T2電源限制在一定范圍內(nèi)，不致于損壞器件。如果一個(gè)系統(tǒng)中由幾個(gè)電源分別供電時(shí)，各電源開(kāi)關(guān)順序必須合理，啟動(dòng)時(shí)應(yīng)先接通CMOS電路的電源，再接入信號(hào)源或負(fù)載電路；關(guān)閉時(shí)，應(yīng)先切斷信號(hào)源和負(fù)載電路，再切斷CMOS電源。常用門(mén)電路，性能比較常用門(mén)電路，性能比較 名名 稱(chēng)稱(chēng)優(yōu)優(yōu) 點(diǎn)點(diǎn)用用 途途TT