計算機組成原理相聯(lián)存儲器的設(shè)計

1、沈陽航空航天大學課程設(shè)計報告 -0-目目 錄錄第第 1 章章 總體設(shè)計方案總體設(shè)計方案.21.1 設(shè)計原理 .21.2 設(shè)計思路 .31.3 設(shè)計環(huán)境 .4第第 2 章章 詳細設(shè)計方案詳細設(shè)計方案.52.1 頂層方案圖的設(shè)計與實現(xiàn) .52.1.1 創(chuàng)建頂層圖形設(shè)計文件.52.1.2 器件的選擇與引腳鎖定.52.1.3 編譯、綜合、適配.62.2 功能模塊的設(shè)計與實現(xiàn) .72.2.1 輸入寄存器的實現(xiàn).72.2.2 存儲體的設(shè)計與實現(xiàn).82.2.3 數(shù)字比較器的實現(xiàn).102.2.4 查找結(jié)果寄存器的實現(xiàn).122.3 仿真調(diào)試 .13第第 3 章章 編程下載與硬件測試編程下載與硬件測試.153.1

2、 編程下載 .153.2 硬件測試及結(jié)果分析 .15參考文獻參考文獻.17附附 錄（電路原理圖）錄（電路原理圖）.18沈陽航空航天大學課程設(shè)計報告 -1-.第 1 章 總體設(shè)計方案1.1 設(shè)計原理設(shè)計原理相聯(lián)存儲器(Content Addressed Memory)，它是一種按內(nèi)容訪問的存儲器，可以根據(jù)數(shù)據(jù)記錄地一部分內(nèi)容查找其它部分的內(nèi)容。在相聯(lián)存儲器中，每個存儲的數(shù)據(jù)記錄都是固定長度的字，每個字由若干字段組成，每個字段描述了用一個對象的屬性，也稱一個內(nèi)容。相聯(lián)存儲器的結(jié)構(gòu)框圖如圖 1.1 所示。輸入寄存器(CR) 它主要實現(xiàn)將輸入寄存器(CR)的信息與存儲體的信息作比較，相匹配的置為“1”

3、 ，不匹配的置為“0” ， 將結(jié)果送入查找結(jié)果寄存器(SRR)中，并輸出結(jié)果。譯碼選擇電路查找結(jié)果寄存器(SRR)數(shù)字比較器存儲體圖圖 1.1 相聯(lián)存儲器原理框圖相聯(lián)存儲器原理框圖沈陽航空航天大學課程設(shè)計報告 -2-1.2 設(shè)計思路設(shè)計思路根據(jù)相聯(lián)存儲器的原理特點，即按照內(nèi)容尋址，因此可以將相聯(lián)存儲器分為以下幾個部分：輸入寄存器，譯碼選擇電路，存儲體，數(shù)字比較器，查找結(jié)果寄存器。輸入寄存器(CR)：用來存放檢索字，其位數(shù)和相聯(lián)存儲器的字長相等。譯碼選擇電路：用 38 譯碼器進行譯碼電路選擇，如當置輸入端 B2B1B0 為“000” ，時鐘脈沖信號為高電位時，可以向存儲體第一個單元地址輸入八位二

4、進制的字信息，同時其他的存儲單元的信息被屏蔽掉。當置輸入端 B2B1B0 為“001”時，時鐘信號為高電位時，可以向存儲體第二個單元地址輸入八位二進制的字信息，同時其他的存儲信號單元被屏蔽掉。存儲體（AMU）：用于存放待檢索的數(shù)據(jù)，由八個八位二進制存器構(gòu)成，以便快速存取。數(shù)字比較器：將檢索的內(nèi)容和從存儲體中讀出的所有單元內(nèi)容的相應(yīng)位進行比較，如果有某個存儲單元的信息和檢索項一致，就把符合寄存器的相應(yīng)位置“1” ，表示該字匹配 ；否則置“0” ，表示不匹配。查找結(jié)果寄存器（SRR）：用來存放待檢索項與存儲體的信息中相符合的單元的寄存器地址，其位數(shù)等于相聯(lián)存儲器的存儲單元總數(shù)，每一位對應(yīng)一個存儲單

5、元，位的序列數(shù)即為相聯(lián)存儲器的單元地址。 設(shè)存儲體由 8 個字構(gòu)成，字長為 8 位的二進制數(shù)。CR 為比較寄存器，字長也為 8 位 ，存放要比較的兩個數(shù)。首先向輸入寄存器輸入一個八位二進制的字，然后通過 38 譯碼器選擇電路依次將八個八位二進制數(shù)輸入到存儲體中。將輸入到輸入寄存器的字通過比較寄存器分別與存儲體里的八個字檢索比較，若匹配，則輸出信號置 1，否則置 0。匹配信號通過查找結(jié)果寄存器（SRR）輸出，我們就能找到匹配的那個字。若存儲體八個單元存儲的數(shù)據(jù)分別為0000000、00000001、00000010、00000011、00000100、00000101、00000110， 000

6、00111，輸入寄存器中的存儲數(shù)據(jù)是 00000011，通過比較器 CR 進行比較之后，可以知道發(fā)現(xiàn)檢索數(shù)據(jù)與存儲體中的第四個單元的內(nèi)容一致，所以結(jié)果查找寄存沈陽航空航天大學課程設(shè)計報告 -3-器 SRR 中的第四個單元置為“1” ，其余的置“0” ，則匹配結(jié)果輸出為：00001000。1.3 設(shè)計環(huán)境設(shè)計環(huán)境硬件環(huán)境：偉福 COP2000 型計算機組成原理實驗儀、XCV200 實驗板、微機。EDA 環(huán)境：Xilinx foundation f3.1 設(shè)計軟件、COP2000 仿真軟件。圖圖 1.21.2 Xilinx foundation f3.1 設(shè)計平臺設(shè)計平臺圖圖 1.3 COP200

7、0 計算機組成原理集成調(diào)試軟件計算機組成原理集成調(diào)試軟件沈陽航空航天大學課程設(shè)計報告 -4-第 2 章 詳細設(shè)計方案2.1 頂層方案圖的設(shè)計與實現(xiàn)頂層方案圖的設(shè)計與實現(xiàn)該設(shè)計方案采用自上而下的設(shè)計方法，頂層設(shè)計使用原理圖設(shè)計輸入方式，以此實現(xiàn)相聯(lián)存儲器相關(guān)的邏輯功能，在 XCV200 可編程邏輯芯片上實現(xiàn)電路。在 Xilinx foundation f3.1 開發(fā)環(huán)境上設(shè)計好電路圖，把輸入/輸出信號分別定位到XCV200 芯片指定的引腳上，完成芯片的引腳的鎖定。2.1.1 創(chuàng)建頂層圖形設(shè)計文件創(chuàng)建頂層圖形設(shè)計文件構(gòu)成頂層圖形文件的元器件如下表 2.1表表 2.12.1 元器件元器件元器件類型元

8、器件類型使用元器件數(shù)目使用元器件數(shù)目FD8CE103_8 譯碼器1COMP88輸入端口20輸出端口8VCC3GND1總線及導(dǎo)線若干由上述元器件封裝而成一個完整的設(shè)計實體。該方案在 Xilinx foundation f3.1 軟件環(huán)境下進行軟件的設(shè)計，實現(xiàn)頂層圖形文件。 2.1.2 器件的選擇與引腳鎖定器件的選擇與引腳鎖定（1）器件的選擇）器件的選擇由于所提供的硬件設(shè)計環(huán)境是基于偉福 COP2000 型計算機組成原理實驗儀和 XCV200 實驗板，因此采用的目標芯片為 Xilinx XCV200 可編程邏輯芯片。（2）引腳鎖定）引腳鎖定根據(jù)引腳分配表，把頂層圖形文件中的輸入/輸出信號依次安排到

9、 Xilinx XCV200 芯片指定的引腳上，實現(xiàn)芯片的引腳鎖定，各信號及 Xilinx XCV200 芯沈陽航空航天大學課程設(shè)計報告 -5-片引腳對應(yīng)關(guān)系如表 2.1 所示。表表 2.2 信號和芯片引腳對應(yīng)關(guān)系信號和芯片引腳對應(yīng)關(guān)系相聯(lián)存儲器內(nèi)部信號相聯(lián)存儲器內(nèi)部信號XCV200 芯片引腳芯片引腳IBUS0P103IBUS1P102IBUS2P101IBUS3P100IBUS4P97IBUS5P96IBUS6P95IBUS7P94B0P73B1P72B2P71 AMBUS0P87 AMBUS1P86 AMBUS2P85 AMBUS3P84 AMBUS4P82 AMBUS5P81 AMBUS

10、6P80 AMBUS7P79CLOCK P213 OBUS0 P110 OBUS1 P111 OBUS2 P203 OBUS3 P185 OBUS4 P184 OBUS5 P178 OBUS6 P152 OBUS7 P1472.1.3 編譯、綜合、適配編譯、綜合、適配利用 Xilinx foundation f3.1 設(shè)計軟件對頂層圖形文件進行編譯，并盡量調(diào)整各器件和線的位置使其合理美觀，連接完畢后進行仿真，待仿真成功后編譯文件，編譯成功后即可將文件下載到芯片中。沈陽航空航天大學課程設(shè)計報告 -6-2.2 功能模塊的設(shè)計與實現(xiàn)功能模塊的設(shè)計與實現(xiàn)本相聯(lián)存儲器是由輸入寄存器，選擇比較電路，比較寄

11、存器，存儲體，查找結(jié)果寄存器組成的，設(shè)有 20 個輸入端口和 8 個輸出端口實現(xiàn)其輸入和輸出。各部分元件均分別單獨實現(xiàn)功能并仿真成功之后，再將各部分模塊進行連接，經(jīng)整體整合仿真成功后，完成了所需電路實體。2.2.1 輸入寄存器的實現(xiàn)輸入寄存器的實現(xiàn)輸入寄存器是用一個元器件 FD8CE 組成。FD8CE 的字長為八位，用于存放檢索數(shù)據(jù)，本方案用一個 8 位的 D 觸發(fā)器來組成 FD8CE。（1）輸入寄存器的結(jié)構(gòu)圖如下圖 2 .1 所示圖圖 2.1 輸入寄存器圖模塊輸入寄存器圖模塊（2）FD8CE 的實現(xiàn)一個 FD8CE 是使用八個 1 位 D 觸發(fā)器構(gòu)成的，每個 1 位 D 觸發(fā)器存儲一個二進制

12、數(shù)，電路圖如下圖 2.2 所示 沈陽航空航天大學課程設(shè)計報告 -7-圖圖 2.2 八位輸入寄存器內(nèi)部結(jié)構(gòu)圖八位輸入寄存器內(nèi)部結(jié)構(gòu)圖 2.2.2 存儲體的設(shè)計與實現(xiàn)存儲體的設(shè)計與實現(xiàn)該存儲體一共由 8 個寄存器（FD8CE）組成，每個寄存器的字長為 8 位。利用 38 譯碼器的輸出端分別控制 8 個寄存器的 CE 使能端，使之可以分別對每一個存儲器進行寫入操作。例如：38 譯碼器輸入端 B0,B1,B2 為 010 時，其輸出端 D2 輸出為“1” ，使得與 D2 端相連的寄存器的使能端為“1” ，并且 CLK 信號為高電位時，即可將數(shù)據(jù)總線 AMBUS7AMBUS0 的數(shù)據(jù)輸入到該寄存器中。如

13、此可以最終實現(xiàn)對 8 個寄存器的分別寫入操作。（1）存儲體的電路圖如下圖 2.3 所示沈陽航空航天大學課程設(shè)計報告 -8-（2）實現(xiàn)方法利用 38 譯碼器的輸入端 B0B1B2 分別控制每一個寄存器的 CE 使能端及時鐘脈沖端產(chǎn)生的脈沖信號實現(xiàn)對八個存儲單元的信息輸入。將譯碼器的八個輸出端分別與八個寄存器的使能端相連，實現(xiàn)逐個信息輸入。（3）功能仿真對存儲體的輸入輸出進行仿真，能夠?qū)崿F(xiàn)上述功能。仿真圖如圖 2.4 所示。其中總線 SHU7:0是輸入寄存器的檢索信息，總線 Q07:0-Q77:0分別代表存儲體的從上到下的八個寄存器存儲的數(shù)據(jù)。圖圖 2.3 存儲體及譯碼電路結(jié)構(gòu)圖存儲體及譯碼電路結(jié)

14、構(gòu)圖沈陽航空航天大學課程設(shè)計報告 -9- 圖圖 2.4 存儲體輸入仿真圖存儲體輸入仿真圖2.2.3 數(shù)字比較器的實現(xiàn)數(shù)字比較器的實現(xiàn)當檢索內(nèi)容與待檢測內(nèi)容分別寫入到輸入寄存器與存儲體以后，需要通過比較寄存器把檢索數(shù)據(jù)與存儲體中每一個存儲單元中的數(shù)據(jù)進行匹配比較，如果發(fā)現(xiàn)其某個存儲單元中的數(shù)據(jù)和檢索數(shù)據(jù)完全一致，就把符合寄存器的相應(yīng)位置“1” ，表示其該數(shù)據(jù)即為想要檢索的數(shù)據(jù)，否則置“0” ，表示存儲體中沒有符合匹配要求的數(shù)據(jù)。（1）COMP8 的實現(xiàn)數(shù)字比較器使用 8 個 COMP8 組成的，COMP8 的功能是實現(xiàn) 1 個八位二進制數(shù)的比較。COMP8 的電路圖如下圖 2.5 所示。圖圖 2

15、.5 數(shù)字比較器元件圖數(shù)字比較器元件圖COMP8 的內(nèi)部結(jié)構(gòu)圖如下圖 2.6 所示。其中總線 A7:0是用來傳輸檢索信息，總線 B7:0是用來傳送存儲體的待檢索信息的，EQ 端是用來輸出比較結(jié)果，當檢索信息和帶檢索信息相同時 EQ 端置“1” ，否則置“0” 。沈陽航空航天大學課程設(shè)計報告 -10-圖圖 2.6 數(shù)字比較器的內(nèi)部實現(xiàn)數(shù)字比較器的內(nèi)部實現(xiàn)（2）數(shù)字比較器的實現(xiàn)比較模塊的部件主要用數(shù)據(jù)比較器來實現(xiàn)，存儲體中有 8 個寄存器，所以比較器也相應(yīng)的需要 8 個，字位數(shù)也是 8 位。匹配比較的結(jié)果將其輸出到結(jié)果查找寄存器中。比較線路的實現(xiàn)方法是：先將輸入寄存器的輸出總線與 8 個比較器的輸

16、入總線相連接，存儲體中的 8 個寄存器的輸出總線與 8 個比較器另一個輸入總線相連接。此時隨著脈沖信號的連續(xù)進行，存儲體內(nèi)每輸入一個存儲單元，就將其接到一個比較器的另一端與輸入寄存器中的數(shù)據(jù)進行比較，相同時置“1” ，不同時置“0” 。直至將所有存儲單元都比較完為止。數(shù)字比較器的電路如下圖所示，其中總線 Q07:0Q77:0是存儲體的數(shù)據(jù)總線，總線 SHU7:0是輸入寄存器的數(shù)據(jù)總線，總線 D7:0是比較結(jié)果輸出總線。沈陽航空航天大學課程設(shè)計報告 -11- 圖圖 2.7 數(shù)字比較器邏輯模塊圖、數(shù)字比較器邏輯模塊圖、2.2.4 查找結(jié)果寄存器的實現(xiàn)查找結(jié)果寄存器的實現(xiàn)查找結(jié)果寄存器同樣由一個 8

17、 位寄存器來實現(xiàn)，與輸入寄存器原理一樣。輸入總線與數(shù)字比較器輸出結(jié)果總線相連接，用來存放比較后得到的匹配信息。（1）查找寄存器與輸入寄存器的元器件一樣都是 FD8CE，結(jié)構(gòu)圖如下圖 2.8 所示沈陽航空航天大學課程設(shè)計報告 -12-圖圖 2.8 查找結(jié)果寄存器圖查找結(jié)果寄存器圖（2）FD8CE 的結(jié)構(gòu)圖如下圖 2.9 所示圖圖 2.9 查找結(jié)果寄存器圖結(jié)構(gòu)圖查找結(jié)果寄存器圖結(jié)構(gòu)圖2.3 仿真調(diào)試仿真調(diào)試仿真調(diào)試主要用來驗證設(shè)計電路邏輯功能、時序的正確性，本設(shè)計中主要采用功能仿真方法對設(shè)計的電路進行仿真。（1）建立仿真波形文件及仿真信號選擇在進行功能仿真時，首先建立仿真波形文件，選擇仿真信號，對

18、選定的輸入信號設(shè)置參數(shù)，當脈沖遇到上升沿時選定的仿真信號和設(shè)置的參數(shù)如表 2.3 所示。沈陽航空航天大學課程設(shè)計報告 -13-表表 2.3 仿真信號選擇和參數(shù)設(shè)置仿真信號選擇和參數(shù)設(shè)置輸入信號輸入信號輸出信號輸出信號IBUSAMBUSB2B1B0CLKOBUS300001FF31001100000000320101000000003301110000000034100100001000351011000010003611010000100037111100001000（2）功能仿真結(jié)果與分析如上表 2.3 所示：檢索數(shù)據(jù)是“3” ，存儲體中的待檢索數(shù)據(jù)是“07”,由 38 譯碼器控制的存儲體依

19、次存入“07”八個數(shù)，通過數(shù)字比較器可以得知第四個寄存器存儲的信息和檢索數(shù)據(jù)相同，則結(jié)果寄存器的八位二進制數(shù)的第四位應(yīng)該置“1” ，其余位置“0” 。所以最后的結(jié)果為“00001000” ，表示存儲體的第四個寄存器儲存的數(shù)據(jù)和檢索數(shù)據(jù)相同，即可得到數(shù)據(jù)的地址。如下圖 2.10 所示為功能仿真的波形結(jié)果。沈陽航空航天大學課程設(shè)計報告 -14-圖圖 2.10 功能仿真波形結(jié)果功能仿真波形結(jié)果第 3 章 編程下載與硬件測試3.1 編程下載編程下載利用 Xilinx ISE 的編程下載功能，將得到的 gmk1689.bit 文件下載到 XCV200實驗板的 XCV200 可編程邏輯芯片中。3.2 硬件

20、測試及結(jié)果分析硬件測試及結(jié)果分析利用 XCV200 實驗板進行硬件功能測試。相聯(lián)存儲器的輸入數(shù)據(jù)通過XCV200 實驗板的輸入開關(guān)實現(xiàn)，輸出數(shù)據(jù)通過 XCV200 實驗板的 LED 指示燈實現(xiàn)，其對應(yīng)關(guān)系如表 3.1 所示。表表 3.1 XCV200 實驗板信號對應(yīng)關(guān)系實驗板信號對應(yīng)關(guān)系沈陽航空航天大學課程設(shè)計報告 -15-利用表 2.2 中的輸入?yún)?shù)作為輸入數(shù)據(jù)，逐個測試輸出結(jié)果，即用 XCV200實驗板的開關(guān) K20、K21、K22 控制輸入數(shù)據(jù)，開關(guān) K00K07 控制輸入寄存器的內(nèi)容輸入，開關(guān) K10K17 控制存儲體中內(nèi)容的輸入。同時觀察 A0A7 的輸出，得到如表 3.2 所示的硬

21、件測試結(jié)果。表表 3.2 硬件測試結(jié)果硬件測試結(jié)果輸入信號輸入信號輸出信號輸出信號K00K07K10K17K22K21K20CLKA0A7000000110000000000010000000000000011000000010011000000000000001100000100101000001000000001100000011011100000100000000110000010010010000010000000011000001011011000001000000001100000110110100000100XCV200芯片引腳信號芯片引腳信號XCV200實驗板實驗板XCV200

22、芯片引腳信號芯片引腳信號XCV200實驗板實驗板 IBUS0K00AMBUS4K14 IBUS1K01AMBUS5K15 IBUS2K02AMBUS6K16 IBUS3K03AMBUS7K17 IBUS4K04CLOCKCLOCKIBUS6K06OBUS0 A0IBUS7K07OBUS1A1B0K20OBUS2A2B1K21OBUS3A3B2K22OBUS4A4AMBUS0K10OBUS5A5AMBUS1K11OBUS6A6AMBUS2K12OBUS7A7AMBUS3K13沈陽航空航天大學課程設(shè)計報告 -16-0000001100000111111100000100輸入寄存器存的數(shù)是對應(yīng)的十六進制數(shù) 3，存儲體中存的數(shù)分別對應(yīng)的是0，1，2，3，4，5，6，7。對表 3.2 與表 2.2 的內(nèi)容進行對比，可以看出硬件測試結(jié)果為 00001000，由此可以看出測試的結(jié)果是正確的，說明電路設(shè)計正確合理。如下圖 3.1 所示為仿真下載的結(jié)果圖圖 3.1 數(shù)據(jù)的數(shù)據(jù)的 cop2000 仿真下載結(jié)果仿真下載結(jié)果參考文獻1 曹昕燕. EDA 技術(shù)實驗與