數(shù)電實驗指導(dǎo)書

1、1電電 子子 基基 礎(chǔ)礎(chǔ) 實實 驗驗 （數(shù)字部分）實驗指導(dǎo)書實驗指導(dǎo)書 成都大學(xué)電子信息工程學(xué)院電工電子基礎(chǔ)實驗室2第一部分：第一部分： 實驗箱介紹與輔助工具使用方法及注意實驗箱介紹與輔助工具使用方法及注意.31、WINDWAY 實驗箱特點及面板功能介紹.32、多路電源接口.4第二部分第二部分 數(shù)電實驗數(shù)電實驗.5實驗一 集成門電路功能的測試.5實驗二 組合邏輯電路.10實驗三 半加器和全加器.14實驗四 觸發(fā)器.16實驗五 計數(shù)、譯碼及顯示電路.20實驗六 時序邏輯電路設(shè)計.253第一部分：第一部分： 實驗箱介紹與輔助工具使用方法及注意實驗箱介紹與輔助工具使用方法及注意1、WINDWAY 實

2、驗箱實驗箱特點及面板功能介紹特點及面板功能介紹實驗箱體特點：實驗箱體特點：按照典型實例優(yōu)化布局，接插便利；電路原理清晰，IC 在面板正面便于維修更換。分立器件焊接在反面，安全性和穩(wěn)定性提高。字符絲印在面板正面，直觀明了；插孔采用焊接式，避免了傳統(tǒng)螺絲擰緊的松動掉落缺陷。導(dǎo)線采用燈籠式接頭，接觸更可靠，壽命更長；備有功能擴展區(qū)，使得實驗更加靈活多樣，學(xué)生創(chuàng)造能力的鍛煉大大的增強；豐富的輔助工具，如數(shù)字示波器，DDS 信號源，直流信號源，時鐘源及分頻電路使用更加方便；完整的使用說明書和實驗仿真例程，學(xué)習(xí)更加事半功倍。實驗箱體組成：實驗箱體組成：整流濾波電路穩(wěn)壓電路集成功率放大模塊集成運放模塊單管、

3、兩級、負(fù)反饋、差分放大模塊電源模塊壓頻轉(zhuǎn)換模塊數(shù)字示波器信號源模塊單脈沖模塊時鐘源及分頻電路數(shù)碼管接口電路邏輯芯片接口區(qū)邏輯電平輸入及輸出顯示模塊功能擴展區(qū)42、多路電源接口、多路電源接口提供 4 路固定電源DC 輸出紋波、噪聲+5V3A50mV-5V1A50mV+12V0.3A120mV-12V0.3A120mV提供 2 路直流可調(diào)信號源調(diào)節(jié)范圍：+1.25V+11V（RV7 調(diào)節(jié)） -1.25V-11V （RV8 調(diào)節(jié)）（使用時，可連接電壓表工具進(jìn)行精確調(diào)節(jié)。不使用時，請關(guān)閉直流信號源）每個電源輸出都有相應(yīng)的電源指示燈，指示燈異常閃動時請檢查電路接線錯誤。.可調(diào)電壓輸出開關(guān)電源接口輸出指示

4、燈調(diào)節(jié)電位器外部輸入接口5 .第二部分第二部分 數(shù)電實驗數(shù)電實驗實驗一實驗一 集成門電路功能的測試集成門電路功能的測試一、實驗?zāi)康囊?、實驗?zāi)康?熟悉集成門電路的工作原理和主要參數(shù)。2熟悉集成門電路的外型引腳排列及應(yīng)用事項。3驗證和掌握門電路的邏輯功能。二、實驗儀器二、實驗儀器1、實驗箱 2、示波器 3、信號發(fā)生器 4、萬用表 三、理論準(zhǔn)備三、理論準(zhǔn)備（一） TTL 門電路和 CMOS 門電路的工作原理使用最廣泛的數(shù)字集成門電路為 TTL 和 CMOS 兩種。1TTL 門電路（1）TTL 門電路主要有與非門、集電極開路與非門（OC 門） 、三態(tài)輸出與非門（三態(tài)門） 、異或門等。為了正確使用門電路

5、，必須了解它們的邏輯功能及其測試方法。（2）門與線邏輯門是指集電極開路門，這種電路的最大特點是可以實現(xiàn)線邏輯。即幾個門的輸出端可以直接連在一起，通過一只“提升電阻”接到電源CC 上。此外，門還可以用來實現(xiàn)電平移位功能。與門相對應(yīng)，電路也有漏極開路輸出的電路。其特點也和門類似。集電極開路的與非門可以根據(jù)需要來選擇負(fù)載電阻和電源電壓，并且能夠?qū)崿F(xiàn)多個信號間的相與關(guān)系（稱為線與） 。使用 OC 門時必須注意合理選擇負(fù)載電阻，才能實現(xiàn)正確的邏輯關(guān)系。（3）三態(tài)輸出與非門是一種重要的接口電路，在計算機和各種數(shù)字系統(tǒng)中應(yīng)用極為廣泛，它具有三種輸出狀態(tài)，除了輸出端為高電平和低電平（這兩種狀態(tài)均為低電阻狀態(tài)）

6、外，還有第三種狀態(tài)，通常稱為高阻狀態(tài)或稱為開路狀態(tài)。改變控制端（或稱選通端）的電平可以改變電路的工作狀態(tài)。三態(tài)門可以同 OC門一樣把若干個門的輸出端并接到同一公用總線上（稱為線或） ，分時傳送數(shù)據(jù)，成為 TTL 系統(tǒng)和總線的接口電路。6（4）TTL 集成電路除了標(biāo)準(zhǔn)形式外，而有其它四種結(jié)構(gòu)形式：高速 TTL（74H系列） ，低功耗 TTL（74L 系列）這兩種結(jié)構(gòu)與標(biāo)準(zhǔn) TTL 主要區(qū)別是電路中各電阻阻不同，另兩種是高速 TTL（74S 系列）和低功耗肖特基 TTL（74LS 系列） 。2基本 CMOS 門電路CMOS 邏輯門電路是在 TTL 電路問世之后，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器

7、件，從發(fā)展趨勢來看，CMOS 電路的性能將超越 TTL 而成為占主導(dǎo)地位的邏輯器件。CMOS 電路的功耗和抗干擾能力遠(yuǎn)優(yōu)于 TTL 電路，工作速度可與TTL 電路相比較。CMOS 電路產(chǎn)品有 4000 系列和 4500 系列。近幾年有與 TTL 兼容的 CMOS器件如 74HCT 系列等產(chǎn)品可與 TTL 器件交換使用。3使用注意事項（1）TTL 集成電路1）通常 TTL 電路要求電源電壓 VCC=5V0.25V。 2）TTL 電路輸出端不允許與電源短路，但可以通過提升電阻連到電源級，以提高輸出高電平。 3）TTL 電路不使用的輸入端，通常有兩種處理方法，一是與其它使用的輸入端并聯(lián)；二是把不用的

8、輸入端按其邏輯功能特點接至相應(yīng)的邏輯電平上，不宜懸空。4）TTL 電路對輸入信號邊沿的要求。通常要求其上升沿或下降沿小于 50ns/v100ns/v。當(dāng)外加輸入信號邊沿變化很慢時，必須加整形電路（如施密特觸發(fā)器） 。（2）集成電路1）不用的輸入端不允許懸空，應(yīng)根據(jù)邏輯需要接DD或SS端，或?qū)⑺鼈兣c使用的輸入端并聯(lián)，不允許懸空。2）在工作或測試時，必須先接通電源，再加入信號。工作結(jié)束后，應(yīng)先撤除信號，再關(guān)閉電源。3）不可在接通電源的情況下插入或拔出組件。4）輸入信號不可大于DD或小于SS。5）焊接時，電烙鐵接地要可靠，或使電路鐵斷電后，用余熱快速焊接。貯存，一般用金屬箔或?qū)щ娕菝迣⒔M件各腳管短路

9、。4圖 3.1-1 是幾種集成門電路外型及引腳排列。 7(a) 74LS00 (b) 74LS321234567891011121314VCCGND1234567891011121314VCCGND1234567891011121314VCCGND(c) 74LS02 (d) 74LS86 (e) 74LS20圖 3.1-1四、預(yù)習(xí)要求四、預(yù)習(xí)要求了解數(shù)字實驗儀的使用方法。根據(jù)實驗內(nèi)容，畫出邏輯電路圖、寫出邏輯表達(dá)式、列出真值表。五、實驗內(nèi)容五、實驗內(nèi)容 測與非門的邏輯功能將 74LS20（四輸入端二與非門）按圖 3.1-2 接線，檢查無誤后接通實驗儀電源，然后按表 3.1-1 中給出的輸入端

10、不同情況，測輸出端的邏輯狀態(tài)填入表中。表 3.1-1輸入端輸出電壓V0（V）輸出邏輯電平顯示74LS20 邏輯電平開關(guān)F61A12A2 A34 5A4二輸入四與非門二輸入四或門二輸入四或非門二輸入四異或門四輸入二與非門圖 3.1-28測或門的邏輯功能將 74LS32（二輸入端四或門）按圖 3.1-3 接線，檢查無誤后接通實驗儀電源，按表 3.1-2 中給出的輸入端不同情況，測輸出端的邏輯狀態(tài)填入表中。表 3.2-2 圖 3.1-3測或非門的邏輯功能將 74LS02（二輸入端四或非門）按圖 3.1-4 接線，檢查無誤后接通實驗儀電源，按表 3.1-3 中給出的輸入端不同情況，測輸出端的邏輯狀態(tài)填

11、入表中。 表 3.1-3圖 3.1-44.測異或門的邏輯功能輸入端輸出電壓V0（V）輸出邏輯輸入端輸出電壓V0（V）輸出邏輯電平顯示74LS02邏輯電平開關(guān)F13A12A2電平顯示74LS32邏輯電平開關(guān)F31A12A29將 74LS86（二輸入端四異或門）按圖 3.1-5 接線，檢查無誤后接通實驗箱電源，然后按表 3.1-4 中給出的輸入端不同情況，測輸出端的邏輯狀態(tài)填入表中。表 3.1-4輸入端輸出電壓V0（V）輸出邏輯 0 圖 3.1-55仿真實驗在手冊上查出 74LS01 集成 OC 門電路的引腳圖，用其中一個輸入端開路與非門，在計算機上仿真驗證它的邏輯功能。六、報告要求六、報告要求1

12、整理實驗結(jié)果，并進(jìn)行分析。2討論與非門、或非門的開關(guān)條件及特點。七、設(shè)計實驗七、設(shè)計實驗查閱資料，了解集成門電路 CC4011 的主要參數(shù)，引腳排列和邏輯功能，并設(shè)計實驗，驗證其功能。用與非門 74LS00 組成或非門和異或門電路，畫出邏輯電路圖，測試邏輯功能。電平顯示74LS86邏輯電平開關(guān)F31A12A210實驗二實驗二 組合邏輯電路組合邏輯電路一、實驗?zāi)康囊?、實驗?zāi)康膶W(xué)習(xí)組合邏輯電路的設(shè)計方法。了解組合邏輯電路中競爭冒險的分析和消除方法。掌握組合邏輯電路的調(diào)試方法。二、實驗儀器二、實驗儀器1、實驗箱 2、示波器 3、信號發(fā)生器 4、萬用表 三、理論準(zhǔn)備三、理論準(zhǔn)備1概述：組合邏輯電路又稱

13、組合電路，組合電路的輸出只決定于當(dāng)時的外部輸入情況，與電路過去狀態(tài)無關(guān)。因此，組合電路的特點是無“記憶性” 。在組成上組合電路的特點是由各種門電路連接而成，而且連接中沒有反饋線存在。所以各種功能的門電路就是簡單的組合邏輯電路。組合邏輯電路的輸入信號和輸出信號往往不止一個，其功能描述方法通常有函數(shù)表達(dá)式、真值表、卡諾圖和邏輯圖等幾種。組合邏輯電路的分析與設(shè)計方法，是立足于小規(guī)模集成電路分析和設(shè)計的基本方法之一。2組合邏輯電路的分析方法分析的任務(wù)是：對給定的電路求解其邏輯功能，即求出該電路的輸出與輸入之間的邏輯關(guān)系，通常是用邏輯式或真值表來描述，有時也加上必須的文字說明。分析的步驟：分析的步驟：（

14、1）逐級寫出邏輯表達(dá)式，最后得到輸出邏輯變量與輸入邏輯變量之間的邏輯函數(shù)式。11（2）化簡。（3）列出真值表。（4）文字說明上述四個步驟不是一成不變的。除第一步外，其它三步根據(jù)實際情況的要求而采用。3組合邏輯電路的設(shè)計方法設(shè)計的任務(wù)是：由給定的功能要求，設(shè)計出相應(yīng)的邏輯電路。設(shè)計的步驟設(shè)計的步驟：（1）通過對給定問題的分析，獲得真值表。在分析中要特別注意實際問題如何抽象為幾個輸入變量和幾個輸出變量之間的邏輯關(guān)系問題，其輸出變量之間是否存在約束關(guān)系，從而獲得真值表或簡化真值表。（2）通過化簡得出最簡與或式。（3）必要時進(jìn)行邏輯式的變更，最后畫出邏輯圖。在步驟（1）中，通過對實際問題的分析，往往可

15、以直接獲得具有一定簡化程序的邏輯函數(shù)表達(dá)式，后面的步驟不變。4組合邏輯電路中的競爭冒險當(dāng)任何一個門電路有兩個輸入信號同時向相反方向變化（由 0、1 變?yōu)?、0 或反之）時就一定存在競爭冒險。如圖 3.2-1 所示。ABABZ0100干擾脈沖圖 3.2-1與門的兩個輸入端 A 和 B，當(dāng)它們同時由 01 變?yōu)?10 時，由于延遲時間不同，出現(xiàn) A、B 兩信號同時處于與門的開門電平，輸出就會產(chǎn)生如圖（b）所示的因競爭冒險而產(chǎn)生的干擾脈沖。（2）競爭冒險消除的方法1）接入濾波電容在電路輸出端并接一個不太大的濾波電容，就可使干擾脈沖幅值變得很小，從而消除其對后讀電路的影響。2）修改邏輯設(shè)計對于單個變量

16、的狀態(tài)變化所引起的競爭冒險，可用增加冗余項的方法加以消除。需增加的冗余項可從邏輯函數(shù)的卡諾圖中方便地找出：在被化簡的邏輯函數(shù)的卡諾圖中，凡是不相重迭的兩個圈具有共同邊界，則該共同邊界處就存在12單個變量引起的競爭冒險。只要增加一個新圈，使共同邊界處變?yōu)橹氐娜Γ纯上撎幍牟糠置半U。這個增加的新圈就是所需的冗余項。3）選用可靠性編碼格雷碼、約翰遜碼等代碼，它們的任何兩個相領(lǐng)碼的狀態(tài)在邏輯上具有相鄰性，用這些代碼作為組合電路的輸入時，不會發(fā)生兩個或兩個以上變量同時變化的情況，因此大大降低了產(chǎn)生競爭冒險的可能性，但此法對單個變量引起的競爭冒險無效。4）引入封鎖脈沖或選通脈沖這種方法的原因是：通過

17、引入的信號，封鎖組合電路在競爭冒險期間的輸出，只有當(dāng)輸入信號的變化結(jié)束，已達(dá)穩(wěn)態(tài)時，才允許電路的輸出。這樣，競爭冒險就被封鎖或避開了。圖 3.2-2對應(yīng)十進(jìn)制數(shù)為 07，各與 Y0Y7 的輸出相對應(yīng)，且輸出 Yi=0 有效，其余為“1” 。如 CBA 為 101=“5”時，對應(yīng)輸出 Y6=0，其余 Y 均為“1” 。表 3.2-1輸入輸出G1 AG2 BG2C B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7X 1 XX X 10 X XX X X全 10 0 00 1 1 1 1 1 1 10 0 11 0 1 1 1 1 1 10 1 01 1 0 1 1 1 1 10 1 11 1

18、1 0 1 1 1 11 0 01 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 153/8 線譯碼器及或非門組成多路控制信號的邏輯功能：3/8 線譯碼器（74HC138）和 2 輸入端四或非門（CC4001）的引腳排列如圖3.2-2 所示。3/8 線譯碼器的輸入 CBA 為地址碼三根線，控制端為 G1、，AG2BG2輸出端為 Y0Y7八根線， 。其功能如表 23-1 所示，由表可知，只有當(dāng) G1=1，=AG2=0 時，才具有譯碼功能，BG2其譯碼規(guī)律為 CBA 表示輸入的三位二進(jìn)制數(shù)，從000111 有八種狀態(tài)，對ABCG2BG2AG1Y7GNDVccYYYYYYY021

19、345674HC1381A1B1Y2Y2A2BVssVcc4B4A4Y3Y3B3ACC4001131 1 01 1 1 1 1 1 0 11 1 11 1 1 1 1 1 1 0四、預(yù)習(xí)要求四、預(yù)習(xí)要求1預(yù)習(xí)本實驗所涉及的理論內(nèi)容。2熟悉所用集成芯片的型號、引腳圖、使用條件及邏輯功能。3根據(jù)實驗內(nèi)容要求，寫出各邏輯電路的表達(dá)式、列出真值表、畫出邏輯電路圖。五、實驗內(nèi)容五、實驗內(nèi)容1用 74LS00 二輸入四與非門設(shè)計一個半加器電路，然后在 PROTEUS 上驗證所設(shè)計的邏輯電路是否正確。（1）畫出邏輯電路接線圖。（2）根據(jù)電路寫出圖邏輯表達(dá)式。（3）根據(jù)表達(dá)式列出真值表并驗證。2用 74LS0

20、0 及 74LS20 設(shè)計一個組合邏輯電路，設(shè) A、B、C、D 代表四位二進(jìn)制數(shù)碼，X=8A+4B+2C+D，當(dāng)輸入數(shù)154 X時，它的輸出 Y=1，否則為0。（1）列出真值表。（2）由真值表用卡諾圖寫出邏輯表達(dá)式。（3）畫出邏輯電路接線圖。（4）自擬記錄表格驗證。33/8 線譯碼器 74LS138 和與非門 74LS20 組成函數(shù)發(fā)生器，實現(xiàn)函數(shù))(CBACBAF。（1）寫出化簡的邏輯表達(dá)式。（2）擬出邏輯函數(shù)發(fā)生器實驗電路圖。（3）列出記錄表格。4觀察冒險現(xiàn)象按上面內(nèi)容 4，當(dāng) B=1，C=1 時，A 輸入 f=1MHz 以上的連續(xù)脈沖信號，用示波器觀察輸出波形。并用添加冗余項方法消除險象

21、。5仿真實驗將實驗內(nèi)容 4 在計算機上進(jìn)行仿真實驗。六、報告要求六、報告要求（1）整理實驗數(shù)據(jù)，列表記錄。（2）分析實驗中的現(xiàn)象，操作中遇到的問題及解決辦法。14（3）總結(jié)測試組合邏輯電路的步驟。七、設(shè)計實驗七、設(shè)計實驗用與非門設(shè)計一個表決電路。當(dāng)五個輸入端中半數(shù)以上輸入 1 時，輸出端才為“1” 。實驗三實驗三 半加器和全加器半加器和全加器一、一、 實驗?zāi)康膶嶒災(zāi)康?、掌握半加器的工作原理及電路組成。2、掌握全加器的工作原理及電路組成。3、學(xué)習(xí)及掌握組合邏輯電路的設(shè)計、調(diào)試方法。二、二、 實驗原理實驗原理計算機最基本的任務(wù)之一是進(jìn)行算術(shù)運算，在機器中四則運算加、減、乘、除都是分解成加法運算進(jìn)

22、行的，因此加法器便成為計算機中最基本的運算單元。半加器半加器 兩個二進(jìn)制數(shù)相加，叫做半加，實現(xiàn)半加操作的電路，稱為半加器。表 241 是半加器的真值表，圖 241 為半加器的符號，A 表示加數(shù)；B 表示被加數(shù)；S 表示半加和；C 表示向高位的進(jìn)位。表 241 A（被加數(shù)）B（加數(shù)）S（半加數(shù)和）C（進(jìn)位數(shù)）CO圖 241從二進(jìn)制數(shù)加法的角度看，真值表中只考了兩個加數(shù)本身，沒有考慮低位來的進(jìn)位，這就是半加器一詞的由來。由真值表可得半加器邏輯表達(dá)式ABCBABABAS 表 242A BSC0 0000 1101 0101 10115全加器全加器 全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根

23、據(jù)求和的結(jié)果給出該位的進(jìn)位信號。 AiBiSiCiCOCi-1CI圖 242圖 242 是全加器的符號，如果用 Ai、Bi 表示 A、B 兩個數(shù)的第 i 位，Ci-1表示為相鄰低位來的進(jìn)位數(shù)，Si 表示為本位和數(shù)（稱為全加和） ，Ci 表示為向相鄰高位的進(jìn)位數(shù)，則根據(jù)全加運算規(guī)則可列出全加器的真值表如表 242。利用圖形法可以很容易地求出 S、C 的簡化函數(shù)表達(dá)式。1iiiiCBASiiiiiiBACBAC1)(三、實驗內(nèi)容與步驟三、實驗內(nèi)容與步驟用異或門 74LS86 及與非門 74LS00 設(shè)計一個半加器，并在 PROTEUS 上驗證所設(shè)計的半加器電路是否正確。用異或門 74LS86 及與

24、非門 74LS00 設(shè)計一個全加器，并在 PROTEUS 上驗證所設(shè)計的全加器電路是否正確。用數(shù)據(jù)選擇器 74LS151 構(gòu)成全加器，并在 PROTEUS 上驗證所設(shè)計的全加器電路是否正確。四、實驗設(shè)備四、實驗設(shè)備1、實驗箱 2、萬用表 一、一、 預(yù)習(xí)要求預(yù)習(xí)要求查出 74LS86、74LS00、74LS151 芯片的引腳圖。推導(dǎo)由與非門構(gòu)成半加器、全加器的邏輯表達(dá)式。按實驗內(nèi)容要求設(shè)計半加器、全加器的實驗線路圖。二、二、 報告要求報告要求畫出正確的實驗線路圖。AiBiCi-1SiCi000000011001010011011001010101110011111116列出實驗數(shù)據(jù)表格。實驗四實

25、驗四 觸發(fā)器觸發(fā)器一、實驗?zāi)康囊?、實驗?zāi)康?掌握觸發(fā)器的性質(zhì)。2掌握觸發(fā)器邏輯功能、觸發(fā)方式。3掌握觸發(fā)器電路的測試方法，簡單時序電路的設(shè)計、調(diào)試方法。二、實驗設(shè)備二、實驗設(shè)備1、實驗箱 2、雙蹤示波器 3、萬用表 4、74LS00、74LS74、74LS76三、理論準(zhǔn)備三、理論準(zhǔn)備觸發(fā)器具有兩個穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0” ，在一定的外界信號作用下，可以從一個穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個穩(wěn)定狀態(tài)，它是一個具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成多種電路的最基本邏輯單元。1基本 RS 觸發(fā)器 圖 3.3-1圖 3.3-1 為由兩個與非門的交駐耦合構(gòu)成的基本 RS 觸發(fā)器，它是無時種控制低電

26、平直接觸發(fā)的觸發(fā)器?；?RS 觸發(fā)器具有置“0” 、置“1”和“保持”三種功能。通常稱為置“1”端，因為=0 時SS觸發(fā)器被置“1” ；為置“0”端，R因為=0 時觸發(fā)器被置為“0” ，RRSQQ17當(dāng)S=R=1 狀態(tài)時觸發(fā)器為“保持” 。基本 RS 觸發(fā)器也可以用兩個“或非門”組成，此時為高電平觸發(fā)有效。2JK 觸發(fā)器在輸入信號為雙端輸入的情況下，JK 觸發(fā)器是功能完善，使用靈活和通用性較強的一種觸發(fā)器。本實驗采用 74LS76 雙 JK 觸發(fā)器，是下降沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號如圖 3.3-2 所示，JK 觸發(fā)器的狀態(tài)方程為nnnQKQJQ1圖 3.3-2J 和 K 是數(shù)據(jù)輸

27、入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若 J、K 有兩個或兩個以上 J 和 K 為數(shù)據(jù)輸入端時，組成“與”的關(guān)系。Q 與為兩個互補輸出端。通Q常把 Q=0， =1 的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把 Q=1、=0 定為“1”狀態(tài)。QQ3D 觸發(fā)器在輸入信號為單端的情況下，D 觸發(fā)器用起來最為方便，其狀態(tài)方程為Qn+1=Dn其輸出狀態(tài)的更新發(fā)生在 CP 脈沖的上升沿，故又稱為上升沿觸發(fā)器的邊沿觸發(fā)器。D 觸發(fā)器的狀態(tài)只取決于時種到來前 D 端的狀態(tài)。D 觸發(fā)器應(yīng)用很廣，可供作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號可供各種用途需要而選用。圖 3.3-3 為 74LS74 雙 D 觸發(fā)器的引

28、腳排列圖和邏輯符號。161514131211109876543211K1Q1QGND2K2Q2Q2J1CP 1S1R1JVcc 2CP 2S2RDDDDKCPJSDQQRD181413121110987654321Vcc2RD2D2CP2S2Q2Q1R1D1CP1S1Q1QGNDDDDCPDSDQQRD圖 3.3-3四、預(yù)習(xí)要求四、預(yù)習(xí)要求1從手冊中查出 74LS00、74LS74、74LS76（或 74LS112）集成芯片的引腳圖。熟悉引腳的功能。2復(fù)習(xí)有關(guān)觸發(fā)器部分的內(nèi)容。3擬出各觸發(fā)器功能測試表格。五、實驗內(nèi)容五、實驗內(nèi)容1測試基本 RS 觸發(fā)器的邏輯功能按圖 3.3-1，用 74LS0

29、0 芯片上的兩個與非門組成基本 RS 觸發(fā)器，將測試結(jié)果記錄于表 3.3-1 中。2測試雙 JK 觸發(fā)器 74LS76 的邏輯功能 (1)異步置位及復(fù)位功能的測試按圖 3.3-2，用 74LS76 芯片的一個 JK 觸發(fā)器，將 J、K、CP端開始（或任意狀態(tài)）改變DS和D的狀態(tài)。觀察輸出 Q 和RQ的狀態(tài)，記錄于表 3.3-2 中。 表 3.3-1（2）邏輯功能的測試用數(shù)字實驗儀上的單次脈沖信號作為 JK 觸發(fā)器的 CP 脈沖源，當(dāng)將觸發(fā)器的初始狀態(tài)置 1或置 0 時，將測試結(jié)果記錄于表 3.3-3 中。 表 3.3-2表 3.3-3JKCPQn+1SRQQ00011011SDRDQQ0111

30、010011 0019Qn =1Qn =0000100100101011010011010110111103測試雙 D 觸發(fā)器 74LS74 的邏輯功能（1）異步置位及復(fù)位功能的測試按圖 3.3-3，用 74LS74 芯片的一個觸發(fā)器，改變和的狀態(tài)，觀察輸出DSDRQ 和的狀態(tài)；自擬表格記錄。Q（2）邏輯功能的測試用單次脈沖作為 D 觸發(fā)器的 CP 脈沖源，測試 D 觸發(fā)器的功能，自擬表格記錄。4仿真實驗用 74LS74 雙 D 觸發(fā)器芯片，進(jìn)行 D 觸發(fā)器的功能測試及觸發(fā)方式測試的仿真實驗。自擬表格記錄。六、報告要求六、報告要求整理實驗數(shù)據(jù)記錄，分析結(jié)果；總結(jié)、及 S、R 各輸入端的作用。D

31、SDR敘述各觸發(fā)器之間的轉(zhuǎn)換方法。分析實驗中的現(xiàn)象，操作中遇到的問題及解決辦法。七、設(shè)計實驗七、設(shè)計實驗用 74LS74 雙 D 觸發(fā)器芯片，設(shè)計一個異步四進(jìn)制加計數(shù)器，擬定實驗線路、記錄輸入輸出波形關(guān)系，自擬表格。20實驗五實驗五 計數(shù)、譯碼及顯示電路計數(shù)、譯碼及顯示電路一、實驗?zāi)康囊?、實驗?zāi)康?熟悉常用中規(guī)模計數(shù)器的邏輯功能。2掌握計數(shù)、譯碼、顯示電路的工作原理及其應(yīng)用。二、實驗儀器二、實驗儀器1、實驗箱 2、雙蹤示波器 3、萬用表 三、理論準(zhǔn)備三、理論準(zhǔn)備174LS90 計數(shù)器是一種中規(guī)模二一五進(jìn)制計數(shù)器，管腳引線如圖 3.6-1，功能表如表 3.6-1 所示。表 3.6-1 7490

32、功能表復(fù)位輸入輸出R1 R2 S1 S2QD QC QB QA1234567891011121314S1S2VCCR2R1B(CK2)AQAQDQBQCGND(CK2)InputInput21H H L XH H X LX X H HX L X LL X L XL X X LX L L XL L L LL L L LH L L H計 數(shù)計 數(shù)計 數(shù)計 數(shù) 圖 3.6-1將輸出 QA與輸入 B 相接，構(gòu)成 8421BCD 碼計數(shù)器；將輸出 QD與輸入 A 相接，構(gòu)成 5421BCD 碼計數(shù)器；表中 H 為高電平、L 為低電平、X 為不定狀態(tài)。74LS90 邏輯電路圖如圖 3.6-1 所示，它由四

33、個主從 JK 觸發(fā)器和一些附加門電路組成，整個電路可分兩部分，其中 FA 觸發(fā)器構(gòu)成一位二進(jìn)制計數(shù)器；FD、FC、FB 構(gòu)成異步五進(jìn)制計數(shù)器，在 74LS90 計數(shù)器電路中，設(shè)有專用置“0”端 R1、R2 和置位（置“9” ）端 S1、S2。74LS90 具有如下的五種基本工作方式：（1）五分頻：即由 FD、FC、和 FB 組成的異步五進(jìn)制計數(shù)器工作方式。（2）十分頻（8421 碼）：將 QA與 CK2聯(lián)接，可構(gòu)成 8421 碼十分頻電路。（3）六分頻：在十分頻（8421 碼）的基礎(chǔ)上，將 QB端接 R1，QC端接 R2。其計數(shù)順序為 000101，當(dāng)?shù)诹鶄€脈沖作用后，出現(xiàn)狀態(tài) QCQBQA=

34、110，利用QBQC=11 反饋到 R1和 R2的方式使電路置“0” 。（4）九分頻：QAR1、QDR2，構(gòu)成原理同六分頻。（5）十分頻（5421 碼）：將五進(jìn)制計數(shù)器的輸出端 QD接二進(jìn)制計數(shù)器的脈沖輸入端 CK1，即可構(gòu)成 5421 碼十分頻工作方式。此外，據(jù)功能表可知，構(gòu)成上述五種工作方式時，S1、S2端最少應(yīng)有一端接地；構(gòu)成五分頻和十分頻時，R1、R2 端亦必須有一端接地。2譯碼、驅(qū)動顯示（1）74LS47 為 BCD 七段鎖存/譯碼/驅(qū)動器，其管腳排列如圖 3.6-2 所示，其內(nèi)部由門電路組成組合的邏輯電路，主要功能是將輸入 8421BCD 碼，譯碼輸出相應(yīng)十進(jìn)制的七段碼 ag中某些

35、段碼為高電平，驅(qū)動發(fā)光數(shù)碼管顯示對應(yīng)的十進(jìn)制數(shù)，由其管腳圖可知，在下邊的引腳為輸入端和控制端，上邊引腳為輸出段碼端。其功能表如表 3.6-2所示。22圖 3.6-2表 3.6-223H=高電平，L=低電平，X=不定。注：1.要求輸出 0 至 15 時，滅燈輸入（BI）必須開路或保持高電平。如果不要滅十進(jìn)制零，則動態(tài)滅燈輸入（RBI）必須開路或為高電平。2將一低電平直接加于滅燈輸入（BI）時，不管其他輸入為何電平，所有各段輸出都為低電平。3當(dāng)動態(tài)滅燈輸入（RBI）和 A、B、C、D 輸入為低電平而試燈輸入為高電平時，所有各段輸出都為低電平并且動態(tài)滅燈輸入（RBO）處于低電平（響應(yīng)條件） 。4當(dāng)滅

36、燈輸入/動態(tài)滅燈輸出（BI/RBO）開路或保持高電平，而試燈輸入（LT）為低電平。則所有各段輸出都為高電平。24BI/RBO 是線與邏輯，作滅燈輸入（BI）或動態(tài)滅燈輸出（RBO）之用?；蚣孀鲀烧咧?。BT5161 為共陽發(fā)光二極管數(shù)碼顯示器，七段碼發(fā)光二極管數(shù)碼顯示器的每一筆段是一個發(fā)光二極管來顯示，其所有發(fā)光二極管的陽極連在一起，構(gòu)成com 端，使用時用以接低電位。因此，當(dāng)任一個發(fā)光二極管的陰極加上低電壓，就能使相應(yīng)筆段發(fā)光顯示。根據(jù)發(fā)光數(shù)碼管技術(shù)參數(shù)，每只發(fā)光二極管正向壓降為 UF=2.1V，正向電流為 IF=10mA，最大反向電壓為 URM=5V。如果使用 5V電壓去驅(qū)動發(fā)光二極管時，

37、則必須串電阻 R 進(jìn)行限流保護(hù)，此時，應(yīng)取限流電阻 R=（52.1）V/10mA=300。四、預(yù)習(xí)要求四、預(yù)習(xí)要求1復(fù)習(xí)教材中有關(guān)中規(guī)模集成芯片 74LS90、74LS47 和 BT5161 數(shù)碼管引腳的邏輯功能。2擬出用 74LS90 構(gòu)成 8421BCD 碼十進(jìn)制計數(shù)器的實驗線路圖。3擬出用 74LS90、74LS47 和 BT5161（數(shù)碼管）構(gòu)成的計數(shù)、譯碼、顯示電路的電路圖。五、實驗內(nèi)容五、實驗內(nèi)容1用 74LS90 芯片、分別構(gòu)成五分頻、六分頻、九分頻、十分頻（5421）計數(shù)器。（1）畫出四種工作方式的實驗電路圖。（2）輸入連續(xù)脈沖信號，用示波器觀察記錄輸出波形。2用 74LS90

38、 構(gòu)成 8421BCD 碼十進(jìn)制計數(shù)器（1）畫出實驗電路圖。（2）輸入端 CP1 接單脈沖信號源，QD、QC、QB、QA分別接指示燈（發(fā)光二極管） 。觀察在單脈沖源作用下，QD、QC、QB、QA按 8421BCD 碼變化規(guī)律。（3）輸入端 CP1 接連續(xù)脈沖源，用示波器觀察 QD和輸入端相對波形，并記錄。3用 74LS90、74LS48 及數(shù)碼管 TS547 構(gòu)成計數(shù)、譯碼、顯示實驗電路。3.6-4 所示，將實驗結(jié)果記錄表 3.6-3 中。表 23-1-1時間(s)01234567891025顯示字形 仿真實驗：用 74LS90、74LS47 及 TS547 構(gòu)成計數(shù)、譯碼、顯示電路進(jìn)行仿真實

39、驗。（1） 觀察 QD、QC、QB、QA的變化（輸入用連續(xù)脈沖源） 。（2） 觀察十進(jìn)制數(shù)的變化（輸入用單脈沖源） 。六、報告要求六、報告要求1整理實驗數(shù)據(jù)、表格，畫出波形圖。2分析實驗結(jié)果。七、設(shè)計實驗七、設(shè)計實驗用 JK 觸發(fā)器（J 和 K 為多輸入端）和與非門設(shè)計一個異步二一十進(jìn)制加法計數(shù)器。觸發(fā)器自行查手冊。26實驗六實驗六 時序邏輯電路設(shè)計時序邏輯電路設(shè)計一、實驗?zāi)康囊?、實驗?zāi)康?掌握簡單的時序電路的設(shè)計方法。2掌握簡單時序電路的調(diào)試方法。二、實驗設(shè)備二、實驗設(shè)備1、實驗箱 2、示波器 3、萬用表 4、74LS74、74LS112、74LS00 三、理論準(zhǔn)備三、理論準(zhǔn)備1時序邏輯電路

40、時序邏輯電路又簡稱為時序電路。這種電路的輸出不僅與當(dāng)前時刻電路的外部輸入有關(guān)，而且還和電路過去的輸入情況（或稱電路原來的狀態(tài)）有關(guān)。時序電路與組合電路最大區(qū)別在于它有記憶性，這種記憶功能通常是由觸發(fā)器構(gòu)成的存貯電路來實現(xiàn)的。圖 3.41 為時序電路組成示意圖，它是由門電路和觸發(fā)器構(gòu)成的。在這里，觸發(fā)器是必不可少的，因此觸發(fā)器本身就是最簡單的時序電路。圖 3.41 中，X（X1、X2Xj）為外部輸入信號，Z（Z1、Z2Zj）為輸出信號，W（W1、W2Wk）為存貯電路的驅(qū)動信號，Y（y1、y2yj）為存貯電路的輸出狀態(tài)。這些信號之間的邏輯關(guān)系可用下面三個向量函數(shù)來表示圖 3.41 時序電路示意圖

41、輸出方程 nnntYtXFtZ, 狀態(tài)方程 nnntYtWGtY,1 激勵方程 nnntYtXHtW,式中 tn、tn+1表示相鄰的兩個離散的時間。Y（tn）叫現(xiàn)態(tài)，Y（tn+1）叫次態(tài)，它們都表示同一存貯電路的同一輸出端的輸出狀態(tài)，所不同的是前者指信號作用之前的初始狀態(tài)（通常指時鐘脈沖作用之前） ，后者指信號作用之后更新的狀W1WKy1yix1xiz1zjx2z2組合邏輯 電路存儲電路27態(tài)。對時序電路邏輯功能的描述，除了用上述邏輯函數(shù)表達(dá)式之外，還有狀態(tài)表、狀態(tài)圖、時序圖等。通常時序電路又分為同步和異步兩大類。在同步時序電路中，所有觸發(fā)器的狀態(tài)更新都是在同一個時鐘脈沖作用下同時進(jìn)行的。從結(jié)構(gòu)上看，所有觸發(fā)器的時鐘端都接同一個時鐘脈沖源。在異步時序電路中，各觸發(fā)器的狀態(tài)更新不是同時發(fā)生，而是有先有后，因為各觸發(fā)器的時鐘脈沖不同，不象同步時序電路那樣接到同一個時鐘源上。某些觸發(fā)器的輸出往往又作為另一些觸發(fā)器的時鐘脈沖，這樣只有在前面的觸發(fā)器更新狀態(tài)后，后面的觸發(fā)器才有可能更新狀態(tài)