第5講 反相器

1、 Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverterq反相器是所有數字設計的核心反相器是所有數字設計的核心 一旦清楚了反相器的工作原理和性質，設計一旦清楚了反相器的工作原理和性質，設計其它邏輯門和復雜邏輯（加法器、乘法器和其它邏輯門和復雜邏輯（加法器、乘法器和微處理器等）就大大簡化了。微處理器等）就大大簡化了。 Digital Integrated Circuits2ndInverterqCMOS反相器的分析：反相器的分析： 成本：復雜度和面積成本：復雜度和面積 完整性和可靠性：靜態(tài)特性完整

2、性和可靠性：靜態(tài)特性 性能：動態(tài)特性性能：動態(tài)特性 能耗能耗q按比例縮小技術的影響按比例縮小技術的影響q反相器是分析組合邏輯和時序邏輯的基石反相器是分析組合邏輯和時序邏輯的基石 Digital Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性（電壓傳輸特性（VTC）q可靠性：靜態(tài)特性可靠性：靜態(tài)特性q性能：動態(tài)特性性能：動態(tài)特性q功耗和能耗延時積功耗和能耗延時積q按比例縮小技術以及對反相器的影響按比例縮小技術以及對反相器的影響 Digital Integrated Circuits2ndInverterVinVoutCLVDD Digital Int

3、egrated Circuits2ndInverterPolysiliconInOutVDDGNDPMOS2l lMetal 1NMOSOutInVDDPMOSNMOSContactsN Well Digital Integrated Circuits2ndInverterConnect in MetalShare power and groundAbut cellsVDD Digital Integrated Circuits2ndInverterVOL = 0VOH = VDDVM = f(Rn, Rp)Vin=VDDVin= 0VDDVoutRnVDDVoutRpOutInVDDPMOS

4、NMOS Digital Integrated Circuits2ndInverterqVswVDD 高噪聲容限；高噪聲容限；q無比邏輯：無比邏輯：Vout與晶體管的尺寸無關，所以可以與晶體管的尺寸無關，所以可以采用最小尺寸；采用最小尺寸；q只有一個晶體管導通只有一個晶體管導通低輸出電阻低輸出電阻=對噪聲和對噪聲和干擾不敏感；干擾不敏感；q輸入是晶體管的柵極輸入是晶體管的柵極非常高的輸入電阻非常高的輸入電阻無窮大的扇出（大扇出會增加延遲）；無窮大的扇出（大扇出會增加延遲）；q在在VDD和和VSS之間沒有直接通路之間沒有直接通路無靜態(tài)功耗；無靜態(tài)功耗； Digital Integrated Ci

5、rcuits2ndInvertertpHL = f(Ron.CL)= 0.69 RonCLVoutVoutRnRpVDDVDDVin=VDDVin=0(a) Low-to-high(b) High-to-lowCLCL Digital Integrated Circuits2ndInverterq負載電容是輸出節(jié)點所有電容之和；負載電容是輸出節(jié)點所有電容之和；q傳輸時間由通過電阻對電容的充放電決定傳輸時間由通過電阻對電容的充放電決定高速門需要小的輸出電容和導通電阻；高速門需要小的輸出電容和導通電阻；q晶體管的尺寸（晶體管的尺寸（W/L）影響門的動態(tài)行為；）影響門的動態(tài)行為；q注意：注意：MOS

6、管的導通電阻不是一個常數值。管的導通電阻不是一個常數值。 Digital Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性（電壓傳輸特性（VTC）q可靠性：靜態(tài)特性可靠性：靜態(tài)特性q性能：動態(tài)特性性能：動態(tài)特性q功耗和能耗延時積功耗和能耗延時積q按比例縮小技術以及對反相器的影響按比例縮小技術以及對反相器的影響 Digital Integrated Circuits2ndInverterVDSpIDpVGSp=-2.5VGSp=-1VDSpIDnVin=0Vin=1.5VoutIDnVin=0Vin=1.5Vin = VDD+VGSpIDn = - I

7、DpVout = VDD+VDSpVoutIDnVin = VDD+VGSpIDn = - IDpVout = VDD+VDSpOutInVDDPMOSNMOS Digital Integrated Circuits2ndInverterIDnVoutVin = 2.5Vin = 2Vin = 1.5Vin = 0Vin = 0.5Vin = 1NMOSVin = 0Vin = 0.5Vin = 1Vin = 1.5Vin = 2Vin = 2.5Vin = 1Vin = 1.5PMOS所有的工作點不是高電平輸出，所有的工作點不是高電平輸出，就是低電平輸出。就是低電平輸出。 Digital I

8、ntegrated Circuits2ndInverterVoutVin0.511.522.50.511.522.5NMOS resPMOS offNMOS satPMOS satNMOS offPMOS resNMOS satPMOS resNMOS resPMOS sat過渡區(qū)非常窄，過渡區(qū)非常窄，因為在開關過渡因為在開關過渡期間，具有高增期間，具有高增益。益。 Digital Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性（電壓傳輸特性（VTC）q可靠性：靜態(tài)特性可靠性：靜態(tài)特性q性能：動態(tài)特性性能：動態(tài)特性q功耗和能耗延時積功耗和能耗延時積

9、q按比例縮小技術以及對反相器的影響按比例縮小技術以及對反相器的影響 Digital Integrated Circuits2ndInverterVinVoutVinVM時，兩個晶體管均處于飽時，兩個晶體管均處于飽和狀態(tài)，所以可以使用和狀態(tài)，所以可以使用In(VinVM)Ip(VinVM) 來求解來求解)2()2()2(DSATTGSDSATDSATTGSoxDSATnDSATTGSoxsatDSATVVVkVVVVWCLVuVVVWCvI晶體管飽和電流公式（晶體管飽和電流公式（3.38): Digital Integrated Circuits2ndInverter開關閾值等于所希望值時要求的

10、開關閾值等于所希望值時要求的NMOS和和PMOS尺寸尺寸: Digital Integrated Circuits2ndInverter1001010.80.91.71.8MV (V)Wp/Wn5 . 32/0 . 14 . 025. 12/63. 043. 025. 10 . 163. 0/1030/10115)/()/(2626VVVAVALWLWnp Digital Integrated Circuits2ndInverterqVM對于器件尺寸的比值變化不敏感對于器件尺寸的比值變化不敏感 例如，前面的例子中如果尺寸比為例如，前面的例子中如果尺寸比為3

11、、2.5和和2，則，則VM分別為分別為1.22V、1.18V和和1.13Vq改變改變Wp對對Wn比值的影響是使比值的影響是使VTC的過渡的過渡區(qū)平移，增加區(qū)平移，增加PMOS或或NMOS的寬度使的寬度使VM分別移向分別移向VDD或或GND. Digital Integrated Circuits2ndInverter 通常要求通常要求(保證噪聲容限保證噪聲容限) VM=VDD/2。 VM對于器件尺寸的比值變化不敏感。因此對于器件尺寸的比值變化不敏感。因此pMOS通通常選擇比常選擇比VM=VDD/2所要求的尺寸小一些來減小面積。所要求的尺寸小一些來減小面積。 在某些情況下并不總是要求在某些情況下

12、并不總是要求VM=VDD/2。反相器的反相器的標準響應標準響應改變閾值改變閾值后的反相后的反相器的響應器的響應 Digital Integrated Circuits2ndInverterq電路工作時，由于存在干擾信號，使輸入電平電路工作時，由于存在干擾信號，使輸入電平偏離理想電平，影響輸出電平；偏離理想電平，影響輸出電平；q用噪聲容限反映電路的抗干擾能力。噪聲容限用噪聲容限反映電路的抗干擾能力。噪聲容限反映電路能承受的實際輸入電平與理想邏輯電反映電路能承受的實際輸入電平與理想邏輯電平的偏離范圍。平的偏離范圍?！?0”VOLVILVIHVOHUndefinedRegion“ 1” Digita

13、l Integrated Circuits2ndInverterNoise margin highNoise margin lowVIH VILUndefinedRegion10VOH VOLNMHNMLGate OutputGate Input Digital Integrated Circuits2ndInverterVOHVOLVinVoutVMVILVIHA simplified approach Digital Integrated Circuits2ndInverter0)1)(2()1)(2(DDpoutpDSATpTpDDinDSATppoutnDSATnTninDSATnnV

14、VVVVVVkVVVVVklll關鍵參數是溝道長關鍵參數是溝道長度調制參數度調制參數;VDD和器件尺寸影和器件尺寸影響很小響很小;)2()2()1 ()1 (DSATpTpDDinDSATpppDSATnTninDSATnnnDDpoutpDSATppoutnDSATnninoutVVVVVkVVVVkVVVkVVkdVdVlllll求導并求解求導并求解VinVM，并忽略二次項，并忽略二次項在飽和區(qū)，增益與電流斜率關系很大，在飽和區(qū)，增益與電流斜率關系很大，因此不能忽略溝道長度調制系數因此不能忽略溝道長度調制系數 Digital Integrated Circuits2ndInverter00

15、.511.522.5-18-16-14-12-10-8-6-4-20Vin (V)gain Digital Integrated Circuits2ndInverter00.511.522.500.511.522.5Vin (V)Vout(V)Good PMOSBad NMOSGood NMOSBad PMOSNominal 器件參數的變化使開關器件參數的變化使開關閾值平移，這一特性確保了閾值平移，這一特性確保了門能在一個很寬范圍的條件門能在一個很寬范圍的條件下工作，這也是靜態(tài)下工作，這也是靜態(tài)CMOS門得以普遍使用的主要原因門得以普遍使用的主要原因. Digital Integrated C

16、ircuits2ndInverter00.000.0Vin (V)Vout (V)00.511.522.500.511.522.5Vin (V)Vout(V)Gain=-1反相器在過渡區(qū)的增益隨電源電壓降低而加大（公式反相器在過渡區(qū)的增益隨電源電壓降低而加大（公式5.10）VDD0.5V（只比晶體管的閾值高（只比晶體管的閾值高100mV時，過渡區(qū)寬度是電源電壓的時，過渡區(qū)寬度是電源電壓的10VDD2.5V時，加大到時，加大到17降低降低VDD可以改善反相器的直流特性?？梢愿纳品聪嗥鞯闹绷魈匦浴?Digital Integrated Circuits2

17、ndInverterq不加區(qū)分的降低電源電壓雖然對減少能耗有好不加區(qū)分的降低電源電壓雖然對減少能耗有好處，但它會使門的延時加大；處，但它會使門的延時加大；q一旦電源電壓和閾值電壓變得可以比擬，直流一旦電源電壓和閾值電壓變得可以比擬，直流特性對器件參數的變化就變得越來越敏感；特性對器件參數的變化就變得越來越敏感；q降低電源電壓意味著減小信號擺幅。雖然通常降低電源電壓意味著減小信號擺幅。雖然通常可以幫助減少系統(tǒng)的內部噪聲（如由串擾引起可以幫助減少系統(tǒng)的內部噪聲（如由串擾引起的噪聲），但它也使設計對并不減少的外部噪的噪聲），但它也使設計對并不減少的外部噪聲源更加敏感。聲源更加敏感。 Digital

18、Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性（電壓傳輸特性（VTC）q可靠性：靜態(tài)特性可靠性：靜態(tài)特性q性能：動態(tài)特性性能：動態(tài)特性q功耗和能耗延時積功耗和能耗延時積q按比例縮小技術以及對反相器的影響按比例縮小技術以及對反相器的影響 Digital Integrated Circuits2ndInverter說明說明q這里的計算結果只是一個近似值，大約這里的計算結果只是一個近似值，大約有有2030的偏差。更為精確的結果，的偏差。更為精確的結果，可以使用可以使用SPICE仿真得到。仿真得到。q我們希望獲得不同參數（尺寸，電阻，我們希望獲得不同參數（

19、尺寸，電阻，電容等）對設計性能影響的定性分析方電容等）對設計性能影響的定性分析方法。法。 Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverterVDDVoutVin = VDDCLIavtpHL = CL Vswing/2IavCLkn VDD Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter00.511.522.

20、5x 10-10-0.500.511.522.53t (sec)Vout(V)tp = 0.69 CL (Reqn+Reqp)/2?tpLHtpHLVinVout Digital Integrated Circuits2ndInverterq在輸出過渡的前半部分（至在輸出過渡的前半部分（至50的點的點），晶體管），晶體管M1和和M2不是斷開，就是飽不是斷開，就是飽和。和。Cgd12只包括只包括M1和和M2的覆蓋電容的覆蓋電容.q在過渡期間，柵漏電容兩端的電壓向在過渡期間，柵漏電容兩端的電壓向相反的方向變化，因此這一浮空電容相反的方向變化，因此這一浮空電容上的電壓變化是實際輸出電壓擺幅的上的電壓

21、變化是實際輸出電壓擺幅的兩倍。為了在輸出節(jié)點上出現同樣的兩倍。為了在輸出節(jié)點上出現同樣的負載，接地電容必須是浮空電容的兩負載，接地電容必須是浮空電容的兩倍：倍： Cgd12 2CGD0W Digital Integrated Circuits2ndInverterq漏和體之間的電容來自反向偏置的漏和體之間的電容來自反向偏置的pn結，結，這樣的電容是高度非線性的這樣的電容是高度非線性的q使用線性電容替代使用線性電容替代0是內建電勢，是內建電勢，m是結的梯度系數是結的梯度系數P.59 3.10 3.11 Digital Integrated Circuits2ndInverterPolysilic

22、onInOutMetal1VDDGNDPMOSNMOS1.2 mm=2l l5l5l5l5l9l9l Digital Integrated Circuits2ndInverterq兩個反相器之間的電容。由于兩個反相器兩個反相器之間的電容。由于兩個反相器相鄰（線很短），所以可以忽略不計；相鄰（線很短），所以可以忽略不計；q如果連線很長，則不能忽略連線電容，需如果連線很長，則不能忽略連線電容，需要從版圖中提取具體數值；要從版圖中提取具體數值；q以后的講課內容會有專門一部分講互連線以后的講課內容會有專門一部分講互連線及其對電路的影響；及其對電路的影響；q從現在開始：工藝越來越先進，互連越來從現在開始

23、：工藝越來越先進，互連越來越重要。越重要。 Digital Integrated Circuits2ndInverter()()fan outgategateCCNMOSCPMOS一個簡化的表達式一個簡化的表達式0000()()GS nGD nnnoxGSpGD pppoxCCW L CCCW L C Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverterDSATnnnLDSATnTnDDDSATnnnDDLLDSAT

24、nDDLeqpHLVkLWCVVVVkLWVCCIVCRt)/(52. 0)2/()/(52. 04369. 069. 0 Digital Integrated Circuits2ndInverter0.81.822.22.411.522.533.544.555.5VDD(V)tp(normalized) Digital Integrated Circuits2ndInverterq減小減小CL：精細的版圖設計有助于減小擴散電容和：精細的版圖設計有助于減小擴散電容和互連線電容，優(yōu)秀的設計實踐要求漏擴散區(qū)的面互連線電容，優(yōu)秀的設計實踐要求漏擴散區(qū)的面積越小越好；積越小越好；q

25、增加晶體管的增加晶體管的W/L：這是設計者手中最有力和最：這是設計者手中最有力和最有效的性能優(yōu)化工具。有效的性能優(yōu)化工具。 增加晶體管的尺寸也增加擴散電容。增加晶體管的尺寸也增加擴散電容。q提高電源電壓提高電源電壓 能量損耗。能量損耗。 增加電源電壓超過一定程度后改善就會非常有限，因增加電源電壓超過一定程度后改善就會非常有限，因而應當避免。而應當避免。 從可靠性方面考慮，氧化層擊穿和熱載流子效應等問從可靠性方面考慮，氧化層擊穿和熱載流子效應等問題迫使在深亞微米工藝中電源電壓要規(guī)定嚴格上限。題迫使在深亞微米工藝中電源電壓要規(guī)定嚴格上限。 Digital Integrated Circuits2n

26、dInverterqNMOS與PMOS的比qPMOS較寬得到對稱的VTC并且翻轉延時相等。q但是，傳播延時是否最?。康?，傳播延時是否最小？ Digital Integrated Circuits2ndInverter11.522.533.544.5533.544.55x 10-11tp(sec)tpLHtpHLtp = Wp/Wn Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter1.反相器的本征延時反相器的本征延時tp0與門的尺寸無關，而只取決于工藝以及與門的尺寸無關，而只取決于工藝以及

27、版圖。版圖。2.使使S無窮大將達到最大的性能改善，因為消除了任何外部負載無窮大將達到最大的性能改善，因為消除了任何外部負載的影響，使延時減小到只有本征延時。的影響，使延時減小到只有本征延時。 Digital Integrated Circuits2ndInverter24681012142.83.8x 10-11Stp(sec)(for fixed load)Self-loading effect:Intrinsic capacitancesdominate Digital Integrated Circuits2ndInverter有效扇出有效扇出輸入

28、柵電容與本征輸出電容的關系：輸入柵電容與本征輸出電容的關系：外部負載電容即為下一級反相器的輸入電容，并與尺寸成正比。外部負載電容即為下一級反相器的輸入電容，并與尺寸成正比。f為等效扇出，為等效扇出，反相器的延時：反相器的延時： Digital Integrated Circuits2ndInverterCLIf CL is given:（如果給定（如果給定CL）- How many stages are needed to minimize the delay? （需要多少級邏輯可以使延時最小？）（需要多少級邏輯可以使延時最小？）- How to size the inverters? （反相

29、器之間的大小關系怎樣？）（反相器之間的大小關系怎樣？）May need some additional constraints.InOut Digital Integrated Circuits2ndInverterCLInOut12Ntp = tp1 + tp2 + + tpNjginjginunitunitpjCCCRt,1,1LNginNijginjginpNjjppCC CCttt1,1,1,01,1 Digital Integrated Circuits2ndInverterDelay equation has N - 1 unknowns, Cgin,2 Cgin,NMinimiz

30、e the delay, find N - 1 partial derivativesResult: Cgin,j+1/Cgin,j = Cgin,j/Cgin,j-1Size of each stage is the geometric mean of two neighbors- each stage has the same effective fanout (Cout/Cin)- each stage has the same delay1,1,jginjginjginCCCN1個未知數：個未知數：Cg,2,Cg,N為了得到最小延時，通過求為了得到最小延時，通過求N1次偏微分，并都等于

31、次偏微分，并都等于0每個反相器的最優(yōu)尺寸是與它相臨的兩每個反相器的最優(yōu)尺寸是與它相臨的兩個反相器尺寸的幾何平均數個反相器尺寸的幾何平均數.LNginNijginjginpNjjppCC CCttt1,1,1,01,1 Digital Integrated Circuits2ndInverter1 ,/ginLNCCFf當當Cg1和和CL已知時，則存在以下關系：已知時，則存在以下關系：NFf 反相器鏈的最小延時：反相器鏈的最小延時：尺寸系數即等效扇出為尺寸系數即等效扇出為:CLInOut12N,1001,1=1/Ngin jNpppigin jCttNtFC Digital Integrated

32、 Circuits2ndInverterCL= 8 C1InOutC11ff2283fCL/C1 has to be evenly distributed across N = 3 stages: Digital Integrated Circuits2ndInverterFor a given load, CL and given input capacitance CinFind optimal sizing ffffFtFNttpNpplnlnln1/0/100ln1lnln20fffFtftppFor = 0, N = lnFfFNCfCFCinNinLlnln with ff1exp

33、 Digital Integrated Circuits2ndInverterOptimum f for given process defined by ff1expfopt = 3.6for =1With Self-Loading =1 Digital Integrated Circuits2ndInverter/10NppFNtt Digital Integrated Circuits2ndInverter111186464646442.881622.6Nftp164652818341542.815.3 Digital Integrated Circuits2ndInverter Dig

34、ital Integrated Circuits2ndInverterq直觀綜述直觀綜述q電壓傳輸特性（電壓傳輸特性（VTC）q可靠性：靜態(tài)特性可靠性：靜態(tài)特性q性能：動態(tài)特性性能：動態(tài)特性q功耗和能耗延時積功耗和能耗延時積q按比例縮小技術以及對反相器的影響按比例縮小技術以及對反相器的影響 Digital Integrated Circuits2ndInverterq動態(tài)功耗動態(tài)功耗 對電容進行充放電所消耗的能量對電容進行充放電所消耗的能量q短路功耗短路功耗 在開關翻轉期間，電源、地之間的直流電流在開關翻轉期間，電源、地之間的直流電流功耗功耗q漏電流功耗（靜態(tài)功耗）漏電流功耗（靜態(tài)功耗） 二極

35、管和晶體管的漏電流功耗二極管和晶體管的漏電流功耗 Digital Integrated Circuits2ndInverterEnergy/transition = CL * Vdd2Power = Energy/transition * f = CL * Vdd2 * fVinVoutCLVdd通過減小通過減小 CL,VDD，和，和f來減小功耗來減小功耗.不是晶體管尺寸的函數不是晶體管尺寸的函數首先假設輸入的上升和下降時間都為0，即兩個晶體管不可能同時導通 Digital Integrated Circuits2ndInverterq工作頻率越來越高，即工作頻率越來越高，即f越來越大越來越大

36、.q器件密度越來越高，芯片上的總電容（器件密度越來越高，芯片上的總電容（CL）也在）也在增加。增加。例：例：0.25m CMOS芯片，芯片，f500MHz，平均負載，平均負載電容電容15pF/門，扇出為門，扇出為4，Vdd2.5V，每門功耗大，每門功耗大約約50 w。百萬門設計，。百萬門設計，50w！ Digital Integrated Circuits2ndInverter等效電容，表示了每個時鐘等效電容，表示了每個時鐘周期發(fā)生開關的平均電容周期發(fā)生開關的平均電容0.25 Digital Integrated Circuits2ndInverterqPdyn正比于正比于Vdd2，降低，降低

37、Vdd（假設維持時鐘頻率不變）（假設維持時鐘頻率不變） Vdd比閾值電壓高很多，沒問題；比閾值電壓高很多，沒問題； Vdd一旦接近一旦接近2VT，性能嚴重降低，性能嚴重降低q當當Vdd下降受限于性能時，下降受限于性能時， 只能減小等效電容只能減小等效電容減小實際電容和翻轉活動性減小實際電容和翻轉活動性0.81.822.22.411.522.533.544.555.5VDD(V)tp(normalized)在邏輯和結構的抽象在邏輯和結構的抽象層次上實現層次上實現有利于改有利于改善電路的善電路的性能性能實際上，保持最小尺寸，會實際上，保持最小尺寸，會影響電路的性能，通過邏輯影響

38、電路的性能，通過邏輯或結構上的加速來解決或結構上的加速來解決 Digital Integrated Circuits2ndInverterqGoal: Minimize Energy of whole circuit Design parameters: f and VDD tp tpref of circuit with f=1 and VDD =Vref1Cg1InfCextOutTEDDDDpppVVVtfFftt0011由公式（由公式（5.21)推導出的近推導出的近似表達式似表達式VTEVTVDSAT/2 Digital Integrated Circuits2ndInverterq性

39、能約束性能約束 ( =1)1323200FfFfVVVVVVFfFfttttTEDDTErefrefDDrefppprefp建立了尺寸系數建立了尺寸系數f和電源電壓之間的關系和電源電壓之間的關系 Digital Integrated Circuits2ndInverter 這些曲線都有一個明顯的最小值。從最小尺寸起增加反相器這些曲線都有一個明顯的最小值。從最小尺寸起增加反相器的尺寸最初會使性能提高，因此允許降低電源電壓。這在達到最的尺寸最初會使性能提高，因此允許降低電源電壓。這在達到最優(yōu)尺寸優(yōu)尺寸fF1/2之前都是有效的。進一步加大器件尺寸只會增加自之前都是有效的。進一步加大器件尺寸只會增加自

40、載系數而降低性能，因此需要提高電源電壓。載系數而降低性能，因此需要提高電源電壓。 Digital Integrated Circuits2ndInverterFFfVVEEFfCVErefDDrefgDD42211212 Digital Integrated Circuits2ndInverterq改變器件尺寸并降低電源電壓是減小邏輯改變器件尺寸并降低電源電壓是減小邏輯電路能耗的有效方法。電路能耗的有效方法。q在最優(yōu)值之外過多的加大晶體管尺寸會付在最優(yōu)值之外過多的加大晶體管尺寸會付出較大的能量代價。出較大的能量代價。q考慮能量時的最優(yōu)尺寸系數小于考慮性能考慮能量時的最優(yōu)尺寸系數小于考慮性能時的

41、最優(yōu)尺寸系數，在時的最優(yōu)尺寸系數，在F較大時尤其如此較大時尤其如此 例如當扇出為例如當扇出為20時，時，fopt（能量）（能量）3.53；而；而fopt（性能）（性能）4.47。 一旦一旦Vdd開始接近開始接近VTE，加大器件尺寸只能很少，加大器件尺寸只能很少地降低電壓，因此能耗的降低也很少。地降低電壓，因此能耗的降低也很少。 Digital Integrated Circuits2ndInverterq在實際設計中，輸入波形的上升和下降時在實際設計中，輸入波形的上升和下降時間不為零。間不為零。q輸入信號斜率不為無窮大造成了在開關過輸入信號斜率不為無窮大造成了在開關過程中在程中在VDD和和VS

42、S之間在短期內出現一條直之間在短期內出現一條直接通路，此時兩個接通路，此時兩個MOS管同時導通，導致管同時導通，導致能量的消耗。能量的消耗。 Digital Integrated Circuits2ndInverter每個開關周期消耗的能量：每個開關周期消耗的能量：平均功耗：平均功耗：兩個器件同時導通的時間：兩個器件同時導通的時間：由器件的飽和電流由器件的飽和電流決定，因此正比于決定，因此正比于晶體管的尺寸晶體管的尺寸ts:0100的翻轉時間的翻轉時間 Digital Integrated Circuits2ndInverter輸入在輸出開始改變之前就輸入在輸出開始改變之前就已經通過了過渡區(qū)，這一時已經通過了過渡區(qū)，這一時期期PMOS的源漏電壓近似的源漏電壓近似為為0，該器件還沒有傳導任何，該器件還沒有傳導任何電流就斷開了。電流就斷開了。PMOS器件的源漏電壓在器件的源漏電壓在翻轉器件的大部分時間內等翻轉器件的大部分時間內等于于Vdd，從而引起了最大的，從而引起了最大的短路電流（等于短路電流（等于PMOS的飽的飽和電流）。和電流）。 Digital Integrated Circuits2ndInverter結論：使輸出的上升結論：使輸出的上升/下降時間大下降時間大于輸入的下降于輸入的下降/上升時間可以使