基于FPGA的LCD控制器

1、摘 要摘 要本課題主要任務是設計基于FPGA的LCD控制器，兼顧好程序的易用性，以方便之后模塊的移植和應用。本課題的設計采用了帶ST7920驅動的12864-12液晶模塊，并使用Altera公司的cycloneII系列的EP1C12Q240C8來作為核心的控制器。控制器部分采用Verilog語言編寫。該控制器分為字符顯示模塊和圖片顯示模塊兩個主要部分。在字符的顯示功能上采用顯示控制模塊與字符調用RAM相結合的方式，使使用者能方便地調用液晶自帶的字庫來顯示字符。關鍵詞：Verilog，LCD，F(xiàn)PGAI第1章 引言ABSTRACTIn this project, the main object

2、is to design a LCD controller based on FPGA, and at the same time emphasize on the convenience for the later application and migration. In this project, I used 12864-12 LCD module with the ST7920 driver. For the controller part, I chose the Cyclone II serial FPGA, the EP1C12Q240C8, which developed b

3、y the Altera Cooperation. The program of the controller is written by Verilog language. In this LCD controller, there are two major parts, which are the character display module and the picture display module.Key Words: Verilog，LCD，F(xiàn)PGA目錄第1章 引言11.1 選題意義與背景11.2 LCD的控制，應用和市場的發(fā)展現(xiàn)狀2第2章 現(xiàn)代LCD技術42.1 現(xiàn)代LCD

4、技術簡介42.2 STN-LCD技術的顯示原理52.3動態(tài)STN-LCD驅動方法6第3章 現(xiàn)代FPGA技術83.1 FPGA的發(fā)展歷程83.2 FPGA的基本原理93.3 FPGA的設計方法103.4 Verilog HDL硬件描述語言11第4章 LCD工作原理124.1 12864 介紹124.2 12864液晶顯示器的內部結構及外部引腳144.3 12864液晶顯示器的編程指令17第5章 軟件設計205.1模塊的整體布局205.2單個模塊功能介紹215.3 程序仿真及運行結果22參考文獻24附 錄25附錄一：控制模塊代碼25附錄二：初始化模塊代碼26附錄三：圖像顯示模塊代碼28附錄四： S

5、PI模塊代碼33附錄五：頂層模塊代碼35致謝37外文資料原文38譯文40第1章 引言1.1 選題意義與背景液晶，是一種在一定溫度范圍內呈現(xiàn)既不同于固態(tài)、液態(tài)，又不同于氣態(tài)的特殊物質態(tài)，它既具有各向異性的晶體所特有的雙折射性，又具有液體的流動性。一般可分熱致液晶和溶致液晶兩類。在顯示應用領域，使用的是熱致液晶，超出一定溫度范圍，熱致液晶就不再呈現(xiàn)液晶態(tài)，溫度低了，出現(xiàn)結晶現(xiàn)象，溫度升高了，就變成液體；液晶顯示器件所標注的存儲溫度指的就是呈現(xiàn)液晶態(tài)的溫度范圍。液晶由于它的各向異性而具有的電光效應，尤其扭曲向列效應和超扭曲效應，所以能制成不同類型的顯示器件(Liquid Crystal Displa

6、y 簡稱LCD)。在平板顯示器件領域，目前應用較廣泛的有液晶(LCD)、電致發(fā)光顯示(EL)、等離子體(PDP)、發(fā)光二極管(LED)、低壓熒光顯示器件(VFD)等。 液晶顯示器件有以下一些特點 低壓微功耗，平板型結構，被動顯示型（無眩光，不刺激人眼，不會引起眼睛疲勞），顯示信息量大（因為像素可以做得很小），易于彩色化（在色譜上可以非常準確的復現(xiàn)），無電磁輻射（對人體安全，利于信息保密），長壽命（這種器件幾乎沒有什么劣化問題，因此壽命極長，但是液晶背光壽命有限，不過背光部分可以更換）。之前，一般流行采用單片機來控制驅動LCD。采用單片機控制LCD的顯示在設計上相對比較簡單?？梢酝ㄟ^KEIL等軟

7、件的編寫方便地控制LCD的圖形以及字符的現(xiàn)實。但是由于單片機的順序執(zhí)行結構。決定了在現(xiàn)實圖片或者字符的同時，單片機本身無法處理其他數(shù)據(jù)或者執(zhí)行其他的運算命令。這在某種程度上大大地降低了工作的效率。而采用FPGA來控制LCD則不存在這個問題。但是由于FPGA不像單片機，可以直接使用控制語句來方便地控制LCD。因此需要編寫大量的代碼來控制LCD。因為這個原因，采用FPGA的設計一般都會再一次通過單片機來驅動LCD的顯示。本課題主要任務是設計基于FPGA的LCD控制器，兼顧好程序的易用性，以方便之后模塊的移植和應用。最后在FPGA上的任意位置顯示任意的16*16D的中文字符以及16*8的英文字符，另

8、外要能根據(jù)輸入數(shù)據(jù)的變化同步變化LCD上顯示的內容。同時要能將儲存模塊中的圖片數(shù)據(jù)正常地顯示在LCD上。該課題的研究將有助于采用FPGA的系列產(chǎn)品的開發(fā)，特別是需要用到LCD得采用FPGA的產(chǎn)品的開發(fā)。同時可以大大縮短FPGA的開發(fā)時間。另外，由于模塊的1電子科技大學成都學院本科畢業(yè)設計論文易用性，也將使得更多的采用FPGA的產(chǎn)品之上出現(xiàn)LCD，增加人機之間的交互性，為行業(yè)和我們的生活帶來新的變化。1.2 LCD的控制，應用和市場的發(fā)展現(xiàn)狀在技術方面，因集成式的控制芯片具有包括了縮小了IC的體積、低功率消耗、降低封裝的成本、節(jié)省電路板的數(shù)量及體積等優(yōu)點，并使材料成本及LCD后段組裝成本得以降低

9、，因此許多廠商紛紛朝向高集成度控制芯片發(fā)展，并積極開發(fā)視訊應用的控制芯片。而最新趨勢Smart Panel，在制程上則有簡化流程、減少材料成本等優(yōu)點。根據(jù)相關資料顯示，Smart Panel可降低約10%15%的成本，這也是國外一些大廠所鐘愛的方式。 為降低控制IC 成本，眾多IC廠商紛紛推出集成式的單芯片控制IC。美國的Genesis最早推出集成式IC，將ADC、Scaler、OSD （內置菜單）與PLL(鎖相環(huán))為一顆單芯片控制IC。接著更進一步集成入DVI 組件，形成LCD 雙?？刂艻C。其組件集成數(shù)量持續(xù)增多，并漸漸添加Video 的功能。當前Genesis 最高集成度的產(chǎn)品，集成入的

10、組件已經(jīng)包括ADC、Scaler、PLL、OSD、TCON 與DVI，僅剩Video 的功能以及SDRAM 的組件尚未集成。 隨著市場競爭的加劇，液晶顯示器廠商的成本壓力越來越大，必須采用更簡單的線路設計實現(xiàn)液晶顯示器的功能，以期降低成本，才能在市場競爭中立于不敗之地。 LCD控制IC必將向高集成度方向發(fā)展，以滿足市場需要。而在LCD的應用以及市場方面，雖然手機仍然是中小尺寸液晶顯示屏(LCD)的最主要應用設備，但便攜導航設備(PND)、數(shù)碼相框和MP3/便攜媒體播放器(PMP)等新型設備，正在該市場的銷售額中占有越來越大的份額。由于這些產(chǎn)品所使用的顯示屏大于手機所用的顯示屏，因此在供應商的工

11、廠中同樣需要更多的面板，這對于LCD面板生產(chǎn)商來說是個絕好的機會。各種中小尺寸LCD的產(chǎn)能擴張和價格下降，促進了其應用領域的多元化。這又進一步刺激了需求，并吸引許多其它產(chǎn)品來采用中小型LCD，如白色家電和零售標牌。大多數(shù)行業(yè)內的公司認為，為了利用手機市場和新興產(chǎn)品，中小尺寸顯示屏供應商必須相應地平衡和調整策略，否則就可能錯失整個市場。導航設備PND的主要功能是顯示GPS信息，因此能否顯示詳細并準確地圖影像非常關鍵。這使得許多PND制造商把目光轉向了更加精確的小型LCD。2這方面出現(xiàn)的需求促使iSuppli公司把2011年PND顯示屏市場的出貨量預測提高到了6,050萬部。2006年的出貨量為1

12、,080萬部，2006-2011年出貨量的年復合增長率是41.3%。iSuppli以前預測2011年出貨量是5,400萬部。盡管中小尺寸LCD價格下降，但2011年PND顯示屏的營業(yè)額將從2006年的3.24億美元上升到7.76億美元，年復合增長率為19.1%。2007年一年，PND顯示屏銷售額將比2006年的3.24億美元增長近一倍，達到6.35億美元。媒體播放器但PND不是推動中小尺寸顯示屏市場繁榮的唯一消費電子產(chǎn)品。MP3/PMP目前是使此類顯示屏出貨量增長最快的領域之一。 iSuppli公司預測，2011年底MP3/PMP單位出貨量將達到2.05億，而2007年預計為1.63億。這相當

13、于2011年顯示屏銷售額將達到16億美元，略低于2007年的17億美元，這主要是因為中小型LCD價格隨著產(chǎn)能擴張和制造工藝改進而不斷下降。推動顯示屏單位出貨量增長的因素包括：消費電子公司蘋果和它的iPod產(chǎn)品線，以及距蘋果最近的競爭對手緊追不舍，從而推動MP3/PMP市場整體增長。MP3音樂播放器變身進入了PMP領域。有源矩陣LCD供應商正在緊盯這個市場，以防止AMOLED供應商染指。因為PMP是消費電子產(chǎn)業(yè)中增長最快的領域之一，而且隨著更多的產(chǎn)品涌現(xiàn)，將需要更多的LCD來滿足需求。數(shù)碼相框和便攜DVD播放器等其它應用每年需要的顯示屏越來越多。這些應用需要較大的顯示屏(約7.0英寸)，因此它們

14、的需求增長可能對產(chǎn)能分配和供需平衡造成較大的影響4電子科技大學成都學院本科畢業(yè)設計論文第2章 現(xiàn)代LCD技術2.1 現(xiàn)代LCD技術簡介液晶（Liquid Crystal Display）簡稱LCD是這樣一種有機化合物，在常溫條件下，呈現(xiàn)出既有液體的流動性，又有晶體的光學各向異性，因而稱為“液晶”。在電場、磁場、溫度、應力等外部條件的影響下，其分子容易發(fā)生再排列，使液晶的各種光學性質隨之發(fā)生變化，液晶這種各向異性及其分子排列易受外加電場、磁場的控制。正是利用這一液晶的物理基礎即液晶的“電光效應”，實現(xiàn)光被電信號調制，從而制成液晶顯示器件。在不同電流、電場作用下，液晶分子會做規(guī)則旋轉90度排列，產(chǎn)

15、生透光度的差別，如此在電源開關下產(chǎn)生明暗的區(qū)別，依此原理控制每個像素，便可構成所需圖像。在七十年代初液晶開始作為一種顯示媒體使用以來，液晶的應用范圍被逐漸拓寬，到目前已涉及游戲機，手機/電話機，電視，筆記本電腦/掌上電腦，DC/DV以及液晶顯示器等領域。在1984年，歐美提出了STN-LCD，而同時TFT-LCD技術也被提出，但仍不成熟，在80年代末，日本掌握了STN-LCD的生產(chǎn)技術，在93年，日本又掌握了TFT-LCD生產(chǎn)技術，液晶顯示器開始向廉價低成本的方向發(fā)展，隨后DSTN-LCD誕生；另一方面向高端的薄膜式晶體管TFT-LCD發(fā)展，97年，日本建成了一大批大基板尺寸的第三代TFT-L

16、CD生產(chǎn)線。在此期間，韓國和我國臺灣開始介入液晶顯示器生產(chǎn)領域，我國內地企業(yè)也引進生產(chǎn)線，生產(chǎn)TN-LCD，東亞地區(qū)逐漸發(fā)展成為世界液晶顯示器的主要生產(chǎn)地，第三代半及第四代TFT-LCD生產(chǎn)線開始建立，日本，韓國和中國（含臺灣?。┰谝壕э@示器生產(chǎn)及技術上開始走在世界最前列。 大家知道，液晶是一種具有規(guī)則性分子排列的有機化合物，它即不是固體也不是液體，它是介于固態(tài)和液態(tài)之間的物質，把它加熱時它會呈現(xiàn)透明的液體狀態(tài)，把它冷卻時它則會出現(xiàn)結晶顆粒的混濁固體狀態(tài)。液晶按照分子結構排列的不同分為三種：粘土狀的Smectic液晶，細柱形的Nematic液晶和軟膠膽固醇狀的Cholestic液晶。這三種液晶

17、的物理特性各不相同，而第二類的細柱形的Nematic液晶最適于用來制造液晶顯示器。大家從上面就可看出TN、STN、DSTN三種液晶都屬于無源矩陣LCD，它們的原理基本相同，不同之處只是各個液晶分子的扭曲角度略有差異而已，其中4第2章 現(xiàn)代化LCD技術以其有很大的應用局限性，但這些早期的反射型單色或彩色沒有背光設計的LCD可以做得更薄、更輕和更省電，如果能在技術上對其進行革新這些東東對于掌上型電腦和游戲機來說還是非常有用的。而STN超扭曲向列型無源矩陣LCD則是我們今天小型液晶顯示器上應用的主流，它具有屏幕反應速度快，對比度好，亮度高，可視角度大等優(yōu)點。最早的液晶顯示器TN它由玻璃板，偏光器，I

18、TO膜，配向膜組成兩個夾層等組成，它是所有液晶顯示器技術原理的鼻祖。而TFT液晶顯示器同TN系列液晶顯示器一樣由玻璃基板、ITO膜、配向膜、偏光板等部分組成，它也同樣采用兩夾層間填充液晶分子的設計，只不過把TN上部夾層的電極改為FET晶體管，而下層改為共同電極。2.2 STN-LCD技術的顯示原理傳統(tǒng)的TNI CD(扭曲向列液晶顯示器件)具有電光響應速度緩慢，閾值特性很不明顯的弱點，這給多路驅動造成了困難，使其在大信息量的視頻顯示上受到了限制。通過將TNLCD液晶分子的扭曲角度由90。加大到180。至360。之問就可以制成STNI CD(超扭曲向列液晶顯示器件)。STN I CD 大大提高了顯

19、示特性，目前幾乎所有的點陣圖形和大部分點陣字符LCD均已采用了STN 模式，STNI CD技術在液晶產(chǎn)業(yè)中已處于逐漸成熟和完善的階段。將涂有透明導電層的玻璃上光刻形成特定的透明電極，在兩片這種玻璃授板問夾上一層STNI CD 材料，四周密封，形成一個厚度僅為微米量級的扁平液晶盒。由于玻璃內表面涂有定向層膜并進行了定向處理，盒內液晶分子沿玻璃表面平行排列，如果兩片玻璃內表面定向層處理的方向呈一定的夾角，則液晶分子在這兩片玻璃之間以角度扭曲由于STN-LCD 液晶分子在盒中的扭曲螺旋距比可見光波長大得多，所以當垂直于玻璃表面一側的直線偏振光入射后，其偏光方向在通過整個赦晶層后會被扭曲角度另一側射出

20、，因此此液晶盒具有在成角度偏振片間透光的作用和功能。如果在液晶盒上施加一個電壓并達到一定值后，液晶分子長軸將開始沿電場方向傾斜，當電壓達到2倍閾值電壓后，除電極表面的分子外，所有的赦晶盒內兩電極之間的液晶分子都變成沿電場方向的再排列，這時角度旋光功能消失，在成角度的偏光片之間失去了旋光作用使器件不能再透光。因此，將STN LCD放在成角度的偏振片之間就可以用給液晶盒通電的辦法使光改變其透過和遮住狀態(tài)從而實現(xiàn)顯示的功能。5電子科技大學成都學院本科畢業(yè)設計論文液晶屏幕的驅動方式 ：單純矩陣驅動方式是由垂直與水平方向的電極所構成，選擇要驅動的部份由水平方 向電壓來控制，垂直方向的電極則負責驅動液晶分

21、子。 在TN與STN型的液晶顯示器中，所使用單純驅動電極的方式，都是采用X、Y軸的交叉方式來驅動，如下圖所示，因此如果顯示部份越做越大的話，那么中心部份的電極反應時間可能就會比較久。而為了讓屏幕顯示一致，整體速度上就會變慢。講的簡單一點，就好象是CRT顯示器的屏幕更新頻率不夠快，那是使用者就會感到屏幕閃爍、跳動；或著是當需要快速3D動畫顯示時，但顯示器的顯示速度卻無法跟上，顯示出來的要果可能就會有延遲的現(xiàn)象。2.3動態(tài)STN-LCD驅動方法STNLCD 的顯示效果是由于在顯示像素上施加了電場的緣故，而這個電場是由顯示像素前后兩個電極上的電壓信號差所產(chǎn)生的。在顯示像素上建立直流電場并不困難，但直

22、流電場將導致液晶材料的化學反應和電極老化。從而迅速降低液晶材料的壽命，因此必須建立交流電場，并要求這個電場中的直流分量盡可能小，通常要求小于50 mV。因此STNLCD必須采用交流驅動。STNLCD顯示驅動方法有很多種，常用的有靜態(tài)驅動法和動態(tài)驅動法。當STNLCD顯示像素眾多時，若使用靜態(tài)驅動法將會產(chǎn)生眾多的引腳以及龐大的驅動電路，實現(xiàn)起來有困難，因此常用動態(tài)驅動法。動態(tài)驅動法中STN LCD 電極的制作和排布為矩陣型結構，即把水平一組顯示像素的電極連接在一起引出 稱之為行電極，用COM 符號表示，把縱向一組顯示像素的電極連在一起引出，稱之為列電極，用符號SEG 表示。每個STN-LCD顯示

23、像素都由其所有行和列的位置唯一確定。上圖為N 行、M 列STN-LCD電極連接示意圖，顯示圖形為字符“R”。點陣型STN-L CD 和字符型STN-LCD 的電極連接略有不同，但它們均可以由上圖來表示。動態(tài)驅動法就是采用逐行、循環(huán)地給行電極施加選擇脈沖，同時所有的列電極給出該行像素對應的選擇或非選擇脈沖從而實現(xiàn)一行所有顯示像素的驅動，循環(huán)一次稱為一幀。這種掃描是逐行順序進行的，循環(huán)周期很短，使得STN-LCD顯示屏上呈現(xiàn)穩(wěn)定的圖象效果。一幀中每一行的選擇時間是相等的，若一幀的掃描行數(shù)是N，則一行所占用的掃描時間為一幀的1N，該值稱為占空比系數(shù)。在特定電壓下，掃描行數(shù)的增加將使占空比下降，從而引

24、起液晶像素上交變電場有效值的下降，降低了顯示6第2章 現(xiàn)代化LCD技術質量，因此隨著顯示像素的增多就需要適度地提高電場電壓的有效值來保證顯示質量。動態(tài)驅動方式下，某一液晶像素呈顯示效果是由施加在行電極上的選擇電壓與施加在列電極上的選擇電壓的臺成來實現(xiàn)的。與該像素不在同一行及同一列上的像素都處于非選擇狀態(tài)下，而與該像素在同一行或同一列的像素均有選擇電壓加入，稱為半選擇點。當半選擇點的電壓接近液晶的闊值電壓時屏上將出現(xiàn)不應該有的半顯示現(xiàn)象，這會使得對比度下降，這種現(xiàn)象叫做“交叉效應”，在動態(tài)驅動法中可采用偏壓技術來解決這一問題。平均電壓法是解決“交叉效應”的有效辦法，其原理是把半選擇點和非選擇點上

25、的電壓平均化。若顯示點電壓為VLCD，則半選擇點和非選擇點電壓為VLCD/，其中為整數(shù)稱為偏壓比。平均電壓法適度提高非選擇點上的電壓來抵消半選擇點上的電壓，從而擴大選擇點和半選擇點的電壓之間的差距，提高顯示對比度，又使非選擇和半選擇點的顯示更均勻一致。對比度是衡量液晶顯示質量的重要標志。只要驅動電壓的有效值足夠大液晶就可以實現(xiàn)顯示，且選通時的透過率與有效值成正比，而對比度是透過率之比，所以只要確定了選通電壓有效值與非選通電壓有效值之比就能預測出顯示對比度的好壞。7第3章 現(xiàn)代FPGA中Verilog技術第3章 現(xiàn)代FPGA技術3.1 FPGA的發(fā)展歷程作為一種可編程邏輯器件，現(xiàn)場可編程門陣列的

26、出現(xiàn)是可編程邏輯器件發(fā)展變化的必然，它的出現(xiàn)推動著可編程邏輯器件的進一步發(fā)展。因此說，了解了可編程邏輯器件的的發(fā)展歷程，也就了解了FPGA的發(fā)展歷程。可編程邏輯器件(FPGA)是20世紀70年代發(fā)展起來的一種新型期間。它的應用不僅簡化了電路設計，降低了成本，提高了系統(tǒng)的可靠性，而且給數(shù)字系統(tǒng)的設計方式帶來了革命性的變化?？删幊踢壿嬈骷陌l(fā)展是以微電子創(chuàng)作技術的不斷進步為基礎的，其結構和工藝的變化經(jīng)歷了一個不斷發(fā)展變革的過程。20世紀70年代，早期的可編程邏輯器件只有可編程只讀存儲器，紫外線可擦除制度儲存器和電可擦除只讀儲存器3種。隨后，出現(xiàn)了一類結構稍微復雜的可編程芯片，即可編程邏輯陣列(PL

27、A)。PLA在結構上由一個可編程的與陣列和可編程的或陣列構成，陣列規(guī)模小，編程過程復雜繁瑣。PLA既有現(xiàn)場可編程的，也有掩膜可編程的。在這之后出現(xiàn)了可編程陣列邏輯(PAL)器件，它由一個可編程的“與”平面和一個固定的“或”平面構成，是現(xiàn)場可編程的。它的實現(xiàn)工藝由反熔絲技術、EPROM技術和EEPROM技術3種。在PLA的基礎上，又發(fā)展除了一種通用陣列邏輯(GAL)，如GAL16V8、GAL22V10等。它采用了輸出邏輯宏單元結構和EEPROM工藝，實現(xiàn)了電可擦除、電可改寫，由于其輸出結構是可編程的邏輯宏單元，因而其設計具有很強的靈活性，至今仍有許多應用。這些早期的PLD器件的一個共同特點是可以

28、實現(xiàn)速度特性較好的邏輯功能，但由于其結構過于簡單，因此，只能用于實現(xiàn)較小規(guī)模的電路設計為了彌補這一缺陷，20世紀80年代中期，著名的可編輯邏輯器件廠商Altera和Xilinx分別推出了擴展型的復雜可編程邏輯器件(CPLD)和類似于標準門陣列的現(xiàn)場可編程門陣列(FPGA)。CPLD和FPGA的功能基本相同，只是芯片的內部原理和結構有些差別。這兩種器件兼容了PAL和GAL器件的優(yōu)點，具有體系結構靈活、邏輯資源豐富、集成度高以及適用范圍廣等特點，可用于實現(xiàn)較大規(guī)模的電路設計，編程也很靈活，所以，被廣泛應用于產(chǎn)品的原型設計和小批量生產(chǎn)之中。幾乎所有使用PAL、GAL和中小規(guī)模通用數(shù)字集成電路的場合均

29、可應用CPLD和FPGA器件。9第3章 現(xiàn)代FPGA技術如今，F(xiàn)PGA器件已成為當前主流的可編輯邏輯器件之一。經(jīng)過近20年的發(fā)展，可編輯邏輯器件已經(jīng)取得了長足的進步，資源更加豐富，使用越來越方便。將來的可編程邏輯器件，密度會更高、速度會更快、功耗會更低，同時還會增加更多新的功能，向著集成了可編程邏輯、CPU、儲存期等組件的可編程單片系統(tǒng)(SOPC)方向發(fā)展。3.2 FPGA的基本原理基于乘積項的PLD內部結構：宏單元（Marocell）、可編程連線（PIA）和I/O控制塊。宏單元是PLD的基本結構，由它來實現(xiàn)基本的邏輯功能，可編程連線負責信號傳遞，連接所有的宏單元，I/O控制塊負責輸入輸出的電

30、氣特性控制，圖中左上的INPUT/GCLK,INPUT/GCLKRn,INPUT/OE1,INPUT/OE2是全局時鐘，清零和輸出使能信號，這幾個信號有專用連線與PLD中每個宏單元相連，信號到每個宏單元的延時時間相同并且延時最短。圖3-1 宏單元結構圖圖左側是乘積項陣列，實際就是一個與或陣列，每一個交叉點都是一個可編程熔絲，如果導通就是實現(xiàn)“與”邏輯。后面的乘積項選擇矩陣式一個“或”陣列。兩者一起完成組合邏輯。乘積項結構PLD的邏輯實現(xiàn)原理：假設組合邏輯的輸出為f，則f=(A+B)*C*(!D)=A*C*!D+B*C*!D（我們以!D表示D的“非”）PLD將以下面的方式來實現(xiàn)組合邏輯f:9圖3

31、-2 組合邏輯電路圖圖3-3 乘積項實現(xiàn)方式A,B,C,D由PLD芯片的管腳輸入后進入可編程連線陣列（PIA），在內部會產(chǎn)生A,A反，B,B反，C,C反，D,D反8個輸出，圖中每個叉表示相連（可編程熔絲導通）。3.3 FPGA的設計方法FPGA的常用設計方法包括“自頂向下”和“自下而上”。目前大規(guī)模FPGA設計一般選擇“自頂向下”的設計方法。所謂“自頂向下”設計方法，簡單地說，就是采用可完全獨立于芯片廠商及其產(chǎn)品結構的描述語言，在功能級對設計產(chǎn)品進行定義，并結合功能仿真技術，以確保設計的正確性，在功能定義完成后，利用邏輯綜合技術，把功能描述轉換成某一具體結構芯片的網(wǎng)表文件，輸出給廠商的布局布線

32、器進行布局布線。布局布線結果還可反標回同一仿真器，進行包括功能和時序的后驗證，以保證布局布線所帶來的門延時和線延時不會影響設計的性能。“自頂向下”設計方法的優(yōu)越性是顯而易見的。首先，由于功能描述可以完全獨立于芯片結構，在設計的最初階段，設計師可不受芯片結構的約束，集中精力進行產(chǎn)品設計，進而避免了傳統(tǒng)設計方法所帶來的重新再設計風險，大大縮短第3章 現(xiàn)代FPGA技術了設計周期。其次，設計的再利用得到保證。目前的電子產(chǎn)品正向模塊化方向發(fā)展。所謂模塊化就是對以往設計成果進行修改、組合和再利用，產(chǎn)生全新的或派生設計。而“自頂向下”設計方法的功能描述可與芯片結構無關。因此，可以以一種IP(Intellig

33、ence Property 知識產(chǎn)權)的方式進行存檔，以便將來重新利用。第三，設計規(guī)模大大提高。簡單的語言描述即可完成復雜的功能，而不需要手工繪圖。第四，芯片選擇更加靈活。設計師可在較短的時間內采用各種結構芯片來完成同一功能描述，從而在設計規(guī)模、速度、芯片價格及系統(tǒng)性能要求等方面進行平衡，選擇最佳結果。目前最為常用的功能描述方法是采用均已成為國際標準的兩種硬件描述語言VHDL和Verilog HDL。3.4 Verilog HDL硬件描述語言Verilog語言是1983年由GDA（Gateway Design Automation）公司的Phil Moorby首創(chuàng)的，之后Moorby又設計了V

34、erilog-XL仿真器，Verilog-XL仿真器大獲成功，也使得Verilog語言得到推廣使用。1989年，Cadence公司收購了GDA，1990年，Cadence公開發(fā)布了Verilog HDL，并成立了額OVI（Open Verilog International）組織專門負責Verilog HDL的發(fā)展。由于Verilog語言具有簡潔、高效、易用、功能強大等優(yōu)點，因此逐漸為眾多設計者接受和喜愛。Verilog 于1995年成為IEEE標準，稱為IEEE 1364-1995（Verilog-1995），后來IEEE 1364-2001（Verilog-2001）也獲得了通過，目前多數(shù)

35、的Verilog綜合器、仿真器等都已經(jīng)支持Verilog-2001標準，如Quartus 、Synplify Pro等。Verilog-2001對Verilog語言做了很多擴充和增強，在可配置的IP模型、系統(tǒng)任務和系統(tǒng)函數(shù)、深亞微米結構和設計管理方面增加了更多的支持。另外，增加和修改了一些語法結構使其更加好用。Verilog是在C語言的基礎上發(fā)展而來的。從語法結構上看，Verilog繼承和借鑒了C語言的很多語法結構，兩者有許多相似之處。Verilog語言具有下述一些特點：1既能進行可綜合的電路設計，也可用于電路的仿真。2.能夠在多個層次上對所設計的系統(tǒng)加以描述，從開關級、門級、寄存器傳輸級（R

36、TL）到行為級等，都可以勝任；設計的規(guī)模是任意的，語言不對設計規(guī)模施加任何限制。113.靈活多樣的電路描述風格，可進行行為描述，也可進行結構描述；支持混合建模，在一個設計中各個模塊可以在不同的設計層次上建模和描述。4. Verilog的行為描述語句，如條件語句、賦值語句和循環(huán)語句等，類似于軟件高級語言，標語學習和使用。5.內置各種基本邏輯門，如and、or和nand等，可方便地進行門級結構描述；內置各種開關級元件，如pmos、nmos和cmos等，可進行開關級的建模。6.用戶定義原語（UDP）創(chuàng)建的靈活性。用戶定義的原語既可以是組合邏輯，也可以是時序邏輯；可通過編程語言接口（PLI）機制進一步

37、擴展Verilog語言的描述能力。PLI是允許外部函數(shù)訪問Verilog模塊內信息，允許設計者與模擬器交互的例程集合。第4章 LCD工作原理第4章 LCD工作原理4.1 12864 介紹本設計所用的JM12864A是一種圖形點陣液晶顯示器，它主要由行驅動器、列驅動器及128×64全點陣液晶顯示器組成?？赏瓿蓤D形顯示；也可以顯示8×4個(16×16點陣)漢字。112864點陣型液晶顯示器的顯示原理12864液晶顯示屏共有128×64點陣，即每行顯示128點，每列顯示64點。此種型號的液晶顯示屏以中間間隔平均劃分為左屏和右屏分別顯示，均為64×64

38、點陣，而且各自都有獨立的片選信號控制選擇。先顯示左屏，左屏全部顯示完后才能顯示右屏。顯示屏上的顯示數(shù)據(jù)由顯示數(shù)據(jù)隨機存儲器DDRAM提供。DDRAM每字節(jié)中的每1個bit，對應顯示屏上的1個點。bit值為1，對應點顯示，反之不顯示。DDRAM與顯示屏的對應位置如圖1所示。每半屏顯示數(shù)據(jù)共有512字節(jié)的DDRAM，分為8個數(shù)據(jù)頁來管理，這些頁對應顯示屏從上到下編號為07頁，每頁64字節(jié)，涵蓋半邊顯示屏的64行×64列×8bit點陣數(shù)據(jù)。向顯示屏寫數(shù)據(jù)實際上是向DDRAM中寫數(shù)據(jù)，DDRAM不同頁和不同列中的字節(jié)數(shù)據(jù)唯一對應顯示屏一行的8個顯示點。例如，向DDRAM第0頁的第0

39、列寫入數(shù)據(jù)00010100B，則顯示屏左上角第0列的8個顯示點只有從上往下的第3和5點顯示。不同頁和不同列DDRAM的尋址，通過左半屏和右半屏各自的頁地址計數(shù)器和列地址計數(shù)器實現(xiàn)，因此對顯示屏DDRAM寫顯示數(shù)據(jù)前，需要先設置頁地址和列地址。 圖4-1 12864液晶顯示屏與內部RAM的對應關系13第4章 LCD原理4.2 12864液晶顯示器的內部結構及外部引腳1）12864液晶顯示器的內部結構12864液晶顯示器的內部結構框圖如圖4-2。 圖4-2 12864點陣型液晶顯示器的內部結構框圖IC1控制模塊的左半屏，IC2控制模塊的右半屏。IC3為行驅動器。IC1，IC2為列驅動器。IC1，I

40、C2，IC3含有如下主要功能器件。了解如下器件有利于對LCD模塊的編程。指令寄存器(IR)IR是用來寄存指令碼，與數(shù)據(jù)寄存器寄存數(shù)據(jù)相對應.當D/I=1 時，在E信號下降沿的作用下，指令碼寫入IR。.數(shù)據(jù)寄存器(DR)DR是用來寄存數(shù)據(jù)的，與指令寄存器寄存指令相對應.當D/I=1時，在E信號的下降沿作用下，圖形顯示數(shù)據(jù)寫入DR，或在E信號高電平作用下由DR讀到DB7DB0 數(shù)據(jù)總線.DR 和DDRAM之間的數(shù)據(jù)傳輸是模塊內部自動執(zhí)行的。 狀態(tài)寄存器有效數(shù)據(jù)位3位，用于記錄“忙”信號標志位（BF），復位標志位（RST）以及開/關顯示狀態(tài)位（ON/OFF）。XY地址計數(shù)器XY地址計數(shù)器是一個9位計

41、數(shù)器。高三位是X地址計數(shù)器，低6位為Y地址計數(shù)器，XY地址計數(shù)器實際上是作為DDRAM的地址指針，X地址計數(shù)器為DDRAM的頁指針，Y地址計數(shù)器為DDRAM的Y地址指針。X地址計數(shù)器是沒有記數(shù)功能的，只能用指令設置。Y地址計數(shù)器具有循環(huán)記數(shù)功能，各顯示數(shù)據(jù)寫入后，Y地址自動加1，Y地址指針從0到63。顯示數(shù)據(jù)RAM(DDRAM)DDRAM是存貯圖形顯示數(shù)據(jù)的。DDRAM與地址和顯示位置的關系見圖1。Z地址計數(shù)器Z地址計數(shù)器是一個6位計數(shù)器，此計數(shù)器具備循環(huán)記數(shù)功能，它是用于顯示行掃描同步。當一行掃描完成，此地址計數(shù)器自動加1，指向下一行掃描數(shù)據(jù)，RST復位后Z地址計數(shù)器為0。Z地址計數(shù)器可以用

42、指令DISPLAY START LINE 預置。因此，顯示屏幕的起始行就由此指令控制，即DDRAM的數(shù)據(jù)從哪一行開始顯示在屏幕的第一行。此模塊的DDRAM共64行，屏幕可以循環(huán)滾動顯示64行。12864液晶顯示器的外部引腳 12864液晶顯示模塊共有20個引腳，包括8位雙向數(shù)據(jù)線、6條控制線及電源線等。具體引腳功能見下表所示。15第4章 LCD原理表4-1 LCD引腳管腳號管腳名稱電平管腳功能描述1VSS0V電源地2VDD5.0V電源電壓3V0-液晶顯示器驅動電壓4D/IH/LD/I=“H”,表示DB7DB0為顯示數(shù)據(jù)D/I=“L”,表示DB7DB0為顯示指令數(shù)據(jù)5R/WH/LR/W=“H”,

43、E=“H”,數(shù)據(jù)被讀到DB7DB0R/W=“L”,E=“HL”, DB7DB0的數(shù)據(jù)被寫到IR或DR6EH/L使能信號：R/W=“L”,E信號下降沿鎖存DB7DB0 R/W=“H”,E=“H” DRAM數(shù)據(jù)讀到DB7DB0(使能端，高電平有效)7DB0H/L數(shù)據(jù)線8DB1H/L數(shù)據(jù)線9DB2H/L數(shù)據(jù)線10DB3H/L數(shù)據(jù)線管腳號管腳名稱電平管腳功能描述11DB4H/L數(shù)據(jù)線12DB5H/L數(shù)據(jù)線13DB6H/L數(shù)據(jù)線14DB7H/L數(shù)據(jù)線15CS1H/L左半屏片選信號，低電平有效16CS2H/L右半屏片選信號，低電平有效17RESETH/L復位信號,低電平復位18VEE-10VLCD驅動負電

44、壓19IED+DC+5V背光板電源20IED-DC0V背光板電源4.3 12864液晶顯示器的編程指令PLL的產(chǎn)生是很簡單的原理圖輸入，在原理圖空白處雙擊，然后就會出現(xiàn)原理圖輸入選項，然后選擇MegaWizard Plug_In Manager,點擊之后會出現(xiàn)一個選項，然后再點擊next，會進入下一個選項，打開I/O那個選項，選擇PLL，把時鐘選為50MHZ，因為開發(fā)板提供的時鐘為50MHZ。表4-2顯示開關控制(DISPLAY ON/OFF)代碼R/W D/IDB7DB6DB5DB4DB3DB2DB1DB0形式 0 0 0 0 1 1 1 1 1 1設置屏幕顯示開/關。D/I=1，開顯示。D

45、=0，關顯示。不影響DDRAM中的內容。17第4章 LCD原理前面在介紹Z地址計數(shù)器時已經(jīng)描述了顯示起始行是由Z地址計數(shù)器控制的。A5A0，6位地址自動送入Z地址計數(shù)器，起始行的地址可以是063的任意一行。例如：選擇A5A0是62,則起始行與DDRAM行的對應關系如下：DDRAM 行：62 63 0 1 2 3 ·················28 29屏幕顯示行： 1 2 3 4 5 6···

46、·············· 31 32表4-4設置頁地址（SET PAGE “X ADDRESS”)代碼R/W D/IDB7DB6DB5DB4DB3DB2DB1DB0形式 0 0 1 0 1 1 1 A2 A1 A0所謂頁地址就是DDRAM的行地址，8行為一頁,模塊共64行即8頁,A2A0表示07頁。讀寫數(shù)據(jù)對地址沒有影響,頁地址由本指令或RST信號改變復位后頁地址為0。表4-5設置Y地址(SET Y ADDRESS)代碼R/W D/IDB7DB6DB5

47、DB4DB3DB2DB1DB0形式 0 0 0 1 A5 A4 A3 A2 A1 A0此指令的作用是將A5A0送入Y地址計數(shù)器，作為DDRAM的Y地址指針。在對DDRAM進行讀寫操作后，Y地址指針自動加1,指向下一個DDRAM單元。表4-6讀狀態(tài)(STATUS READ)代碼R/W D/IDB7DB6DB5DB4DB3DB2DB1D0形式 1 0 BUSY 0ON/OFFRET 0 0 0 0 當R/W=1 D/I=0時,在E信號為“H”的作用下，狀態(tài)分別輸出到數(shù)據(jù)總線(DB7DB0)的相應位。ON/OFF：ON/OFF1，表示顯示打開，ON/OFF0，表示顯示關閉。RST: RST=1表示內

48、部正在初始化，此時組件不接受任何指令和數(shù)據(jù)。表4-7寫顯示數(shù)據(jù)(WRITE DISPLAY DATE)代碼R/W D/IDB7DB6DB5DB4DB3DB2DB1DB0形式 0 1 D7 D6 D5 D4 D3 D2 D1 D0 D7D0為顯示數(shù)據(jù)，此指令把D7D0寫入相應的DDRAM單元,Y地址指針自動加1。表4-8讀顯示數(shù)據(jù)(READ DISPLAY DATE)代碼R/WD/IDB7DB6DB5DB4DB3DB2DB1DB0形式1 1 D7 D6 D5D4 D3D2 D1D0此指令把DDRAM的內容D7D0讀到數(shù)據(jù)總線DB7DB0，Y地址指針自動加1。19第5章 軟件設計第5章 軟件設計5

49、.1模塊的整體布局設計根據(jù)實際應用的具體環(huán)境情況可以選擇對應LCD，根據(jù)LCD的技術參數(shù)確定其顯示時序，進而進行整個LCD顯示控制系統(tǒng)的設計。本設計當中一共分為五個模塊。分別是控制模塊control；初始化模塊init；顯示模塊draw spi模塊；頂層模塊。通過仿真軟件quartus 2 得到整體模塊電路仿真圖。由控制模塊通過對初始初始化模塊以及顯示模塊的控制。而初始化模塊以及顯示模塊開始工作的時候，分別通過調用spi模塊實現(xiàn)對LCD顯示屏進行通信，將數(shù)據(jù)庫的 ROM字符庫中的數(shù)據(jù)調出。最后再通過控制模塊中的線性賦值變量輸出對應的數(shù)據(jù)。圖5-1 設計原理圖5.2單個模塊功能介紹control

50、控制模塊：控制模塊當掃描到上升沿型號以及使能端電平有效打開的時候開始工作。通過對init_d以及draw_d的兩個信號的判斷。當?shù)碗娖接行У臅r候分別通過將對應的init_s以及draw_s復制為高電平從而先進行LCD的初始化配置以及圖像顯示。同時對完成LCD的初始化配置以及圖像顯示之后對應的init_out以及draw_out兩個輸出信號進行接收通過control_out輸出數(shù)據(jù)。Init初始化模塊：當初始化模塊掃描到了上升沿已經(jīng)使能信號rst為低電平的時候，當控制模塊將init_s變?yōu)楦唠娖降臅r候開始工作。通過調用spi模塊將一系列初始化的信號傳輸給LCD顯示屏，調用其中對應的ROM字庫。d

51、raw顯示模塊：當初始化模塊掃描到了上升沿已經(jīng)使能信號rst為低電平的時候，當控制模塊將draw_s變?yōu)楦唠娖降臅r候開始工作。通過調用spi模塊將一系列初始化的信號傳輸給LCD顯示屏，調用其中對應的ROM字庫。spi通信模塊：在spi模塊中首先盡心的是20分頻點操作，使用四位二進制寄存器cnt進行計數(shù)，將FPGA開發(fā)板上自帶的50MHZ的時鐘頻率變?yōu)?.5MHZ。新生成的時鐘信號為scl寄存器變量。當scl下降時，將spi，模塊當中接收到的數(shù)據(jù)傳到si寄存器中。當下一個上升沿到來的時候傳輸下一位數(shù)據(jù)。最后當八位數(shù)據(jù)全部傳輸完畢之后。在spi模塊當中，通過線性復制將傳輸?shù)慕Y果暫時保持在四位的sp

52、i_out當中。其中的四位數(shù)據(jù)分組為，spi_in的第十位和第九位，以及scl和si寄存器的值。頂層模塊：將所有模塊調用形成整體的電路。21第5章 軟件設計5.3 程序仿真及運行結果圖5-2.電路反正結果圖5-3.電路反正結果圖5.3.時序仿真波形通過quartus 2的波形仿真，得到的頂層模塊的時序圖。總電路中時序圖中主要有三個型號。分別是clk時鐘信號，rst使能型號，spi_out輸出型號。每個時鐘的周期為20ns。圖5-4 LCD顯示結果23參考文獻參考文獻1春玲顯示器的現(xiàn)在、過去與未來北京電子，2006 9（5）262 楊恒，李愛國等FPGA實用技術指南，清華大學出版社，北京，200

53、4.8 45-463朱昌昌 我國平板顯示技術的現(xiàn)狀和幾點思考2004平板顯示學術會議北京，2004(5)；34-364李維緹，郭強 液晶顯示應用技術北京：電子工業(yè)出版社。2000.3 11-135胡建波Lcml2846zk圖形液晶顯示模塊并行實用技術信息技術與信息化，2006(1)67696陳信利用可編程接口技術和803單片機實現(xiàn) Lcm顯示的研究大眾科技，2005(8)50517潘松，黃繼業(yè)EDA技術實用教程M北京：科學出版社，2005，2 39408王騫，丁鐵夫基于FPGA的液晶顯示驅動IP核的實現(xiàn)液晶與顯示，2005(8)232625譯 文附 錄附錄一：控制模塊代碼module cont

54、rol(clk,rst,init_d,init_s,draw_s,draw_d,init_out,draw_out,control_out);input clk,rst;input init_d,draw_d;input3:0 init_out,draw_out;output init_s,draw_s;output3:0 control_out;reg1:0 i;reg init_s,draw_s;reg3:0 control_out;always (posedge clk)beginif(!rst)begininit_s<=0;/初始化使能信號draw_s<=0;/圖像顯示使能

55、信號i<=0;endelsecase(i)2'd0:if(init_d) begin init_s<=0;i<=i+1'b1;end /先進行LCD的初始化配置 else begin init_s<=1;control_out<=init_out;end2'd1:if(draw_d) begin draw_s<=0;i<=i+1'b1;end /圖像顯示 else begin draw_s<=1;control_out<=draw_out;end302'd2:i<=2'd2;endcas

56、e附錄二：初始化模塊代碼module init(clk,rst,init_s,init_d,init_out);input clk,rst;input init_s;output init_d ;output3:0 init_out;wire init_done;reg init_start;reg9:0 init_data;spi u1(.clk(clk),/串行模塊調用 .rst(rst), .spi_in(init_data), .spi_s(init_start), .spi_d(init_done), .spi_out(init_out) );reg3:0 i;reg init_d;always (posedge clk)beginif(!rst)begin i<=4'd0; init_d<=0; init_start<=0;endelse if(init_s)begin case(i)4'd0: if(init_done) begin init_start<=0;i<=i+1'b1;end else begin init_start<=1;init_data<=2&