上海高技能人才培養(yǎng)基地

1、上海高技能人才培養(yǎng)基地集成電路版圖設(shè)計（進階）培訓招生簡章一、培訓對象1、從事集成電路版圖設(shè)計（Layout）工作的人員；2、從事模擬集成電路設(shè)計工作的人員；3、有意未來從事集成電路版圖設(shè)計工作的人員。二、培訓目標1、 通過培訓使已有基礎(chǔ)的Layout學員提升現(xiàn)有技能；2、 接觸更多的先進工藝及復雜電路，能有的放矢的咨詢老師更多在實際工作中有疑問的難點；3、 通過培訓使模擬集成電路設(shè)計人員能更深刻理解工藝實現(xiàn)層面的知識，從而設(shè)計出性能更優(yōu)的產(chǎn)品；能夠更理解版圖設(shè)計人員的思路，使溝通更為順暢有效；4、 通過培訓為企業(yè)培養(yǎng)更多的具備實戰(zhàn)能力的版圖設(shè)計高級工程師。三、 培訓特色Ø 注重實訓

2、，通過數(shù)個項目的實踐達到以下技能的提升1、 針對匹配性要求高的電路，版圖設(shè)計注意事項；2、 針對先進工藝下集成電路不同模塊之間的干擾，如襯底耦合、串擾，電源地反跳時，版圖設(shè)計注意事項；3、 針對高速混合信號，版圖的布局布線策略、電源和地線、全差分與匹配設(shè)計、保護環(huán)、屏蔽、互連等處理；4、 基于深亞微米版圖冗余設(shè)計方法。四、證書參加本培訓班并通過鑒定者，將由上海市勞動和社會保障局頒發(fā)專項職業(yè)能力資格證書。五、培訓費用1、 培訓費用：免費。六、培訓計劃1、 培訓總課時：180課時。理論培訓：16課時/2天，采用線上和線下相結(jié)合的教學模式；基礎(chǔ)實訓：24課時/3天；采用教師講解結(jié)合項目實踐、現(xiàn)場指導

3、和在線練習的學習方式。高階實訓：24課時/3天；采用教師講解結(jié)合項目實踐、現(xiàn)場指導和在線練習的學習方式。其余課時采用在線學習與練習。2、 培訓時間：每周六，共8天（除國家法定假日）理論知識：2天，連續(xù)2周；基礎(chǔ)實訓：3天，連續(xù)3周；高階實訓：3天，連續(xù)3周。4、 培訓地點：上海硅知識產(chǎn)權(quán)交易中心（宜山路333號匯鑫國際大廈1號樓1706室）5、 開班形式：小班授課（40人以下），保證每人1臺PC；同時開通云端服務(wù)器登錄賬號，可隨時登錄進行項目實訓，授課老師提供技術(shù)支持與答疑。6、 開班時間：3月/9月。7、 鑒定考核： 2017年12月23日。七、培訓師資本項目培訓師資人員均是具有十多年專精于

4、集成電路版圖實踐的資深專家，包括來自國際著名IC設(shè)計公司如ST、TI等工作經(jīng)歷的資深工程師及高校擁有豐富項目研究經(jīng)驗的教授。其對工藝和器件、版圖設(shè)計的幾何規(guī)則、可靠性規(guī)則、性能規(guī)則、物理驗證等領(lǐng)域有著豐富的理論和實踐經(jīng)驗。姓名單位職稱/職務(wù)授課內(nèi)容Vincent KangLayout咨詢師資深工程師培訓總體實施/理論培訓Vincent KangLayout咨詢師資深工程師基礎(chǔ)操作培訓Amy XiangLayout咨詢師資深工程師高階操作培訓l Vincent Kang在半導體行業(yè)擁有近12年的工作經(jīng)驗，在模擬版圖設(shè)計（Virtuoso Custom IC Layout），物理驗證（DRC/LV

5、S），寄生參數(shù)抽?。≒C Extraction）和可制造性設(shè)計（DFM）等各個技術(shù)領(lǐng)域都有很深入的研究，負責國內(nèi)重要客戶的重點項目版圖后端的支持，涉及到跨越各個摩爾時代的主要工藝節(jié)點，包括0.18um、90nm、65nm、40nm、28nm、16nm、10nm等，并累積了很多設(shè)計成功項目的實踐經(jīng)驗。l Amy Xiang在集成電路版圖設(shè)計領(lǐng)域近20年的工作經(jīng)驗，行業(yè)頂尖歐美跨國公司擔任版圖設(shè)計經(jīng)理及項目主管，參與公司版圖設(shè)計人員的招聘和新人培訓工作，從業(yè)期間成功流片一百多顆，涉及消費類的LED Driver, LDO, LCD bias and driver, audio amplifier,

6、 audio processor, 汽車級的voltage regulator, High-side/low-side driver, buck/boost converter, LED drivers for lighting and indicates 等產(chǎn)品方向。該講師深入掌握半導體工藝和器件的專業(yè)知識，熟練使用復雜的各種設(shè)計開發(fā)專業(yè)軟件，熟悉從封裝到布局規(guī)劃, 底層模塊布線和頂層連通及驗證最后流片的整個流程，并在模擬及數(shù)?；旌习鎴D設(shè)計方面有豐富的經(jīng)驗和獨到的見解，希望帶領(lǐng)大家開啟一扇版圖設(shè)計的學習之門。八、課程大綱(一) 版圖設(shè)計EDA工具介紹(二) 集成電路設(shè)計與制造流程1、 CMO

7、S集成電路設(shè)計流程2、 CMOS集成電路工藝流程(三) CMOS工藝中的器件和單元1、 有源和無源器件（1） MOS管（2） 二極管（3） 三極管（4） 電阻（5） 電容（6） 電感2、 互連（1） 接觸（2） 通孔(四) CMOS標準單元版圖設(shè)計方法1、 CMOS邏輯電路（1） 分類（2） CMOS互補邏輯電路的結(jié)構(gòu)（3） CMOS互補邏輯電路的分析與設(shè)計2、 CMOS標準單元簡介3、 歐拉通路（Euler Path）（1） 圖的基本概念（2） 歐拉定理（3） 尋找歐拉通路的算法4、 棒狀圖（Stick Diagram）(五) 版圖基本功1、 Wafer2、 Design Flow3、 芯片

8、制造的基本工序4、 光刻5、 CMOS的制作流程6、 認識幾種基本器件7、 一些好用的OA小工具8、 模擬電路和數(shù)字電路9、 快速Debug LVS10、 深亞微米的版圖設(shè)計11、 RF/PLL的版圖設(shè)計(六) 高階版圖藝術(shù)1、 匹配 Matching2、 保護環(huán) Guard Rings3、 閂鎖效應(yīng) Latch-up4、 隔離 Shielding5、 可靠性規(guī)則 Rule for Reliability6、 金屬密度規(guī)則 Density7、 天線規(guī)則 Antenna8、 電遷移 Electromigration9、 靜電保護 ESD10、 大功率管的布局布線 Power MOS11、 封裝 Packaging12、 布局規(guī)則 Floorplan13、 高階要求 Advanced Tips14、 Example: reading schematic9、 報名方式將報名回執(zhí)Email發(fā)送至聯(lián)系人。招生人數(shù)40人，按照報名先后順序安排。集