計算機組成原理題庫

1、一、選擇題（每小題2分，共30分）1 從器件角度看，計算機經歷了五代變化。但從系統(tǒng)結構看，至今絕大多數(shù)計算機仍屬于（ B ）計算機。A 并行 B 馮·諾依曼 C 智能 D 串行2 某機字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負整數(shù)為（ A ）。P16A -(2-1) B -(2-1) C -(2+1) D -(2+1)3 以下有關運算器的描述，（C ）是正確的。A 只做加法運算 B 只做算術運算 C 算術運算與邏輯運算 D 只做邏輯運算4 EEPROM是指（D ）。P83A 讀寫存儲器 B 只讀存儲器 C 閃速存儲器 D 電擦除可編程只讀存儲器5 常用的虛擬存儲系統(tǒng)由

2、（B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。A cache-主存 B 主存-輔存 C cache-輔存 D 通用寄存器-cache6 RISC訪內指令中，操作數(shù)的物理位置一般安排在（D ）。A 棧頂和次棧頂 B 兩個主存單元C 一個主存單元和一個通用寄存器 D 兩個通用寄存器7 當前的CPU由（ B ）組成。A 控制器 B 控制器、運算器、cacheC 運算器、主存 D 控制器、ALU、主存8 流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU相比，一個m段流水CPU的吞吐能力是（A ）。A 具備同等水平 B 不具備同等水平C 小于前者 D 大于前者9 在集中

3、式總線仲裁中，（A ）方式響應時間最快。A 獨立請求 B 計數(shù)器定時查詢 C 菊花鏈10 CPU中跟蹤指令后繼地址的寄存器是（ C ）。A 地址寄存器 B 指令計數(shù)器C 程序計數(shù)器 D 指令寄存器11 從信息流的傳輸速度來看，（A ）系統(tǒng)工作效率最低。A 單總線 B 雙總線C 三總線 D 多總線12 單級中斷系統(tǒng)中，CPU一旦響應中斷，立即關閉（ C ）標志，以防止本次中斷服務結束前同級的其他中斷源產生另一次中斷進行干擾。A 中斷允許 B 中斷請求C 中斷屏蔽 D DMA請求13 安騰處理機的典型指令格式為（ C ）位。A 32位 B 64位 C 41位 D 48位14 下面操作中應該由特權指

4、令完成的是（ B ）。A 設置定時器的初值 B 從用戶模式切換到管理員模式C 開定時器中斷 D 關中斷15 下列各項中，不屬于安騰體系結構基本特征的是（ D ）。A 超長指令字 B 顯式并行指令計算C 推斷執(zhí)行 D 超線程1 馮·諾依曼機工作的基本方式的特點是（ B ）。 31303130A 多指令流單數(shù)據(jù)流 B 按地址訪問并順序執(zhí)行指令C 堆棧操作 D 存貯器按內容選擇地址2 在機器數(shù)（ B ）中，零的表示形式是唯一的。A 原碼 B 補碼 C 移碼 D 反碼3 在定點二進制運算器中，減法運算一般通過（ D ）來實現(xiàn)。A 原碼運算的二進制減法器 B 補碼運算的二進制減法器C 原碼運算

5、的十進制加法器 D 補碼運算的二進制加法器4 某計算機字長32位，其存儲容量為256MB，若按單字編址，它的尋址范圍是（D ）。A 064MB B 032MB C 032M D 064M5 主存貯器和CPU之間增加cache的目的是（A ）。A 解決CPU和主存之間的速度匹配問題B 擴大主存貯器容量C 擴大CPU中通用寄存器的數(shù)量D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量6 單地址指令中為了完成兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（ C ）。A 堆棧尋址方式 B 立即尋址方式C 隱含尋址方式 D 間接尋址方式7 同步控制是（C ）。A 只適用于CPU控制的方

6、式 B 只適用于外圍設備控制的方式C 由統(tǒng)一時序信號控制的方式 D 所有指令執(zhí)行時間都相同的方式8 描述PCI總線中基本概念不正確的句子是（CD ）。A PCI總線是一個與處理器無關的高速外圍設備B PCI總線的基本傳輸機制是猝發(fā)式傳送C PCI設備一定是主設備D 系統(tǒng)中只允許有一條PCI總線9 CRT的分辨率為1024×1024像素，像素的顏色數(shù)為256，則刷新存儲器的容量為（ B ）。A 512KB B 1MB C 256KB D 2MB10 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（ B ）。A 通用寄存器 B 堆棧 C 存儲器 D 外存11 特權指令是由（ C ）

7、執(zhí)行的機器指令。A 中斷程序 B 用戶程序 C 操作系統(tǒng)核心程序 D I/O程序12 虛擬存儲技術主要解決存儲器的（ B ）問題。A 速度 B 擴大存儲容量 C 成本 D 前三者兼顧13 引入多道程序的目的在于（ A ）。A 充分利用CPU，減少等待CPU時間B 提高實時響應速度C 有利于代碼共享，減少主輔存信息交換量D 充分利用存儲器14 64位雙核安騰處理機采用了（ B ）技術。A 流水 B 時間并行 C 資源重復 D 流水+資源重復15 在安騰處理機中，控制推測技術主要用于解決（ B ）問題。A 中斷服務B 與取數(shù)指令有關的控制相關C 與轉移指令有關的控制相關D 與存數(shù)指令有關的控制相關

8、1 下列數(shù)中最小的數(shù)是（C ）。A （101001）2 B （52）8 C （101001）BCD D （233）162 某DRAM芯片，其存儲容量為512×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（D ）。A 8，512 B 512，8 C 18，8 D 19，83 在下面描述的匯編語言基本概念中，不正確的表述是（ D ）。A 對程序員的訓練要求來說，需要硬件知識B 匯編語言對機器的依賴性高C 用匯編語言編寫程序的難度比高級語言小D 匯編語言編寫的程序執(zhí)行速度比高級語言慢4 交叉存儲器實質上是一種多模塊存儲器，它用（ A ）方式執(zhí)行多個獨立的讀寫操作。A 流水 B 資源重復 C 順序

9、D 資源共享5 寄存器間接尋址方式中，操作數(shù)在（ B ）。A 通用寄存器 B 主存單元 C 程序計數(shù)器 D 堆棧6 機器指令與微指令之間的關系是（A ）。A 用若干條微指令實現(xiàn)一條機器指令B 用若干條機器指令實現(xiàn)一條微指令C 用一條微指令實現(xiàn)一條機器指令D 用一條機器指令實現(xiàn)一條微指令7 描述多媒體CPU基本概念中，不正確的是（CD ）。A 多媒體CPU是帶有MMX技術的處理器B MMX是一種多媒體擴展結構C MMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令D 多媒體CPU是以超標量結構為基礎的CISC機器8 在集中式總線仲裁中，（ A ）方式對電路故障最敏感。A 菊花鏈 B 獨立請求 C 計

10、數(shù)器定時查詢9 流水線中造成控制相關的原因是執(zhí)行（A ）指令而引起。A 條件轉移 B 訪內 C 算邏 D 無條件轉移10 PCI總線是一個高帶寬且與處理器無關的標準總線。下面描述中不正確的是（ B ）。A 采用同步定時協(xié)議 B 采用分布式仲裁策略C 具有自動配置能力 D 適合于低成本的小系統(tǒng)11 下面陳述中，不屬于外圍設備三個基本組成部分的是（ D ）。A 存儲介質 B 驅動裝置 C 控制電路 D 計數(shù)器12 中斷處理過程中，（B ）項是由硬件完成。A 關中斷 B 開中斷 C 保存CPU現(xiàn)場 D 恢復CPU現(xiàn)場13 IEEE1394是一種高速串行I/O標準接口。以下選項中，（ D ）項不屬于I

11、EEE1394的協(xié)議集。A 業(yè)務層 B 鏈路層 C 物理層 D 串行總線管理14 下面陳述中，（ ）項屬于存儲管理部件MMU的職能。A 分區(qū)式存儲管理 B 交換技術 C 分頁技術15 64位的安騰處理機設置了四類執(zhí)行單元。下面陳述中，（ D ）項不屬于安騰的執(zhí)行單元。A 浮點執(zhí)行單元 B 存儲器執(zhí)行單元C 轉移執(zhí)行單元 D 定點執(zhí)行單元1 運算器的核心功能部件是（B ）。A 數(shù)據(jù)總線 B ALU C 狀態(tài)條件寄存器 D 通用寄存器2 某單片機字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（ A ）。A 1M B 4MB C 4M D 1MB3 某SRAM芯片，其容量為1M×

12、;8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（ D ）。A 20 B 28 C 30 D 324 雙端口存儲器所以能進行高速讀/寫操作，是因為采用（ D ）。A 高速芯片 B 新型器件 C 流水技術 D 兩套相互獨立的讀寫電路5 單地址指令中為了完成兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（C ）。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式6 為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（C ）。A 用程序計數(shù)器PC來產生后繼微指令地址B 用微程序計數(shù)器µPC來產生后繼微指令地址C 通過微指令

13、順序控制字段由設計者指定或由設計者指定的判別字段控制產生后繼微指令地址D 通過指令中指定一個專門字段來控制產生后繼微指令地址7 微程序控制器中，機器指令與微指令的關系是（ B ）。A 每一條機器指令由一條微指令來執(zhí)行B 每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行C 一段機器指令組成的程序可由一條微指令來執(zhí)行D 一條微指令由若干條機器指令組成8 CPU中跟蹤指令后繼地址的寄存器是（ B ）。A 地址寄存器 B 程序計數(shù)器 C 指令寄存器 D 通用寄存器9 某寄存器中的數(shù)值為指令碼，只有CPU的（ A ）才能識別它。A 指令譯碼器 B 判斷程序 C 微指令 D 時序信號10 為實現(xiàn)多級中斷

14、，保存現(xiàn)場信息最有效的方法是采用（B ）。A 通用寄存器 B 堆棧 C 主存 D 外存11 采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（ C ）的時間。A 指令周期 B 機器周期 C 存儲周期 D 總線周期12 將IEEE1394串行標準接口與SCSI并行標準接口進行比較，指出下面陳述中不正確的項是（ D ）。A 前者數(shù)據(jù)傳輸率高 B 前者數(shù)據(jù)傳送的實時性好C 前者使用6芯電纜，體積小 D 前者不具有熱插拔能力13 下面陳述中，不屬于虛存機制要解決的問題項是（ D ）。A 調度問題 B 地址映射 C 替換與更新問題 D 擴大物理主存的存儲容量和字長14 進程從運行狀態(tài)轉入就緒狀態(tài)的

15、可能原因是（ D ）。A 被選中占有處理機時間 B 等待某一事件發(fā)生 C 等待的事件已發(fā)生 D 時間片已用完15 安騰處理機的一組指令中，可以并行執(zhí)行的指令是（B ）。A Id8 r1=r3 B add r6=r8,r9C SUB r3=r1,r4 D add r5=r3,r71 某機字長64位，1位符號位，63位表示尾數(shù)，若用定點整數(shù)表示，則最大正整數(shù)位（ A ）。A +(2-1) B +(2-1) C -(2-1) D -(2-1)2 請從下面浮點運算器中的描述中選出兩個描述正確的句子（C ）。A 浮點運算器可用兩個松散連接的定點運算部件一階碼和尾數(shù)部件來實現(xiàn)。B 階碼部件可實現(xiàn)加，減，乘

16、，除四種運算。C 階碼部件只進行階碼相加，相減和比較操作。D 尾數(shù)部件只進行乘法和除法運算。3 存儲單元是指（B ）。A 存放1個二進制信息位的存儲元 B 存放1個機器字的所有存儲元集合C 存放1個字節(jié)的所有存儲元集合 D 存放2個字節(jié)的所有存儲元集合4 某機字長32位，存儲容量1MB，若按字編址，它的尋址范圍是（D ）。A 01M B 0512KB C 056K D 0256KB5 用于對某個寄存器中操作數(shù)的尋址方式為（ C ）。A 直接 B 間接 C 寄存器直接 D 寄存器間接6 程序控制類的指令功能是（ D ）。A 進行算術運算和邏輯運算 B 進行主存與CPU之間的數(shù)據(jù)傳送C 進行CPU

17、和I/O設備之間的數(shù)據(jù)傳送 D 改變程序執(zhí)行的順序7 指令周期是指（ C ）。A CPU從主存取出一條指令的時間 B CPU執(zhí)行一條指令的時間C CPU從主存取出一條指令加上執(zhí)行一條指令的時間 D 時鐘周期時間8 描述當代流行總線結構中基本概念不正確的句子是（AC ）。A 當代流行的總線不是標準總線B 當代總線結構中，CPU和它私有的cache一起作為一個模塊與總線相連C 系統(tǒng)中允許有一個這樣的CPU模塊9 CRT的顏色為256色，則刷新存儲器每個單元的字長是（C ）。A 256位 B 16位 C 8位 D 7位10 發(fā)生中斷請求的條件是（A ）。A 一條指令執(zhí)行結束 B 一次I/O操作結束C

18、 機器內部發(fā)生故障 D 一次DMA操作結束 11 中斷向量地址是（ C ）。A 子程序入口地址B 中斷服務程序入口地址C 中斷服務程序入口地址指示器D 例行程序入口地址12 IEEE1394所以能實現(xiàn)數(shù)據(jù)傳送的實時性，是因為（ C ）。A 除異步傳送外，還提供同步傳送方式B 提高了時鐘頻率C 除優(yōu)先權仲裁外，還提供均等仲裁,緊急仲裁兩種總線仲裁方式D 能夠進行熱插拔13 直接映射cache的主要優(yōu)點是實現(xiàn)簡單。這種方式的主要缺點是（B ）。A 它比其他cache映射方式價格更貴B 如果使用中的2個或多個塊映射到cache同一行，命中率則下降C 它的存取時間大于其它cache映射方式D cach

19、e中的塊數(shù)隨著主存容量增大而線性增加14 虛擬存儲器中段頁式存儲管理方案的特性為（ D ）。A 空間浪費大，存儲共享不易，存儲保護容易，不能動態(tài)連接B 空間浪費小，存儲共享容易，存儲保護不易，不能動態(tài)連接C 空間浪費大，存儲共享不易，存儲保護容易，能動態(tài)連接D 空間浪費小，存儲共享容易，存儲保護容易，能動態(tài)連接15 安騰處理機的指令格式中，操作數(shù)尋址采用（ C ）。A R-R-S型 B R-R-R型 C R-S-S型 D S-S-S型1 字符信息是符號數(shù)據(jù)，屬于處理（非數(shù)值 ）領域的問題，國際上采用的字符系統(tǒng)是七單位的（ASCLL ）碼。2 按IEEE754標準，一個32位浮點數(shù)由符號位S（1

20、位）、階碼E（8位）、尾數(shù)M（23位）三個域組成。其中階碼E的值等于指數(shù)的真值（ e ）加上一個固定的偏移值（ 127 ）。3 雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結構，其中前者采用（ 空間 ）并行技術，后者采用（時間 ）并行技術。4 虛擬存儲器分為頁式、（段 ）式、（ 段頁 ）式三種。5 安騰指令格式采用5個字段：除了操作碼（OP）字段和推斷字段外，還有3個7位的（ 地址碼 ）字段，它們用于指定（ 寄存器 ）2個源操作數(shù)和1個目標操作數(shù)的地址。6 CPU從內存取出一條指令并執(zhí)行該指令的時間稱為（指令周期 ），它常用若干個（ CPU周期 ）來表示。7 安騰CPU中的主要寄存器除了128

21、個通用寄存器、128個浮點寄存器、128個應用寄存器、1個指令指針寄存器（即程序計數(shù)器）外，還有64個（推斷寄存器 ）和8個（ 分支寄存器 ）。8 衡量總線性能的重要指標是（總線帶寬 ），它定義為總線本身所能達到的最高傳輸速率，單位是（MB/s ）。9 DMA控制器按其結構，分為（選擇型 ）DMA控制器和（ 多路型 ）DMA控制器。前者適用于高速設備，后者適用于慢速設備。10 64位處理機的兩種典型體系結構是（英特爾64體系結構 ）和（安騰體系結構 ）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結構。1 在計算機術語中，將ALU控制器和（ 內 ）存儲器合在一起稱為（主機 ）。2

22、數(shù)的真值變成機器碼可采用原碼表示法，反碼表示法，（ 補碼 ）表示法，（ 移碼 ）表示法。 3 廣泛使用的（ SRAM ）和（ DRAM ）都是半導體隨機讀寫存儲器。前者的速度比后者快，但集成度不如后者高。4 反映主存速度指標的三個術語是存取時間、（存儲器帶寬 ）和（ 存儲周期 ）。5 形成指令地址的方法稱為指令尋址，通常是（ 順序 ）尋址，遇到轉移指令時（跳躍 ）尋址。 6 CPU從（ 內存 ）取出一條指令并執(zhí)行這條指令的時間和稱為（指令周期 ）。7 RISC指令系統(tǒng)的最大特點是：只有（ 取數(shù) ）指令和（ 存數(shù) ）指令訪問存儲器，其余指令的操作均在寄存器之間進行。8 微型機的標準總線，從帶寬1

23、32MB/S的32位（ 字長 ）總線發(fā)展到64位的（ 指令 ）總線。 9 IA-32表示（ Inter ）公司的（ 32 ）位處理機體系結構。10 安騰體系機構采用顯示并行指令計算技術，在指令中設計了（ 屬性 ）字段，用以指明哪些指令可以（ 并行 ）執(zhí)行。1 定點32位字長的字，采用2的補碼形式表示時，一個字所能表示的整數(shù)范圍是（-2，2 -1 ）。 2 IEEE754標準規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（1+（1-2）*2 ）。3 浮點加、減法運算的步驟是（ 0操作數(shù)檢查 ）、（比較階碼大小并完成對階 ）、（尾數(shù)進行加或減操作

24、）、（ 結果規(guī)格化 ）、（ 舍入處理 ）。4 某計算機字長32位，其存儲容量為64MB，若按字編址，它的存儲系統(tǒng)的地址線至少需要（ 14 ）條。 5 一個組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（20 ）位，其中主存字塊標記應為（14 ）位，組地址應為（ 5 ）位，Cache地址共（ 7 ）位。 6 CPU從主存取出一條指令并執(zhí)行該指令的時間叫（ 指令周期 ），它通常包含若干個（CPU周期 ），而后者又包含若干個（ 時鐘周期 ）。7 某中斷系統(tǒng)中，每抽取一個輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內。該

25、中斷處理需要X秒。另一方面，緩沖區(qū)內每存儲N個數(shù)據(jù)，主程序就將其取出進行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒（ n（n*x+y） ）次中斷請求。8 在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為（總線 ）。就其所傳送信息的性質而言，在公共通路上傳送的信息包括（數(shù)據(jù)信息 ）、（ 地址信息 ）、（ 控制 ）。9 在虛存系統(tǒng)中，通常采用頁表保護、段表保護和鍵保護方法實現(xiàn)（存儲區(qū)域 ）保護。10 安騰體系結構采用推測技術，利用（ 控制 ）推測方法和（ 數(shù)據(jù)）推測方法提高指令執(zhí)行的并行度。IEEE6754標準規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位。則它所能

26、表示的最大規(guī)格化正數(shù)為（2的10次方*（2-2的-52次方） ）。2 直接使用西文鍵盤輸入漢字，進行處理，并顯示打印漢字，要解決漢字的（輸入編碼 ）、（漢字內碼 ）和（字模碼 ）三種不同用途的編碼。3 數(shù)的真值變成機器碼時有四種表示方法，即（ 原碼 ）表示法，（ 反碼 ）表示法，（ 補碼 ）表示法，（移碼 ）表示法。4 主存儲器的技術指標有（存儲容量 ），（存儲時間 ），（存儲周期 ），（ 存儲器帶寬 ）。 5 cache和主存構成了（ 地址映射 ），全由（ 硬件 ）來實現(xiàn)。6 根據(jù)通道的工作方式，通道分為（ 選擇 ）通道和（ 多路 ）通道兩種類型。7 SCSI是（并行 ）I/O標準接口，IEEE1394是（串行 ）I/O標準接口。8 某系統(tǒng)總線的一個存取周期最快為3個