第五章 時序邏輯電路

1、第五章第五章 時序邏輯電路時序邏輯電路5.1 概述概述5.2 時序邏輯電路的分析方法時序邏輯電路的分析方法5.3 若干常用時序邏輯電路若干常用時序邏輯電路5.4 時序邏輯電路的設計方法時序邏輯電路的設計方法5.1 概概 述述一、時序電路的特點一、時序電路的特點1. 定義定義 任一時刻電路的輸任一時刻電路的輸出不僅取決于當時的輸出不僅取決于當時的輸入信號，而且還取決于入信號，而且還取決于電路原來的狀態(tài)。電路原來的狀態(tài)。2. 電路特點電路特點(1)包含組合電路和存儲電路兩個組成部分，而存儲電路包含組合電路和存儲電路兩個組成部分，而存儲電路必不可少；必不可少；(2)存儲電路的輸出狀態(tài)必須反饋到輸入端

2、，與輸入信號存儲電路的輸出狀態(tài)必須反饋到輸入端，與輸入信號一起共同決定組合電路的輸出。一起共同決定組合電路的輸出。組合邏輯組合邏輯電電 路路存儲電路存儲電路x1xiy1yjz1zkq1ql輸輸入入輸輸出出二、時序電路邏輯功能表示方法二、時序電路邏輯功能表示方法1. 邏輯表達式邏輯表達式(1) 輸出方程輸出方程( ) ( ),( )nnnY tFX tQ t(3) 狀態(tài)方程狀態(tài)方程1() ( ),( )nnnQ tH Z tQ t(2) 驅動方程驅動方程( ) ( ),( )nnnZ tG X tQ t2. 狀態(tài)表、卡諾圖、狀態(tài)轉換圖和時序圖狀態(tài)表、卡諾圖、狀態(tài)轉換圖和時序圖組合邏輯組合邏輯電電

3、 路路存儲電路存儲電路x1xiy1yjz1zkq1ql三、時序邏輯電路分類三、時序邏輯電路分類1. 按觸發(fā)器的動作特點劃分：按觸發(fā)器的動作特點劃分：同步時序電路：同步時序電路：所有觸發(fā)器狀態(tài)的變化都是在同一時鐘所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號操作下同時發(fā)生的。信號操作下同時發(fā)生的。異步時序電路：異步時序電路：觸發(fā)器狀態(tài)的變化不是同時發(fā)生的。觸發(fā)器狀態(tài)的變化不是同時發(fā)生的。2. 按輸出信號的特點劃分：按輸出信號的特點劃分：Moore型型)( )(nntQFtY Mealy型型)(),( )(nnntQtXFtY 存儲存儲電路電路Y(tn)輸出輸出ZQX(tn)輸入輸入組合組合電路電路CPY

4、(tn)輸出輸出CPX(tn)輸入輸入存儲存儲電路電路組合組合電路電路組合組合電路電路輸出狀態(tài)僅與存儲電路的輸出狀態(tài)僅與存儲電路的狀態(tài)有關而與輸入無關。狀態(tài)有關而與輸入無關。輸出狀態(tài)不僅與存儲電路有輸出狀態(tài)不僅與存儲電路有關，而且與輸入也有關。關，而且與輸入也有關。5.2 時序邏輯電路的分析方法時序邏輯電路的分析方法一、分析步驟一、分析步驟時序電路時序電路時鐘方程時鐘方程驅動方程驅動方程狀態(tài)轉換表狀態(tài)轉換表狀態(tài)轉換圖狀態(tài)轉換圖時序圖時序圖CP觸觸發(fā)發(fā)沿沿特性方程特性方程輸出方程輸出方程狀態(tài)方程狀態(tài)方程計算計算邏輯功能邏輯功能檢查自啟動檢查自啟動二、舉例二、舉例 例例5.2.1-5.2.2 試分

5、析下圖時序電路的邏輯功能試分析下圖時序電路的邏輯功能(FF均為均為TTL)。YC11J1KQ1C11J1KQ2C11J1KQ3&CP&1FF1FF2FF31Q3Q2Q解：解： (1)輸出方程輸出方程(2)驅動方程驅動方程23nnYQ Q123nnJQ Q11K 21nJQ213nnKQQ312nnJQ Q32nKQ(3)將驅動方程代入將驅動方程代入JKFF的特性方程的特性方程 中，得中，得狀態(tài)方程為：狀態(tài)方程為：1nnnQJQKQ11231nnnnQQ QQ1212132nnnnnnQQ QQ Q Q1312323nnnnnnQQ Q QQ Q(4)計算，列狀態(tài)轉換表計算，列狀

6、態(tài)轉換表0 0 0321nnnQQQ121321nnnQQQY0 0 100 0 10 1 000 1 00 1 100 1 11 0 001 0 01 0 101 0 1 1 1 001 1 00 0 011 1 10 0 0176543210 YCPnnn321Q Q Q0 0 00 0 10 1 00 1 11 0 01 0 11 1 00 0 000000001101 1 10 0 010(5) 狀態(tài)轉換圖狀態(tài)轉換圖000001010011100101110111/0/1/0/0/0/0/0/1000001/0010/0011/0100/0101/0/1111/1110/0代表狀態(tài)代表

7、狀態(tài)(注意注意Q的順序的順序)Q3Q2Q1代表轉換方向代表轉換方向輸入變量取值寫在斜線之上，輸出值寫在斜線之下。輸入變量取值寫在斜線之上，輸出值寫在斜線之下?？珊喕癁椋嚎珊喕癁椋?6) 時序圖時序圖CPtQ3tYtQ2t1 2 3 4 5 6 7Q1t110000(7)分析電路的功能分析電路的功能 隨隨CP的輸入，電路循環(huán)輸出七個穩(wěn)定狀態(tài)，的輸入，電路循環(huán)輸出七個穩(wěn)定狀態(tài)，所以是七所以是七進制計數(shù)器。進制計數(shù)器。 Y是此七進制是此七進制 計數(shù)器的進位脈沖。計數(shù)器的進位脈沖。能否自啟動能否自啟動?能自啟動：能自啟動：存在無效狀態(tài)，但沒有形成循環(huán)。存在無效狀態(tài)，但沒有形成循環(huán)。不能自啟動：不能自啟

8、動： 無效狀態(tài)形成循環(huán)。無效狀態(tài)形成循環(huán)。無效狀態(tài)無效狀態(tài)(偏離狀態(tài)偏離狀態(tài))：有效狀態(tài)：有效狀態(tài)：時序電路中被利用了的狀態(tài)。時序電路中被利用了的狀態(tài)。沒有被利用了的狀態(tài)。沒有被利用了的狀態(tài)。 (8)檢查自啟動檢查自啟動能自啟動能自啟動000001010011100101110111/0/1/0/0/0/0/0/1例例2：分析圖示有輸入信號的時序電路：分析圖示有輸入信號的時序電路：解：解： (1)輸出方程輸出方程(2)驅動方程驅動方程12121212YAQ QAQ QAQ QAQ Q11DQ212DAQQ(3)狀態(tài)方程狀態(tài)方程1111nQDQ12212nQDAQQ(4)列狀態(tài)轉換表列狀態(tài)轉換表

9、(5) 狀態(tài)轉換圖狀態(tài)轉換圖(6)分析電路的功能分析電路的功能可控計數(shù)器可控計數(shù)器當當A=0時，是加法計數(shù)器；當時，是加法計數(shù)器；當A=1時，是減法計數(shù)器。時，是減法計數(shù)器。5.3 若干常用的時序邏輯電路若干常用的時序邏輯電路5.3.1 寄存器寄存器寄存：寄存：把二進制數(shù)據(jù)或代碼暫時存儲起來。把二進制數(shù)據(jù)或代碼暫時存儲起來。-具有寄存功能的電路。具有寄存功能的電路。并行輸入并行輸入并行輸出并行輸出0 1 0 10 1 0 1串行輸入串行輸入串行輸出串行輸出 FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 控制信號控制信號1 0 1 01 0 1 0分類分類:按按功能功能分分基本

10、寄存器基本寄存器移位寄存器移位寄存器按按元器件元器件分分TTL 寄存器寄存器CMOS 寄存器寄存器1. 4邊沿邊沿D觸發(fā)器觸發(fā)器 (74LS175)異步清零異步清零00000同步送數(shù)同步送數(shù)1D0D1D2D3 保保 持持特點：特點：并入并出，結構簡單，抗干擾能力強。并入并出，結構簡單，抗干擾能力強。C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311RD一、基本寄存器一、基本寄存器 一個觸發(fā)器可以存儲一個觸發(fā)器可以存儲 1 位二進制信號；寄存位二進制信號；寄存 N 位二位二進制數(shù)碼，需要進制數(shù)碼，需要 N 個觸發(fā)器。個觸發(fā)

11、器。2. 三態(tài)輸出的三態(tài)輸出的4位寄存器位寄存器(CC4076)LDA+LDB=1 裝入數(shù)據(jù)裝入數(shù)據(jù)LDA+LDB=0 保持保持電路正常工作電路正常工作0ABEE輸出高阻態(tài)輸出高阻態(tài)1ABEEQ0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3DODI二、移位寄存器二、移位寄存器1. 單向移位寄存器單向移位寄存器右移寄存器右移寄存器000000001101100001001010110101100011000100000000110000011 00001000000000 0驅動方程驅動方程:0I102132nnnDDDQDQDQ、狀態(tài)方程狀態(tài)方程:11110I10213

12、2,nnnnnnnQD QQ QQ QQ分析：分析：DI1011移位寄存器狀態(tài)表移位寄存器狀態(tài)表寄存數(shù)碼寄存數(shù)碼移位脈沖移位脈沖移位過程移位過程Q0 Q1 Q2 Q30123456780 0 0 01 0 0 00 1 0 01 0 1 0 1 1 0 10 1 1 00 0 1 10 0 0 10 0 0 0清清 零零右右移移DI10110000時序圖時序圖CPQ0Q1Q21234567893QID1110主要特點：主要特點：1. 輸入輸入二進制數(shù)碼二進制數(shù)碼在在移位脈沖移位脈沖CP 的控制下依次右移；的控制下依次右移；2. 寄存寄存 n 位二進制數(shù)碼位二進制數(shù)碼， n 個個CP 完成完成串

13、行輸入串行輸入，并可從，并可從Q0 Q3 端獲得端獲得并行輸出并行輸出，再經，再經 n 個個CP 在在DO端可獲得端可獲得串行串行輸出。輸出。左移寄存器左移寄存器DI左移左移輸入輸入左移左移輸出輸出Q3Q0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF32. 雙向移位寄存器雙向移位寄存器3. 集成移位寄存器集成移位寄存器-74LS194A 將右移寄存器和左移寄存器組合起來，并引入一控制將右移寄存器和左移寄存器組合起來，并引入一控制端便構成既可左移又可右移的雙向移位寄存器。端便構成既可左移又可右移的雙向移位寄存器。工作模式控制工作模式控制異步異步清零清零邏輯電路圖邏輯電路圖74L

14、S194A功能表功能表RD S1 S0 工作狀態(tài)工作狀態(tài) 0 0 清零清零 1 0 0 1 0 0 保持保持 1 0 1 1 0 1 右移右移1 1 1 1 1 1 并行輸入并行輸入1 1 0 1 1 0 左移左移擴展擴展 -用兩片用兩片74LS194A接成接成8位雙向移位寄存器位雙向移位寄存器分類分類按數(shù)制分：按數(shù)制分：二進制計數(shù)器二進制計數(shù)器十進制計數(shù)器十進制計數(shù)器M 進制進制(任意進制任意進制)計數(shù)器計數(shù)器按計數(shù)方式分：按計數(shù)方式分：加法計數(shù)器加法計數(shù)器減法計數(shù)器減法計數(shù)器可逆計數(shù)器可逆計數(shù)器(加加/減計數(shù)器減計數(shù)器) 按時鐘控制分：按時鐘控制分：同步計數(shù)器同步計數(shù)器 異步計數(shù)器異步計數(shù)

15、器按開關元件分：按開關元件分：TTL 計數(shù)器計數(shù)器CMOS 計數(shù)器計數(shù)器5.3.2 計數(shù)器計數(shù)器 (Counter)功能：功能：對時鐘脈沖對時鐘脈沖 CP 計數(shù)。計數(shù)。應用：應用：分頻、定時、產生節(jié)拍脈沖和脈沖序列、進行數(shù)分頻、定時、產生節(jié)拍脈沖和脈沖序列、進行數(shù)字運算等。字運算等。一、同步計數(shù)器一、同步計數(shù)器( (一一) ) 同步二進制計數(shù)器同步二進制計數(shù)器1.同步二進制加法計數(shù)器同步二進制加法計數(shù)器T0=1T1=Q0T2=Q1Q0T3= Q2Q1Q0C=Q3Q2Q1Q0(2)驅動方程驅動方程(1)輸出方程輸出方程用用TFF組成的組成的同步二進制加法計數(shù)器同步二進制加法計數(shù)器10(1,1)i

16、ijjTQ in Q0n+1= Q0 Q1n+1 =Q0Q1+ Q0Q1 Q2n+1 =Q0Q1Q2+ Q0Q1Q2 Q3n+1 =Q0Q1Q2Q3 + Q0Q1Q2Q3(3)狀態(tài)方程狀態(tài)方程(4)狀態(tài)轉換表狀態(tài)轉換表(5)狀態(tài)轉換圖狀態(tài)轉換圖 每輸入每輸入16個計數(shù)脈沖計數(shù)器工作一個循環(huán)，并在輸出個計數(shù)脈沖計數(shù)器工作一個循環(huán)，并在輸出端端Q3產生一個進位輸出信號，所以又把這個電路叫十六進產生一個進位輸出信號，所以又把這個電路叫十六進制計數(shù)器。制計數(shù)器。(6)時序圖時序圖(波形圖波形圖)Q0tQ1tQ2tQ3t1 2 3 4 5 67 8 910 11 12 13 14 15 16CPtCtQ

17、0為為2分頻；分頻；Q1為為4分頻；分頻；Q2為為8分頻；分頻；Q3為為16分頻。分頻。應用：應用：分頻器。分頻器。2.集成四位二進制加法計數(shù)器集成四位二進制加法計數(shù)器74161CP：時鐘輸入端：時鐘輸入端EP、ET：工作狀態(tài)控制端：工作狀態(tài)控制端C：進位輸出端：進位輸出端RD：復位端：復位端LD：預置數(shù)控制端：預置數(shù)控制端D3D0：數(shù)據(jù)輸入端：數(shù)據(jù)輸入端Q3 Q2 Q1 Q0CCPEPET74LS161RDLDD3 D2 D1 D0邏輯符號邏輯符號功能表功能表注意：注意： 74161(74LS161)是異步置零！是異步置零！ 7474LS162、74LS163等是同步置零。等是同步置零。保持

18、保持(但但C=0)0 0 置零置零預置數(shù)預置數(shù)1 11 10 10 1保持保持1 11 1 0 0計數(shù)計數(shù)0 01 1 1 11 11 11 1CPRDLD EP ET 工作狀態(tài)工作狀態(tài)3. 同步二進制減法計數(shù)器同步二進制減法計數(shù)器工作特點：隨工作特點：隨CP的不斷輸入，電路遞減計數(shù)。（略）的不斷輸入，電路遞減計數(shù)。（略）4. 四位二進制可逆計數(shù)器四位二進制可逆計數(shù)器異步置零異步置零異步置零異步置零異步置零異步置零同步置數(shù)同步置數(shù)同步置數(shù)同步置數(shù)同步置數(shù)同步置數(shù)單時鐘同步十六進制加單時鐘同步十六進制加/減計數(shù)器減計數(shù)器74LS191 0/ DU作加法計數(shù)作加法計數(shù) 1/ DU作減法計數(shù)作減法計

19、數(shù)邏輯符號邏輯符號功能表功能表Q3 Q2 Q1 Q0C/BCPI74LS191LD D3 D2 D1 D0CPOU/DSS=0，C/B=1時，時，CPO=CPI11保持保持0預置數(shù)預置數(shù)010加法計數(shù)加法計數(shù)011減法計數(shù)減法計數(shù)CPISLD U/D 工作狀態(tài)工作狀態(tài)雙時鐘同步十六進制加雙時鐘同步十六進制加/減計數(shù)器減計數(shù)器74LS193CPU 和和CPD 互相排斥互相排斥(二二) 同步十進制計數(shù)器同步十進制計數(shù)器驅動方程驅動方程狀態(tài)方程狀態(tài)方程T0=1 T1=Q0 Q3 T2=Q0Q1 T3=Q0Q1Q2 + Q0Q3 Q0n+1= Q0 Q1n+1 =Q0Q1Q3+ Q0Q3Q1 Q2n+

20、1 =Q0Q1Q2+ Q0Q1Q2 Q3n+1 =(Q0Q1Q2+Q0Q3)Q3+(Q0Q1Q2+Q0Q3)Q3 由由T觸發(fā)器構成，在二進制觸發(fā)器構成，在二進制加法計數(shù)器基礎上改造得到。加法計數(shù)器基礎上改造得到。狀態(tài)轉換表狀態(tài)轉換表Q3Q2Q1Q00 00 00 00 00 00 00 01 10 00 00 01 11 10 02 20 00 01 10 02 20 03 30 00 01 11 13 30 04 40 01 10 00 04 40 05 50 01 10 01 15 50 06 60 01 11 10 06 60 07 70 01 11 11 17 70 08 81 10

21、00 00 08 80 09 91 10 00 01 19 91 110100 00 00 00 00 00 00 01 10 01 10 010100 01 11 10 01 11 111111 12 20 01 11 10 06 60 00 01 11 10 00 012120 01 11 11 10 01 113131 12 20 01 10 00 04 40 001110140111111512001020計數(shù)順序計數(shù)順序電路狀態(tài)電路狀態(tài)等效十進制數(shù)等效十進制數(shù) 進位輸出進位輸出C狀態(tài)轉換圖狀態(tài)轉換圖能否自啟動？能否自啟動？答案：能自啟動。答案：能自啟動。 0010 0011 0001

22、 0000 0100 0101 0110 0111 1000 1010 1001 1011 1100 1111 1110 1101 Q3Q2Q1Q0 同步十進制加法計數(shù)器同步十進制加法計數(shù)器74LS160與與74161的功能表相同的功能表相同功能表功能表0 0 置零置零預置數(shù)預置數(shù)1 11 10 10 1保持保持1 11 1 0 0保持保持( (但但C=0C=0) )計數(shù)計數(shù)0 01 1 1 11 11 11 1CPRDLD EP ET 工作狀態(tài)工作狀態(tài)單時鐘同步十進制單時鐘同步十進制可逆可逆計數(shù)器計數(shù)器74LS190 0/ DU作加法計數(shù)作加法計數(shù) 1/ DU作減法計數(shù)作減法計數(shù)二、異步計數(shù)

23、器二、異步計數(shù)器1.異步二進制計數(shù)器異步二進制計數(shù)器 1 1J FF0 C1 1J FF1 C1 1J FF2 C1 CP0 Q0 Q1 Q2 1K 1K 1K CP1 CP2 觸發(fā)器輸出端狀態(tài)的建立要比觸發(fā)器輸出端狀態(tài)的建立要比CP下降沿滯后一個傳輸延遲時間下降沿滯后一個傳輸延遲時間加法計數(shù)器加法計數(shù)器 1 1J FF0 C1 1J FF1 C1 1J FF2 C1 CP0 Q0 Q1 Q2 1K 1K 1K 減法計數(shù)器減法計數(shù)器2.異步十進制計數(shù)器異步十進制計數(shù)器 1J FF0 C1 1J FF1 C1 CP0 Q0 Q1 Q2 1K 1J FF2 C1 1K 1K 1J FF3 C1 1

24、K & Q3 J0=K0=1J1=Q3 K2=1J2=K2=1J3=Q1Q2 K3=1驅動方程：驅動方程：狀態(tài)方程與時鐘條件：狀態(tài)方程與時鐘條件：Q0n+1=Q0 (CP0)Q1n+1=Q3Q1 (CP1=Q0)Q2n+1=Q2 (CP2=Q1)Q3n+1=Q1Q2Q3 (CP3=Q0)時序圖時序圖異步計數(shù)器的特點：異步計數(shù)器的特點：1. 結構簡單。結構簡單。2. 工作速度慢工作速度慢 (各級觸發(fā)器是串行進位方式連接各級觸發(fā)器是串行進位方式連接) 。3. 二二-五五-十進制計數(shù)器十進制計數(shù)器74LS290 簡介簡介 從從CP0輸入計數(shù)脈沖，從輸入計數(shù)脈沖，從Q0輸出，得到輸出，得到二進

25、制二進制計數(shù)器；計數(shù)器； 從從CP1輸入計數(shù)脈沖，從輸入計數(shù)脈沖，從Q3 Q2 Q1 輸出，得到輸出，得到五進制五進制計數(shù)器；計數(shù)器； 將將CP1與與Q0相連，從相連，從CP0輸入計數(shù)脈沖，從輸入計數(shù)脈沖，從Q3 Q2 Q1 Q0輸出，輸出，得到得到十進制十進制計數(shù)器；計數(shù)器； 功能說明功能說明異步置異步置0 端端R01 R02異步置異步置9 端端S91 S92功能說明功能說明1 1 0 0 異步置異步置0 01 1異步異步置置9計計 數(shù)數(shù) 0 0 0 0 0 0 0 0 0 0 邏輯符號邏輯符號用作十進制時的連線用作十進制時的連線CP0CP1R01R02S92S9174LS290Q3Q2Q1

26、Q0CP0CP1 R01R02S92S9174LS290Q3Q2Q1Q0同步置數(shù)同步置數(shù)異步異步清零清零六六進制進制計數(shù)器計數(shù)器七七進制進制計數(shù)器計數(shù)器三、任意進制計數(shù)器的構成方法三、任意進制計數(shù)器的構成方法清零端清零端置數(shù)端置數(shù)端 例例 利用利用EWB觀察同步和異步歸零的區(qū)別。觀察同步和異步歸零的區(qū)別。用用 N 進制計數(shù)器構成進制計數(shù)器構成 M 進制計數(shù)器進制計數(shù)器(一一) MN 的情況的情況 多片多片N進制計數(shù)器組合構成，連接方式可分為串行進位進制計數(shù)器組合構成，連接方式可分為串行進位方式、并行進位方式、整體置零方式和整體置數(shù)方式幾種。方式、并行進位方式、整體置零方式和整體置數(shù)方式幾種。1

27、.集成計數(shù)器的級聯(lián)集成計數(shù)器的級聯(lián)級聯(lián)級聯(lián) N1 和和 N2 進制計數(shù)器，容量擴展為進制計數(shù)器，容量擴展為 N1 N2(1)并行進位法并行進位法-同步工作方式同步工作方式11Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3C11(2)串行進位法串行進位法-異步工作方式異步工作方式11Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3

28、C111112. 用用整體置零法整體置零法或或整體置數(shù)法整體置數(shù)法獲得大容量的獲得大容量的 M 進制計數(shù)器進制計數(shù)器 例例 試用試用 74161 接成六十進制計數(shù)器。接成六十進制計數(shù)器。先用兩片先用兩片74161構成構成 256 進制計數(shù)器進制計數(shù)器用用 SM 產生產生異步清零異步清零信號：信號： 用用SM1 產生產生同步置數(shù)同步置數(shù)信號：信號：159111011MSS11Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3C11Q4 Q5 Q6 Q7Q0 Q1 Q

29、2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP11ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3&174161 - 異步清零，同步置數(shù)。異步清零，同步置數(shù)。60111100MSS1&1Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q374160 - 異步清零，同步置數(shù)。異步清零，同步置數(shù)。先用兩片先用兩片74160構成構成 10 10 進制計數(shù)器，再構成進制計數(shù)器，再構成29進制計數(shù)器。進制計數(shù)器

30、。 例例 試用試用 74160 接成二十九進制計數(shù)器。接成二十九進制計數(shù)器。11Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3C11用用 SM 產生產生異步清零異步清零信號：信號：用用 SM1 產生產生同步置數(shù)同步置數(shù)信號：信號：128101000MSS29101001MSSQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP11ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3&a

31、mp;11&1Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3四、移位寄存器型計數(shù)器四、移位寄存器型計數(shù)器結結構構示示意意圖圖Q0Q1Qn1C11DFF0C11DFF1C11DFFn1反饋邏輯電路反饋邏輯電路Dn1D0D1），（nnnnQQQFD1100 特點：特點： 電路結構簡單，計數(shù)順序一般為非自然態(tài)序，用途電路結構簡單，計數(shù)順序一般為非自然態(tài)序，用途極為廣泛。極為廣泛。1. 環(huán)形計數(shù)器環(huán)形計數(shù)器(1)電路組成電路組成Q0Q1Q2Q3C11DFF0C

32、11DFF1C11DFF2C11DFF3(2) 工作原理工作原理03102132nnnnDQDQDQDQ1000010000100001有效循環(huán)有效循環(huán)000011110101101011000110001110011101111001111011無無效效循循環(huán)環(huán)不能自啟動不能自啟動設初值設初值Q0 Q1 Q1 Q3 =1000(3)能自啟動的環(huán)型計數(shù)器能自啟動的環(huán)型計數(shù)器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3&Q0Q1Q2Q32100QQQD 01QD 12QD 23QD 111001110011111111011100011010000001010

33、0001000001001101001011011優(yōu)點：電路極其簡單。優(yōu)點：電路極其簡單。缺點：狀態(tài)利用率太低缺點：狀態(tài)利用率太低( (n個個FF只利用了只利用了n 個狀態(tài)個狀態(tài)) )。2. 扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF303102132nnnnDQDQDQDQ 0000100011001110 000100110111111101001010 1101 0110 1001 001001011011有效循環(huán)有效循環(huán)無效循環(huán)無效循環(huán)n個個FF利用了利用了2 2n個狀態(tài)個狀態(tài)設初值設初值Q0 Q1 Q1 Q3= 0000C11DFF

34、0C11DFF1C11DFF2C11DFF3&Q0Q1Q2Q3Q2克服自啟動電路克服自啟動電路 00001000 1100 0001 1110 00110111 1111 0100 1001 0010 1010 0101 1011 01101010 狀態(tài)轉換圖狀態(tài)轉換圖5.4 時序電路的設計方法時序電路的設計方法一、設計的一般步驟一、設計的一般步驟時序邏輯時序邏輯問題問題邏輯邏輯抽象抽象狀態(tài)轉換狀態(tài)轉換圖（表）圖（表）狀態(tài)狀態(tài)化簡化簡最簡狀態(tài)最簡狀態(tài)轉換圖（表）轉換圖（表）電路方程式電路方程式（狀態(tài)方程）（狀態(tài)方程）求出求出驅動方程驅動方程選定觸發(fā)選定觸發(fā)器的類型器的類型邏輯邏輯電路圖

35、電路圖檢查能否檢查能否自啟動自啟動同步時序電路設計框圖同步時序電路設計框圖狀態(tài)狀態(tài)分配分配步驟：步驟：一、邏輯抽象建立原始狀態(tài)轉換圖一、邏輯抽象建立原始狀態(tài)轉換圖(表表)確定輸入、輸出變量以及電路的狀態(tài)數(shù)；確定輸入、輸出變量以及電路的狀態(tài)數(shù)；定義輸入、輸出變量邏輯狀態(tài)和電路狀態(tài)的含義，并將電定義輸入、輸出變量邏輯狀態(tài)和電路狀態(tài)的含義，并將電路狀態(tài)順序編號；路狀態(tài)順序編號；建立原始狀態(tài)轉換圖建立原始狀態(tài)轉換圖(或狀態(tài)轉換表或狀態(tài)轉換表)。二、狀態(tài)化簡二、狀態(tài)化簡特點：特點： 等價狀態(tài)可以傳遞等價狀態(tài)可以傳遞 若若S1=S2 、S2=S3 則則S1=S3 等價狀態(tài)可合并為一個狀態(tài)等價狀態(tài)可合并為一

36、個狀態(tài)等價狀態(tài)等價狀態(tài): 有兩個狀態(tài)，在相同的輸入下，具有相同的輸出，有兩個狀態(tài)，在相同的輸入下，具有相同的輸出，且轉換到同一個次態(tài)，則稱它們?yōu)榍肄D換到同一個次態(tài)，則稱它們?yōu)榈葍r狀態(tài)等價狀態(tài)。確定觸發(fā)器數(shù)確定觸發(fā)器數(shù)n： 2n-1M2n M-有效狀態(tài)數(shù)有效狀態(tài)數(shù) 狀態(tài)編碼狀態(tài)編碼-給電路的每個狀態(tài)分配一個二進制代碼，編給電路的每個狀態(tài)分配一個二進制代碼，編碼方案以組合電路是否最簡為標準。碼方案以組合電路是否最簡為標準。四、選觸發(fā)器四、選觸發(fā)器 求出輸出方程、狀態(tài)方程和驅動方程求出輸出方程、狀態(tài)方程和驅動方程 五、畫邏輯電路圖五、畫邏輯電路圖六、檢查能否自啟動六、檢查能否自啟動三、狀態(tài)分配三、狀

37、態(tài)分配(狀態(tài)編碼狀態(tài)編碼)十三進制計數(shù)器應有十三進制計數(shù)器應有13個狀態(tài)：個狀態(tài)：二、設計舉例二、設計舉例例例5.4.1 設計一個帶進位輸出端的十三進制計數(shù)器。設計一個帶進位輸出端的十三進制計數(shù)器。解：解： 計數(shù)器無輸入邏輯信號，只有進位輸出信號，屬于計數(shù)器無輸入邏輯信號，只有進位輸出信號，屬于摩爾型電路。摩爾型電路。(1)邏輯抽象邏輯抽象C-進位信號進位信號S2S3S1S4S5S6S7S9S0S8S11S10S12/0/0/0/0/0/0/0/0/0/0/0/0/1狀態(tài)圖不能再簡化，所以無需再化簡。狀態(tài)圖不能再簡化，所以無需再化簡。(2)狀態(tài)分配狀態(tài)分配C=1-有進位輸出，有進位輸出，C=0

38、-無進位輸出無進位輸出取取0000 1100 為為 S0 S12 的編碼的編碼Q3Q2Q1Q0S00 00 00 00 00 00 0S10 00 00 01 10 01 1S20 00 01 10 00 02 2S30 00 01 11 10 03 3S40 01 10 00 00 04 4S50 01 10 01 10 05 5S60 01 11 10 00 06 6S70 01 11 11 10 07 7S81 10 00 00 00 08 8S91 10 00 01 10 09 9S101 10 01 10 00 01010S111 10 01 11 10 01111S121 11 1

39、0 00 01 11212狀態(tài)順序狀態(tài)順序狀態(tài)編碼狀態(tài)編碼進位輸出進位輸出C 等效十進制數(shù)等效十進制數(shù)(3)選觸發(fā)器選觸發(fā)器M=13 23M24 n=4電路次態(tài)電路次態(tài)/進位輸出卡諾圖進位輸出卡諾圖00001111000 01 11 1010nnQ Q32nnQ Q13nQ0000010011111332210nQQ QQ QQ0001111000 01 11 1010nnQ Q32nnQ Q12nQ001011010001 012321320210nQQ Q QQ Q QQ QQ0001/00010/00100/00011/00101/00110/01000/00111/00000/11001/01010/01100/01011/00001111000011011/32nnQ Q10nnQ Q/0001111000 01 11 1010nnQ Q32nnQ QC000000001000 00001111