反相器工作原理ppt課件

1、3.5CMOS電路電路3.5.13.5.1CMOSCMOS反相器任務(wù)原理反相器任務(wù)原理3.5.23.5.2CMOSCMOS反相器的主要特性反相器的主要特性3.5.33.5.3CMOSCMOS傳輸門(mén)傳輸門(mén)3.5.43.5.4CMOSCMOS邏輯門(mén)電路邏輯門(mén)電路3.5.53.5.5CMOSCMOS電路的鎖定效應(yīng)及電路的鎖定效應(yīng)及 正確運(yùn)用方法正確運(yùn)用方法圖3-5-1 CMOS反相器DGSSGDvOVDDTLT0vI3.5.13.5.1CMOSCMOS反相器任務(wù)原理反相器任務(wù)原理CMOS反相器由一個(gè)反相器由一個(gè)P溝道加強(qiáng)型溝道加強(qiáng)型MOS管和一個(gè)管和一個(gè)N溝道加強(qiáng)溝道加強(qiáng)型型MOS管串聯(lián)組成。通常管

2、串聯(lián)組成。通常P溝道管作為負(fù)載管，溝道管作為負(fù)載管，N溝道管作為輸溝道管作為輸入管。入管。兩 個(gè)兩 個(gè) M O S 管 的 開(kāi) 啟 電 壓管 的 開(kāi) 啟 電 壓VGS(th)P0，通常為了，通常為了保證正常任務(wù)，要求保證正常任務(wù)，要求VDD|VGS(th)P|+VGS(th)N。假設(shè)輸入假設(shè)輸入vI為低電平為低電平(如如0V)，那么，那么負(fù)載管導(dǎo)通，輸入管截止，輸出電壓接負(fù)載管導(dǎo)通，輸入管截止，輸出電壓接近近VDD。假設(shè)輸入假設(shè)輸入vI為高電平為高電平(如如VDD)，那么輸入管導(dǎo)通，負(fù)載管，那么輸入管導(dǎo)通，負(fù)載管截止，輸出電壓接近截止，輸出電壓接近0V。圖3-5-2 CMOS反相器電壓傳輸特性

3、vIvOOVDDVDDVDD+VGS(th)PVGS(th)N3.5.23.5.2CMOSCMOS反相器的主要特性反相器的主要特性電壓傳輸特性和電流傳輸特性電壓傳輸特性和電流傳輸特性CMOS反相器的電壓傳輸特反相器的電壓傳輸特性曲線可分為五個(gè)任務(wù)區(qū)。性曲線可分為五個(gè)任務(wù)區(qū)。任務(wù)區(qū)任務(wù)區(qū)：由于輸入管截止，：由于輸入管截止，故故vO=VDD，處于穩(wěn)定關(guān)態(tài)。，處于穩(wěn)定關(guān)態(tài)。任務(wù)區(qū)任務(wù)區(qū)：PMOS和和NMOS均處于飽和形狀，特性曲線急劇均處于飽和形狀，特性曲線急劇變化，變化，vI值等于閾值電壓值等于閾值電壓Vth。任務(wù)區(qū)任務(wù)區(qū)：負(fù)載管截止，輸入管處于非飽和形狀，所以：負(fù)載管截止，輸入管處于非飽和形狀，

4、所以vO0V，處于穩(wěn)定的開(kāi)態(tài)。，處于穩(wěn)定的開(kāi)態(tài)。表3-5-1 CMOS電路MOS管的任務(wù)形狀表圖3-5-3 CMOS反相器電流傳輸特性vIOVDDiDSVDD+VGS(th)PVGS(th)NV thCMOS反相器的電流傳輸反相器的電流傳輸特性曲線，只在任務(wù)區(qū)特性曲線，只在任務(wù)區(qū)時(shí)，時(shí)，由于負(fù)載管和輸入管都處于飽由于負(fù)載管和輸入管都處于飽和導(dǎo)通形狀，會(huì)產(chǎn)生一個(gè)較大和導(dǎo)通形狀，會(huì)產(chǎn)生一個(gè)較大的電流。其他情況下，電流都的電流。其他情況下，電流都極小。極小。CMOS反相器具有如下特點(diǎn)：反相器具有如下特點(diǎn)：(1) 靜態(tài)功耗極低。在穩(wěn)定時(shí)，靜態(tài)功耗極低。在穩(wěn)定時(shí)，CMOS反相器任務(wù)在任務(wù)反相器任務(wù)在任務(wù)

5、區(qū)區(qū)和任務(wù)區(qū)和任務(wù)區(qū)，總有一個(gè)，總有一個(gè)MOS管處于截止形狀，流過(guò)的電流管處于截止形狀，流過(guò)的電流為極小的漏電流。為極小的漏電流。(2) 抗干擾才干較強(qiáng)。由于其閾值電平近似為抗干擾才干較強(qiáng)。由于其閾值電平近似為0.5VDD，輸，輸入信號(hào)變化時(shí)，過(guò)渡變化峻峭，所以低電平噪聲容限和高電平入信號(hào)變化時(shí)，過(guò)渡變化峻峭，所以低電平噪聲容限和高電平噪聲容限近似相等，且隨電源電壓升高，抗干擾才干加強(qiáng)。噪聲容限近似相等，且隨電源電壓升高，抗干擾才干加強(qiáng)。(3) 電源利用率高。電源利用率高。VOH=VDD，同時(shí)由于閾值電壓隨，同時(shí)由于閾值電壓隨VDD變化而變化，所以允許變化而變化，所以允許VDD有較寬的變化范圍

6、，普通為有較寬的變化范圍，普通為+3+18V。(4) 輸入阻抗高，帶負(fù)載才干強(qiáng)。輸入阻抗高，帶負(fù)載才干強(qiáng)。圖3-5-4 CMOS輸入維護(hù)電路vOVDDTPTNvIC1D2N D1 D1C2PPPNR輸入特性和輸出特性輸入特性和輸出特性(1) 輸入特性輸入特性為了維護(hù)柵極和襯底之間為了維護(hù)柵極和襯底之間的柵氧化層不被擊穿，的柵氧化層不被擊穿，CMOS輸入端都加有維護(hù)電路。輸入端都加有維護(hù)電路。由于二極管的鉗位作用，由于二極管的鉗位作用，使得使得MOS管在正或負(fù)尖峰脈管在正或負(fù)尖峰脈沖作用下不易發(fā)生損壞。沖作用下不易發(fā)生損壞。圖3-5-5 CMOS反相器輸入特性vIOVDDiI1V思索輸入維護(hù)電路

7、后，思索輸入維護(hù)電路后，CMOS反相器的輸入特性如圖反相器的輸入特性如圖3-5-5所示。所示。vO=VOLVDDTNRLvI=VDDTPIOL圖3-5-6 輸出低電平等效電路圖3-5-7 輸出低電平常輸出特性VOL(vDSN)OIOL(iDSN)vI(vGSN)(2) 輸出特性輸出特性a. 低電平輸出特性低電平輸出特性當(dāng)輸入當(dāng)輸入vI為高電平常，負(fù)為高電平常，負(fù)載管截止，輸入管導(dǎo)通，負(fù)載載管截止，輸入管導(dǎo)通，負(fù)載電流電流IOL灌入輸入管，如圖灌入輸入管，如圖3-5-6 所示。灌入的電流就是所示。灌入的電流就是N溝道溝道管的管的iDS，輸出特性曲線如圖，輸出特性曲線如圖3-5-7 所示。所示。輸

8、 出 電 阻 的 大 小 與輸 出 電 阻 的 大 小 與vGSN(vI)有關(guān)，有關(guān)，vI越大，輸出越大，輸出電阻越小，反相器帶負(fù)載才干電阻越小，反相器帶負(fù)載才干越強(qiáng)。越強(qiáng)。VOHVDDTNRLvI=0TPIOH圖3-5-8 輸出高電平等效電路圖3-5-9 輸出高電平常輸出特性vSDPOIOH (iSDP)vGSPVDDb. 高電平輸出特性高電平輸出特性當(dāng)輸入當(dāng)輸入vI為低電平常，負(fù)為低電平常，負(fù)載管導(dǎo)通，輸入管截止，負(fù)載載管導(dǎo)通，輸入管截止，負(fù)載電流是拉電流，如圖電流是拉電流，如圖3-5-8所示。所示。輸出電壓輸出電壓VOH=VDD-vSDP，拉電流拉電流IOH即為即為iSDP，輸出特，輸出

9、特性曲線如圖性曲線如圖3-5-9所示。所示。由曲線可見(jiàn)，由曲線可見(jiàn)，|vGSP|越大，越大，負(fù)載電流的添加使負(fù)載電流的添加使VOH下降越下降越小，帶拉電流負(fù)載才干就越強(qiáng)。小，帶拉電流負(fù)載才干就越強(qiáng)。電源特性電源特性CMOS反相器的電源特性包含任務(wù)時(shí)的靜態(tài)功耗和動(dòng)態(tài)功反相器的電源特性包含任務(wù)時(shí)的靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗非常小，通常可忽略不計(jì)。耗。靜態(tài)功耗非常小，通常可忽略不計(jì)。CMOS反相器的功耗主要取決于動(dòng)態(tài)功耗，尤其是在任務(wù)反相器的功耗主要取決于動(dòng)態(tài)功耗，尤其是在任務(wù)頻率較高時(shí)，動(dòng)態(tài)功耗比靜態(tài)功耗大得多。當(dāng)頻率較高時(shí)，動(dòng)態(tài)功耗比靜態(tài)功耗大得多。當(dāng)CMOS反相器任反相器任務(wù)在第務(wù)在第任務(wù)區(qū)

10、時(shí)，將產(chǎn)生瞬時(shí)大電流，從而產(chǎn)生瞬時(shí)導(dǎo)通功任務(wù)區(qū)時(shí)，將產(chǎn)生瞬時(shí)大電流，從而產(chǎn)生瞬時(shí)導(dǎo)通功耗耗PT。此外，動(dòng)態(tài)功耗還包括在形狀發(fā)生變化時(shí)，對(duì)負(fù)載電容。此外，動(dòng)態(tài)功耗還包括在形狀發(fā)生變化時(shí)，對(duì)負(fù)載電容充、放電所耗費(fèi)的功耗。充、放電所耗費(fèi)的功耗。TP圖3-5-10 CMOS傳輸門(mén)及其邏輯符號(hào)VDDCCvO/vIvI/vOvO/vIvI/vOCCTGCvO/vIvI/vOCTN3.5.33.5.3CMOSCMOS傳輸門(mén)傳輸門(mén)CMOS傳輸門(mén)是由傳輸門(mén)是由P溝道和溝道和N溝道加強(qiáng)型溝道加強(qiáng)型MOS管并聯(lián)互補(bǔ)組管并聯(lián)互補(bǔ)組成。成。當(dāng)當(dāng)C=0V，C=VDD時(shí)，兩個(gè)時(shí)，兩個(gè)MOS管都截止。輸出和輸入之管都截止。輸

11、出和輸入之間呈現(xiàn)高阻抗，傳輸門(mén)截止。當(dāng)間呈現(xiàn)高阻抗，傳輸門(mén)截止。當(dāng)C=VDD，C=0V時(shí)，總有一個(gè)時(shí)，總有一個(gè)MOS管導(dǎo)通，使輸出和輸入之間呈低阻抗，傳輸門(mén)導(dǎo)通。管導(dǎo)通，使輸出和輸入之間呈低阻抗，傳輸門(mén)導(dǎo)通。TP圖3-5-11 傳輸門(mén)高、低電平傳輸情況VDDC=0C=VDDvOvI=VDDTNDSSDCLTPVDDC=0C=VDDvOvITNSDDSCL(a) 高電平傳輸高電平傳輸(b) 低電平傳輸?shù)碗娖絺鬏攤鬏旈T(mén)傳輸高電平信號(hào)時(shí)，假設(shè)控制信號(hào)傳輸門(mén)傳輸高電平信號(hào)時(shí)，假設(shè)控制信號(hào)C為有效電平，為有效電平，那么傳輸門(mén)導(dǎo)通，電流從輸入端經(jīng)溝道流向輸出端，向負(fù)載電那么傳輸門(mén)導(dǎo)通，電流從輸入端經(jīng)溝道流

12、向輸出端，向負(fù)載電容容CL充電，直至輸出電平與輸入電平一樣，完成高電平的傳輸。充電，直至輸出電平與輸入電平一樣，完成高電平的傳輸。假設(shè)傳輸?shù)碗娖叫盘?hào)，電流從輸出端流向輸入端，負(fù)載電假設(shè)傳輸?shù)碗娖叫盘?hào)，電流從輸出端流向輸入端，負(fù)載電容容CL經(jīng)傳輸門(mén)向輸入端放電，輸出端從高電平降為與輸入端一經(jīng)傳輸門(mén)向輸入端放電，輸出端從高電平降為與輸入端一樣的低電平，完成低電平傳輸。樣的低電平，完成低電平傳輸。YVDDT1BTP圖3-5-12 CMOS與非門(mén)TPATNTNT4T3T2YVDDT1B圖3-5-13 CMOS或非門(mén)AT4T3T23.5.43.5.4CMOSCMOS邏輯門(mén)電路邏輯門(mén)電路CMOS與非門(mén)、或

13、非門(mén)與非門(mén)、或非門(mén)當(dāng)輸入信號(hào)為當(dāng)輸入信號(hào)為0時(shí)，與之相連的時(shí)，與之相連的N溝道溝道MOS管截止，管截止，P溝道溝道MOS管導(dǎo)通；反之那么管導(dǎo)通；反之那么N溝道溝道MOS管導(dǎo)通，管導(dǎo)通，P溝道溝道MOS管截止。管截止。YVDDB圖3-5-14 帶緩沖級(jí)的與非門(mén)A上述電路雖然簡(jiǎn)單，但存在一些嚴(yán)重缺陷：上述電路雖然簡(jiǎn)單，但存在一些嚴(yán)重缺陷：(1) 輸出電阻受輸入端形狀的影響；輸出電阻受輸入端形狀的影響；(2) 當(dāng)輸入端數(shù)目增多時(shí)，輸出低電平也隨著相應(yīng)提高，當(dāng)輸入端數(shù)目增多時(shí)，輸出低電平也隨著相應(yīng)提高，使低電平噪聲容限降低。使低電平噪聲容限降低。處理方法：在各輸入端、輸出端添加一級(jí)反相器，構(gòu)成帶處理方

14、法：在各輸入端、輸出端添加一級(jí)反相器，構(gòu)成帶緩沖級(jí)的門(mén)電路。緩沖級(jí)的門(mén)電路。帶 緩 沖 級(jí) 的帶 緩 沖 級(jí) 的與非門(mén)是在或非與非門(mén)是在或非門(mén)的輸入端、輸門(mén)的輸入端、輸出端接入反相器出端接入反相器構(gòu)成的。構(gòu)成的。VDDEN圖3-5-15 三態(tài)輸出CMOS門(mén) 構(gòu)造之一AYVDD1TNTNTPTP三態(tài)輸出三態(tài)輸出CMOS門(mén)門(mén)三態(tài)輸出三態(tài)輸出CMOS門(mén)是在普通門(mén)電路上，添加了控制端和控門(mén)是在普通門(mén)電路上，添加了控制端和控制電路構(gòu)成，普通有三種構(gòu)造方式。制電路構(gòu)成，普通有三種構(gòu)造方式。第一種方式：第一種方式：在反相器根底上添加一對(duì)在反相器根底上添加一對(duì)P溝道溝道TP和和N溝道溝道TN MOS管。管。當(dāng)

15、控制端為當(dāng)控制端為1時(shí)，時(shí)，TP和和TN同同時(shí)截止，輸出呈高阻態(tài)；當(dāng)控時(shí)截止，輸出呈高阻態(tài)；當(dāng)控制端為制端為0時(shí)，時(shí)，TP和和TN同時(shí)導(dǎo)同時(shí)導(dǎo)通，反相器正常任務(wù)。該電路通，反相器正常任務(wù)。該電路為低電平有效的三態(tài)輸出門(mén)。為低電平有效的三態(tài)輸出門(mén)。EN圖3-5-16 三態(tài)輸出CMOS門(mén)構(gòu)造之二AYVDD1TNTPAY&TNTPVDDENTNTP第二種方式和第三種方式：第二種方式和第三種方式：EN圖3-5-17 三態(tài)輸出CMOS 門(mén)構(gòu)造之三AYVDD1TGA圖3-5-18 漏極開(kāi)路輸出門(mén)VDD11&BVDD2RL漏極開(kāi)路輸出門(mén)如圖漏極開(kāi)路輸出門(mén)如圖3-5-18所示，所示，其原理與其

16、原理與TTL開(kāi)路輸出門(mén)一樣。開(kāi)路輸出門(mén)一樣。CMOS電路以其低功耗、高抗干電路以其低功耗、高抗干擾才干等優(yōu)點(diǎn)得到廣泛的運(yùn)用。其任擾才干等優(yōu)點(diǎn)得到廣泛的運(yùn)用。其任務(wù)速度已與務(wù)速度已與TTL電路不相上下，而在電路不相上下，而在低功耗方面遠(yuǎn)遠(yuǎn)優(yōu)于低功耗方面遠(yuǎn)遠(yuǎn)優(yōu)于TTL電路。電路。目前國(guó)產(chǎn)目前國(guó)產(chǎn)CMOS邏輯門(mén)有邏輯門(mén)有CC 4000系列和高速系列和高速54HC/74HC系列，主要性能比較如下：系列，主要性能比較如下：表3-5-2 CMOS門(mén)性能比較P+N+N+N+P+P+N+P+RRWT2T4T6T3T1T5RSP阱阱N襯底襯底VSSS2G2D2D1G1S1vOvIVDD圖3-5-19 CMOS反

17、相器構(gòu)造表示圖3.5.53.5.5CMOSCMOS電路的鎖定效應(yīng)及正確運(yùn)用方法電路的鎖定效應(yīng)及正確運(yùn)用方法CMOS電路的鎖定效應(yīng)電路的鎖定效應(yīng)圖中的圖中的T1T6均為寄生三極管，是產(chǎn)生鎖定效應(yīng)的緣由。均為寄生三極管，是產(chǎn)生鎖定效應(yīng)的緣由。RvIvOVDDVSST5T6RWT1T2RST3T4P阱阱(N襯底襯底)圖3-5-20 CMOS鎖定效應(yīng)等效電路寄生三極管等效寄生三極管等效電路中，電路中，T1和和T2構(gòu)成構(gòu)成了一個(gè)正反響電路。了一個(gè)正反響電路。在在CMOS電路中假設(shè)電路中假設(shè)發(fā)生了發(fā)生了T1、T2寄生三寄生三極管正反響導(dǎo)電情況，極管正反響導(dǎo)電情況，稱為鎖定效應(yīng)，或稱稱為鎖定效應(yīng)，或稱為可控

18、硅效應(yīng)。為可控硅效應(yīng)。為保證為保證CMOS電路不產(chǎn)生鎖定效應(yīng)，電路不產(chǎn)生鎖定效應(yīng)，vI和和vO必需滿足：必需滿足：)(DDDD(BR)DDDDDODDDDID端端擊擊穿穿電電壓壓VVVVVvVVVvV CMOS器件運(yùn)用時(shí)應(yīng)留意的問(wèn)題器件運(yùn)用時(shí)應(yīng)留意的問(wèn)題(1) 輸入電路的靜電防護(hù)輸入電路的靜電防護(hù)措施：運(yùn)輸時(shí)最好運(yùn)用金屬屏蔽層作為包裝資料；組裝、措施：運(yùn)輸時(shí)最好運(yùn)用金屬屏蔽層作為包裝資料；組裝、調(diào)試時(shí)，儀器儀表、任務(wù)臺(tái)面及烙鐵等均應(yīng)有良好接地；不運(yùn)調(diào)試時(shí)，儀器儀表、任務(wù)臺(tái)面及烙鐵等均應(yīng)有良好接地；不運(yùn)用的多余輸入端不能懸空，以免拾取脈沖干擾。用的多余輸入端不能懸空，以免拾取脈沖干擾。(2) 輸入端加過(guò)流維護(hù)輸入端加過(guò)流維護(hù)措施：在能夠出現(xiàn)大輸入電流的場(chǎng)所必需加過(guò)流