實(shí)驗(yàn)七移位寄存器及其應(yīng)用

1、實(shí)驗(yàn)七 移位寄存器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?. 掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。2. 熟悉移位寄存器的應(yīng)用環(huán)形計(jì)數(shù)器。二、實(shí)驗(yàn)原理1. 移位寄存器是一個(gè)具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又有右移的稱為雙向移位寄存器，只需要改變左、右移的控制信號(hào)便可實(shí)現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實(shí)驗(yàn)選用的4位雙向通用移位寄存器，型號(hào)為74LS194或CC40194，兩者功能相同,可互換使用，其邏輯符號(hào)及引腳排列如圖 1所示。圖 1 74LS194的邏輯符號(hào)及其引腳排列其

2、中D、D、D、D為并行輸入端， Q、Q、Q、Q為并行輸出端；S為右移串行輸入端，S為左移串行輸入端，S、S為操作模式控制端；為直接無條件清零端；CP為時(shí)鐘脈沖輸入端。74LS194有5種不同操作模式：即并行送數(shù)寄存，右移（方向由QQ），左移（方向由QQ），保持及清零。S、S和端的控制作用如表 1所示。 表 1 2移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計(jì)數(shù)器；順序脈沖發(fā)生器；串行累加器；可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計(jì)致器和串行累加器的線路及其原理。(1) 環(huán)形計(jì)數(shù)器：把移位寄存器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移

3、位，如圖 2所示，把輸出端Q和右移串行輸入端S相連接，設(shè)初始狀態(tài)QQQQ=1000，則在時(shí)鐘脈沖作用下QQQQ將依次變?yōu)?100001000011000，可見它是具有四個(gè)有效狀態(tài)的計(jì)數(shù)器，這種類型的計(jì)效器通常稱為環(huán)形計(jì)數(shù)器。圖 2電路可以由各個(gè)輸出端輸出在時(shí)間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。圖 2（2）串行累加器（了解內(nèi)容）累加器是由移位寄存器和全加器組成的一種求和電路，它的功能是將本身寄存的數(shù)和另一個(gè)輸入的數(shù)相加，并存放在累加器中。圖 3是由二個(gè)右向移位寄存器、一個(gè)全加器和一個(gè)進(jìn)位觸發(fā)器組成的串行累加器。設(shè)開始時(shí)，被加數(shù)A0AA和加數(shù)B0BB已分別存入N+1位累加數(shù)移位寄存器

4、和加數(shù)移位寄存器。再設(shè)進(jìn)位觸發(fā)器D已被清零。在第一個(gè)CP脈沖到來之前，全加器各輸入、輸出端的情況為：AA，BB，C0，SAB0S，CC。當(dāng)?shù)谝粋€(gè)CP脈沖到來后，S存入累加移位寄存器的最高位，C存入進(jìn)位觸發(fā)器D端，且兩個(gè)移位寄存器中的內(nèi)容都向右移動(dòng)一位。全加器輸出為：SAB十CS，CC。圖 3 串行累加器結(jié)構(gòu)框圖在第二個(gè)脈沖到來后，兩個(gè)移位寄存器的內(nèi)容又右移一位，S存入累加和移位寄存器的最高位，原先存入的S進(jìn)入次高位，C存入進(jìn)位觸發(fā)器Q端，全加器輸出為：SA+B+C, CC。如此順序進(jìn)行，到第N+1個(gè)CP時(shí)鐘脈沖后，不僅原先存入兩個(gè)移位寄存器中的數(shù)已被全部移出，且A、B兩個(gè)數(shù)相加的和及最后的進(jìn)位

5、C也被全部存入累加和移位寄存器中。若需要繼續(xù)累加，則加數(shù)移位寄存器中需再一次存入新的加數(shù)。中規(guī)模集成移位寄存器，其位數(shù)往往以4位居多，當(dāng)需要的位數(shù)多于4位時(shí)，可把幾塊移位寄存器用級(jí)聯(lián)的方法來擴(kuò)展位數(shù)。三、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字電路實(shí)驗(yàn)箱2、雙蹤示波器3、萬用表4、74LS194（CC40194）×1四、實(shí)驗(yàn)內(nèi)容1 測(cè)試74LS194（或CC40194）的邏輯功能 按圖 4接線，即、S、S、S、S、D、D、D、D分別接至邏輯開關(guān)的輸出插口；Q、Q、Q、Q接至LED邏輯電平顯示輸入插口。CP端接（正或負(fù)）單次脈沖源輸出插口。按表992所規(guī)定的輸入狀態(tài)，逐項(xiàng)進(jìn)行測(cè)試。圖 4 741S194

6、邏輯功能測(cè)試 （1）清除：令0，其它輸入均為任意態(tài)，這時(shí)寄存器輸出Q、Q、Q、Q均為0。清除后，置l。（2）送數(shù)：令SS1，送入任意4位二進(jìn)制數(shù)，如DDDDabcd，加CP脈沖，觀察CP0、CP由01、CP由l0三種情況下寄存器輸出狀態(tài)的變化，觀察寄存器輸出狀態(tài)變化是否發(fā)生在CP脈沖的上升沿。（3）右移：清零后，令l，S=0，Sl，由右移輸入端S送入二進(jìn)制數(shù)碼如0100,由CP端連續(xù)加4個(gè)脈沖，觀察輸出情況，記錄之。（4）左移：先清零或預(yù)置，再令l，S=1，S0，由左移輸入S送入二進(jìn)制數(shù)碼如1111，連續(xù)加四個(gè)CP脈沖，觀察輸出端情況，記錄之表 2（5）保持：寄存器預(yù)置任意4位二進(jìn)制數(shù)碼abc

7、d，令l，S=S0，加CP脈沖，觀察寄存器輸出狀態(tài)，記錄之。2. 循環(huán)移位將實(shí)驗(yàn)內(nèi)容1接線參照?qǐng)D 2進(jìn)行改接。用并行送數(shù)法預(yù)置寄存器為某二進(jìn)制數(shù)碼（如0100），然后進(jìn)行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，記入表 3中。表 33累加運(yùn)算(不必做)按圖 3連接實(shí)驗(yàn)電路。、S、S接邏輯開關(guān)輸出插口，CP接單次脈沖源（正脈沖）由于邏輯開關(guān)的數(shù)量有限，兩寄存器并行輸入端DDDD根據(jù)實(shí)驗(yàn)設(shè)備現(xiàn)有條件進(jìn)行接線。兩寄存器的輸出端接至LED邏輯電平顯示輸入插口。（1） 觸發(fā)器置零使74LS74的由低電平變?yōu)楦唠娖健＃?）送數(shù)令SS=1，用并行送數(shù)方法把三位被加數(shù)AAA和三位加數(shù)BBB分別送入累加和移位寄存器

8、A和加數(shù)移位寄存器B中。然后進(jìn)行右移，實(shí)現(xiàn)加法運(yùn)算。連續(xù)輸入4個(gè)CP脈沖，觀察兩個(gè)寄存器輸出狀態(tài)變化，記入表 4中。表 4CPB寄存器A寄存器QQQQQQQQ01234五、實(shí)驗(yàn)預(yù)習(xí)要求1. 復(fù)習(xí)有關(guān)寄存器及累加運(yùn)算的有關(guān)內(nèi)容。2. 查閱74LS194、74LS183、74LS74邏輯線路。熟悉其邏輯功能及引腳排列。3. 在對(duì)74ILS194進(jìn)行送數(shù)后，若要使輸出端改成另外的數(shù)碼，是否一定要使寄存器清零？4. 使寄存器清零，除采用輸入低電平外，可否采用右移或左移的方法？可否使用并行送數(shù)法？若可行，如何進(jìn)行操作？5. 若進(jìn)行循環(huán)左移，圖 4接線應(yīng)如何改接？六、實(shí)驗(yàn)報(bào)告1. 分析表 2的實(shí)驗(yàn)結(jié)果，總

9、結(jié)移位寄存器74LS194的邏輯功能并寫入表格功能總結(jié)一欄中。2. 根據(jù)實(shí)驗(yàn)內(nèi)容2的結(jié)果，寫出4位環(huán)形計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖及波形圖。3. 分析累加運(yùn)算所得結(jié)果的正確性。實(shí)驗(yàn)八、綜合設(shè)計(jì)實(shí)驗(yàn)一、目的：1、綜合應(yīng)用所學(xué)的數(shù)字電路知識(shí)，學(xué)會(huì)查找相關(guān)資料，針對(duì)設(shè)計(jì)提出的任務(wù)要求和使用條件，設(shè)計(jì)制作合理、可靠、經(jīng)濟(jì)、可行的電子產(chǎn)品。2、培養(yǎng)學(xué)生獨(dú)立分析問題、解決問題的能力。3、培養(yǎng)嚴(yán)肅認(rèn)真的工作作風(fēng)和嚴(yán)謹(jǐn)?shù)目茖W(xué)態(tài)度。4、掌握PCB板的設(shè)計(jì)，完成電路連接和調(diào)試方法。二、實(shí)驗(yàn)內(nèi)容：1、明確設(shè)計(jì)任務(wù)、確定設(shè)計(jì)題目2、設(shè)計(jì)電路，選擇器件，電路模擬仿真設(shè)計(jì)功能3、完成電路連接(制作PCB板或用萬能板)，寫出調(diào)試測(cè)試

10、方法4、設(shè)計(jì)報(bào)告撰寫三、設(shè)計(jì)基本步驟1、明確設(shè)計(jì)任務(wù)要求： 充分了解設(shè)計(jì)任務(wù)的具體要求，如性能指標(biāo)、內(nèi)容及要求，明確設(shè)計(jì)任務(wù)。 2、方案選擇： 根據(jù)掌握的知識(shí)和資料，針對(duì)設(shè)計(jì)提出的任務(wù)、要求和條件，設(shè)計(jì)合理、可靠、經(jīng)濟(jì)、可行的設(shè)計(jì)框架，對(duì)其優(yōu)缺點(diǎn)進(jìn)行分析，做到心中有數(shù)。 3、根據(jù)設(shè)計(jì)框架進(jìn)行電路單元設(shè)計(jì)、參數(shù)計(jì)算和器件選擇： 具體設(shè)計(jì)時(shí)可以模仿成熟的電路進(jìn)行改進(jìn)和創(chuàng)新，注意信號(hào)之間的關(guān)系和限制；接著根據(jù)電路工作原理和分析方法，進(jìn)行參數(shù)的估計(jì)與計(jì)算；器件選擇時(shí)，元器件的工作、電壓、頻率和功耗等參數(shù)應(yīng)滿足電路指標(biāo)要求，元器件的極限參數(shù)必須留有足夠的裕量，一般應(yīng)大于額定值的1.5倍，電阻和電容的參數(shù)

11、應(yīng)選擇計(jì)算值附近的標(biāo)稱值。 4、電路原理圖的繪制： 電路原理圖是組裝、焊接、調(diào)試和檢修的依據(jù)，繪制電路圖時(shí)布局必須合理、排列均勻、清晰、便于看圖、有利于讀圖；信號(hào)的流向一般從輸入端或信號(hào)源畫起，由左至右或由上至下按信號(hào)的流向依次畫出各單元電路，反饋通路的信號(hào)流向則與此相反；圖形符號(hào)和標(biāo)準(zhǔn)，并加適當(dāng)?shù)臉?biāo)注；連線應(yīng)為直線，并且交叉和折彎應(yīng)最少，互相連通的交叉處用圓點(diǎn)表示，地線用接地符號(hào)表示。 四、綜合設(shè)計(jì)報(bào)告1、課題名稱2、內(nèi)容摘要3、設(shè)計(jì)內(nèi)容及要求4、比較和選擇的設(shè)計(jì)方案5、單元電路設(shè)計(jì)、參數(shù)計(jì)算和器件選擇6、畫出完整的電路圖。并說明電路的工作原理7、組裝調(diào)試的內(nèi)容，如使用的主要儀器和儀表、調(diào)試電路的方法和技巧、測(cè)試的數(shù)據(jù)和波形并與計(jì)算結(jié)果進(jìn)行