基于Microblaze系統(tǒng)的AD數(shù)據(jù)采樣與實現(xiàn)

1、基于microblaze系統(tǒng)的ad數(shù)據(jù)采樣與實現(xiàn)近年來，技術進展快速，嵌入式應用已經(jīng)深化到金融、航空航天、電信、網(wǎng)絡、工業(yè)控制、信息家電等各個領域。嵌入式系統(tǒng)已經(jīng)無所不在，與人們的日常生活休戚相關。嵌入式系統(tǒng)以微處理器為核心，以計算機技術為基礎，其主要特征是實時性強。針對嵌入式處理器的應用，公司推出了ibm powerpc 405和microblaze兩種32位的嵌入式處理器內(nèi)核，ibmpowerpc 405是嵌入在現(xiàn)場可編程門陣列(filedprogrammable gate array，)中的硬核處理器，而microblaze是采納哈佛(harvard)結構的軟核處理器，可在可編程器件中舉

2、行配置，具有更好的靈便性，適合復雜嵌入式系統(tǒng)的開發(fā)。1 microblaze23軟內(nèi)核內(nèi)部結構microblaze軟內(nèi)核是一種針對xilinx fpga器件而優(yōu)化的功能強火的32位微處理器，適用于全部現(xiàn)產(chǎn)的fpga器件。microblaze軟內(nèi)核和其它外設ip核一起，可以完成可編程系統(tǒng)芯片(sopc)的設計。microblaze軟內(nèi)核采納risc(reduced instruction system computer)架構和哈佛(harvard)結構的32位命令和數(shù)據(jù)總線，內(nèi)部有32個通用寄存器r0r31和2個特別寄存器程序指針(pc)和處理器狀態(tài)寄存器(msr)。microblaze還具有命

3、令和數(shù)據(jù)緩存，全部的命令長度都是32位，有3個操作數(shù)和兩種尋址模式，命令功能劃分有規(guī)律運算，算術運算，分支，存儲器讀寫和特別命令等，命令執(zhí)行的流水線是并行流水線，它分為3級流水線：取指，譯碼和執(zhí)行。microblaze軟內(nèi)核結構1所示。microblaze軟內(nèi)核，片上本地存儲器，標準總線互連以及基于片上外設總線(opb)的外圍設備構成了microblaze嵌入式系統(tǒng)。2 microblaze嵌入式系統(tǒng)開發(fā)流程在用xilinx公司生產(chǎn)的fpga舉行嵌入式設計時，xilinx公司提供嵌入式開發(fā)工具edk，它由xps(xilinxplatform studio)，sdk(software devel

4、opment kit)，creatimport peripheral和xmd(xilinx microprocessordebugger)組成。其中xps是主設計程序平臺，可以實現(xiàn)嵌入式開發(fā)的全部步驟環(huán)節(jié)，其它的軟件工具可以在xps里面挺直調(diào)用。sdk是軟件開發(fā)工具，支持c和c+，主要完成軟件的設計。creatimport peripheral工具實現(xiàn)用戶ip核和cpu的接口設計。xmd主要完成軟件調(diào)試。舉行硬件設計時，edk以ip cote的形式，提供諸如lmb、opb總線接口、外部存儲控制器、sdram控制器、uart中斷控制器、定時器及其他一些外圍設備接口等資源，利用這些資源，用戶能夠輕

5、松構建一個完美的嵌入式處理器系統(tǒng)。舉行相應的軟件設計時，edk提供了外設ip驅(qū)動程序和大量的函數(shù)庫，板級支持包(bsp：board support package)以及完整的操作系統(tǒng)以協(xié)助用戶開發(fā)軟件平臺。當用戶需要定制自己的外設以完成一些特別功能時，用戶可以xilinx公司提供的project navigator ise環(huán)境下，用hdl或者代碼完成用戶ip core的設計，利用xps中提供的creatimport peripheral工具完成創(chuàng)建和導入用戶ip core。利用edk現(xiàn)有的ip core和用戶自定義ip core可以建立一個完美的嵌入式系統(tǒng)。在xps開發(fā)環(huán)境下，完整的開發(fā)流程2

6、所示。mhs和mss文件都是由用戶按照囫圇系統(tǒng)的要求通過edk生成的。其中mhs文件包含了對囫圇microblaze系統(tǒng)組織的描述(包括處理器、總線、外設等)，用戶也可以按照自己的實際狀況修改mhs文件(例如opb_gpio的輸出寬度)，完美系統(tǒng)設計。硬件平臺生成器(platgen)產(chǎn)生囫圇系統(tǒng)的網(wǎng)表，結合約束文件可終于生成可配置文件(.bit)用以下載。mss文件包含了全部外設的驅(qū)動等信息的描述，庫生成器(libgen)通過它產(chǎn)生所需的驅(qū)動，用戶按照這些驅(qū)動文件完成軟件調(diào)度程序，再由mb2gcc工具對調(diào)度程序舉行編譯生成可執(zhí)行程序。最后.bit文件和軟件程序合成下載到開發(fā)板。若程序執(zhí)行不抱負

7、，可以用 xmd舉行軟件調(diào)試，找出問題所在，解決問題完成設計。3 ad數(shù)據(jù)采樣與實現(xiàn)本設計給出了ad數(shù)據(jù)接收、采樣、存儲。天線接收到的信號，經(jīng)過信號斛析，得到了時光信息，產(chǎn)生數(shù)字信號，經(jīng)過30.69mhz 中頻調(diào)制，送入ad_transmit完戰(zhàn)ad采樣，存儲到嵌入在開發(fā)板上的blockram里面，可以通過fpga調(diào)試工具chipscope來觀看ad采樣數(shù)據(jù)。本設計采納的足e元素科技的virtex4系列開發(fā)板，該開發(fā)板上有嵌入的兩個ad數(shù)據(jù)接口(adc0，adc1)，在本設計采納的是adc0。ad采樣是用verilog代碼設計完成的，在ise環(huán)境下驗證勝利，掛載到opb總線上。其硬件平臺3所示

8、。構建試驗的系統(tǒng)資源為：microblaze：系統(tǒng)的核心模塊；lmb總線：(1)ilmb bram cntrl，dlmbbram cntrl內(nèi)部bram控制接口ip，使得microblaze可以通過lmb總線拜訪bram；(2)bram-block(片內(nèi)存儲模塊)，可作為系統(tǒng)的程序存儲空偶爾高速緩存；opb總線：(1)通信接口ip，通過opb-uartlite(串行通信接口)，驅(qū)動uart接口轉換器完成與外部系統(tǒng)如 pc的數(shù)據(jù)通信；(2)用戶接口ip，通過opb總線拜訪 microblaze。天線等外圍設備：天線、信號解析、信號產(chǎn)生器和中頻調(diào)制完成按照解析出的時光信息產(chǎn)生數(shù)字信號，調(diào)制為中頻模

9、擬信號，中頻調(diào)制頻率為30.69mhz。uart端口：通過超級端口觀看軟件凋度程序的執(zhí)行過程。chipscope核：ila核及icon核用來觀看數(shù)據(jù)，icon核控制ila核，ila核銜接所需要觀看的信號的端口。dcm時鐘控制：控制ad采樣速率，本設計采樣頻率為81.84mhz。設計中的硬件描述文件(mhs)即為根據(jù)上面定制的硬件平臺框圖中給出的系統(tǒng)資源編寫的，其部分內(nèi)容如下：給出的mhs文件中，列出了用戶ip ad_transmit 地址，時鐘還有端口銜接狀況，其中ad_transmit_0_ad_din設置為外部端口，銜接到開發(fā)板上fpga相應的adc0端口。chipscope_ila則列出

10、了通過chipscope觀看的信號。軟件描述文什(mss)列出了全部外設的驅(qū)動信息，函數(shù)庫產(chǎn)生器利用這些配置信息，配置相應的驅(qū)動程序函數(shù)庫。用戶按照這些驅(qū)動程序來完成軟件調(diào)度程序，完成軟件設計。本設計主要通過硬件來實現(xiàn)，軟件調(diào)度程序比較容易，流程圖如4所示。完成軟件調(diào)度程序以后，就可以對源程序舉行編澤、匯編和鏈接，生成可執(zhí)行義件，通過在xps中利用工具“data2bram”，將軟件設計中生成的程序代碼作為存儲區(qū)的初始化數(shù)據(jù)，合并到硬件設計中生成的下載配置文件中，終于生成包含軟、硬件設計的fpga下載配置文件“download.bit”，就可以將其下載到芯片中驗證本設計。通過fpga調(diào)試工具chipscope來觀看接收的ad采樣數(shù)據(jù)，本設計中設定了ad數(shù)據(jù)溢出控制，即ad采樣數(shù)據(jù)在-8192+8192之間，ad采樣