基于TLV1562的4通道高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計

1、基于tlv1562的4通道高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計在雷達(dá)雜波對消器設(shè)計中，傳統(tǒng)的辦法是采納中頻對消，即雜波的抑制在中頻上實現(xiàn)。早期的中頻對消器常采納saw和ccd等模擬延時線。因為數(shù)字信號處理所具有的突出優(yōu)點,尤其是數(shù)字的進(jìn)展以及可編程規(guī)律器件功能的日益強(qiáng)大,使得數(shù)字式矢量對消器成為當(dāng)前及今后的主要工作模式。 而對雷達(dá)信號的采集與處理成為最為關(guān)鍵的環(huán)節(jié)，在設(shè)計中筆者挑選了10位高速低功耗可重配置tlv1562，在較低成本下實現(xiàn)了多通道數(shù)據(jù)采集處理。系統(tǒng)設(shè)計與實現(xiàn)系統(tǒng)框圖1所示，以tlv1562為核心的前端采集系統(tǒng)是囫圇系統(tǒng)的一部分。囫圇系統(tǒng)由信號調(diào)理、信號采樣、高速信號處理(數(shù)字對消)以及波

2、形回放等組成。信號調(diào)理是對經(jīng)相干檢波送來的信號舉行壓縮調(diào)節(jié)以滿足tlv1562的采樣電平；信號采樣是完 成模擬信號的數(shù)字化(由tlv1562完成)；高速數(shù)字信號處理是在內(nèi)完成數(shù)字式對消算法；由ad7533構(gòu)成的波形回放部分是將對消處理過的信號送到顯示屏顯示。圖1 雷達(dá)對消器系統(tǒng)框圖信號調(diào)理電路與a/d參考基準(zhǔn)源因為對于規(guī)定的電源avdd，tlv1562的模擬輸入信號的范圍為0.8v(avdd-1.9伏)，所以必需要對相干檢波出來的模擬信號舉行處理，使其滿足要求。設(shè)計中，采納2所示的調(diào)理電路，r4用來調(diào)節(jié)輸入信號sig4的幅度范圍，vr-是由tl431調(diào)節(jié)出來的一個基準(zhǔn)電壓，用來控制信號的直流電

3、壓。圖2 信號調(diào)理電路tlv1562有兩個基準(zhǔn)輸入引腳refp和refm。這兩個引腳上的電平分離是產(chǎn)生滿度和零度讀數(shù)的模擬輸入的上下限。按照要求基準(zhǔn)電壓必需滿足下列條件：vrefp=(vrefp-vrefm)>=0.8v所以設(shè)計中采納圖3所示的基準(zhǔn)設(shè)計。通過調(diào)節(jié)r31和r32，使vrefp與vrefm滿足上訴要求。圖3 基準(zhǔn)電路設(shè)計采集系統(tǒng)cpld與tlv1562的接口時序圖見圖4。distance_pulse是距離門脈沖,周期為512s(80km)或1024s(160km),sample_pulse是采樣開頭脈沖，一旦監(jiān)測到其升高沿采集系統(tǒng)就開頭啟動，start被置為高電平，tlv15

4、62的cs置為低。wr、rd、int的時序圖是tlv1562的內(nèi)部轉(zhuǎn)換模式時序圖。當(dāng)wr浮現(xiàn)兩次低電平后，便完成了對寄存器cr0和cr1的配置，即實現(xiàn)了a/d轉(zhuǎn)換的初始化。a/d轉(zhuǎn)換結(jié)束，輸出低電平信號int有效，信號rd讀取a/d轉(zhuǎn)換結(jié)果并復(fù)位int信號，完成一個轉(zhuǎn)換周期，并開頭預(yù)備下一次轉(zhuǎn)換。圖4 ep1k100與tlv1562的接口時序圖因為tlv1562芯片是可配置a/d轉(zhuǎn)換器，所以如何利用cpld實現(xiàn)對tlv1562的配置與讀寫是關(guān)鍵技術(shù)之一。對于tlv1562的讀寫控制易于實現(xiàn)，而對于其配置，因為是對四通道循環(huán)采集，較為復(fù)雜。在tlv1562中有兩個寄存器需要配置，也就是要有兩次寫

5、，而每次配置的數(shù)據(jù)還不一樣，所以應(yīng)當(dāng)在每次寫的時候都應(yīng)相應(yīng)的提供數(shù)據(jù)。囫圇配置過程用語言采納有限狀態(tài)機(jī)的方式來實現(xiàn)。定義5個狀態(tài)：st0，st1，st2，st3，st4，st0是空閑態(tài)，st1，st2，st3，st4是對應(yīng)相應(yīng)采集通道的狀態(tài)，indexreg10是用來監(jiān)測寫信號的第幾次寫的標(biāo)識碼。 程序如下：type states is (st0,st1,st2,st3，st4);signal current_state,next_state :states :=st0;signal indexreg:std_logic_vector(1 downto 0);signal chanel_data: std_logic_vector(9 downto 0);beginindexregad_end ad_end ad_end ad_end next_state ad_end結(jié) 語文中詳述了基于tlv1562和ep1k100的多