南理工DSP應用技術(shù)實驗三

1、DSP應用技術(shù)實驗報告<三> 題目： DSP應用技術(shù)實驗報告 院系： 電子工程與光電技術(shù)學院 姓名（學號）： 指導教師： 李彧晟 實驗日期： 2015年12月5號 實驗三 DSP 數(shù)據(jù)采集一、實驗目的1、熟悉DSP的軟硬件開發(fā)平臺2、掌握TMS320F2812的ADC外設的使用3、熟悉TMS320F2812的中斷的設置4、掌握代碼調(diào)試的基本方法二、實驗儀器計算機，C2000 DSP教學實驗箱，XDS510 USB仿真器，示波器，信號源三、實驗內(nèi)容建立工程，編寫DSP的主程序，并對工程進行編譯、鏈接，利用現(xiàn)有DSP平臺實現(xiàn)數(shù)據(jù)的采集、存儲以及模擬還原，通過圖表以及示波器觀察結(jié)果。四、

2、實驗準備（1）程序流程為實現(xiàn)DSP的數(shù)據(jù)采集存儲以及模擬的還原，必須依賴于ADC、DSP以及 DAC三大基本部件，而TMS320F2812芯片上集成了外設ADC，因此實現(xiàn)該功能較為簡單，數(shù)據(jù)采集的工作可以由DSP單獨完成，只需要對相關(guān)外設進行配置。模擬還原由DSP2000實驗箱中DAC1（AD768）來完成。TMS320F2812中的ADC外設與DSP的通信可以通過查詢方式或中斷方式，在此，我們采用ADC 的中斷功能實現(xiàn)數(shù)據(jù)的交換。TMS320F2812中ADC的轉(zhuǎn)換頻率和采樣頻率可以獨立設置，分別位于ADC外設模塊和事件管理器模塊中，因此要使ADC工作，必須掌握ADC外設和事件管理器外設中的

3、相關(guān)設置。由此可得程序流程如圖1所示。圖1 程序流程圖（2）DSP初始化一般而言，DSP要正常工作，必須首先設置時鐘，時鐘確定了DSP工作主頻。TMS320F2812中時鐘設置大致分為三個主要寄存器，它們分別是鎖相環(huán)控制寄存器（PLLCR）、外設時鐘使能控制寄存器（PCLKCR）和外設時鐘預定標設置寄存器（HISPCP、LOSPCP）。1、PLLCR寄存器（地址0x7021）PLLCR寄存器用于改變PLL的鎖相環(huán)倍頻值，輸出CLKIN用于DSP內(nèi)部的主頻，控制DSP指令執(zhí)行周期以及外設輸入時鐘。圖2 PLLCR寄存器說明2、PCLKCR寄存器（地址0x701C）外設時鐘使能控制器用于控制片上各

4、種外設時鐘的工作狀態(tài)，禁止外設時鐘能夠有效降低DSP功耗。若程序中使用某外設功能，則必須使能該外設時鐘。當該位置1時，相應的外設時鐘被使能。圖3 時鐘控制寄存器3、外設時鐘預定標設置寄存器HISPCP（地址0x701A）和LOSPCP（地址0x701B）寄存器分別用來配置高速和低速外設時鐘。圖4 外設時鐘預定標設置寄存器（3）模數(shù)轉(zhuǎn)換器（ADC）TMS320F2812內(nèi)部有一個16通道、采樣精度為12bit的ADC模塊，分別為事件管理器A和事件管理器 B服務。這16通道可配置兩個獨立的8通道模塊，具有同步采樣和順序采樣模式，模擬輸入范圍03V，最快轉(zhuǎn)換時間為80ns，具有多個觸發(fā)源用于啟動AD

5、的轉(zhuǎn)換，采用靈活的中斷控制。ADC工作流程如圖11.5所示。圖5 ADC工作流程ADC模塊的初始化包括設置外設的部件的上電、復位、時鐘設定、觸發(fā)源的設置、中斷設置、運行模式的設置以及采樣通道的設置。這些設置分別在ADCTRL1、ADCTRL2、ADCTRL3和ADCMAXCONV 寄存器中。下面將會具體介紹。當啟動信號轉(zhuǎn)換信號SOC達到后，ADC啟動，首先將 MAX CONVn數(shù)值自動加載到SEQ CNTRn中，一次啟動信號ADC轉(zhuǎn)換的次數(shù)為MAX CONVn1。轉(zhuǎn)換按照預先設定的順序進行（由ADCCHCELSEQn確定）轉(zhuǎn)換的結(jié)果依次寫入到ADCRESULTn寄存器中。當所有轉(zhuǎn)換完成后（即當

6、SEQ CNTRn值為0時），ADC工作方式取決于ADCTRL1寄存器中連續(xù)運行模式位（CONT RUN）。若該位為 1，則轉(zhuǎn)換再次開始。因此，必須保證在下次轉(zhuǎn)換完成之前讀取ADCRESULTn的數(shù)值。若該位為0，則SEQ CNTRn繼續(xù)保持為0值，等待下一次啟動觸發(fā)信號的到達。由于在SEQ CNTRn每次到達0時，中斷標識位都會被置1。因此，可以在中斷服務子程序中，復位ADCTRL2中的RST SEQn位，這將使得下次轉(zhuǎn)換重新開始。由于TMS320F2812的ADC為多通道ADC，因此其保持時間、轉(zhuǎn)換時間和采樣間隔不同。采樣保持時間和轉(zhuǎn)換時間的時鐘產(chǎn)生如下圖6所示。圖6 ADC的時鐘鏈路AD

7、C CLK為轉(zhuǎn)換時間，SH clock/pulse為采樣保持時間。圖中各模塊都是 ADC相關(guān)寄存器中的設置位。ADC相關(guān)控制寄存器如下所述。1、ADCTRL1（地址0x7100）圖7 ADCTRL1寄存器2、ADCTRL2（地址0x7101）圖8 ADCTRL2寄存器3、ADCTRL3（地址0x7118）圖9 ADCTRL3寄存器ADC支持三個獨立的供電電源，每一個可以通過ADCTRL3寄存器的獨立位來控制。ADC外設要正常工作，必須使ADCBGRFDN1:0、ADCPWDN這三位都置1。4、ADC狀態(tài)和標志寄存器ADCST（地址0x7119）圖10 ADC寄存器和標志寄存器5、最大轉(zhuǎn)換通道寄

8、存器ADCMAXCONV（地址0x7102）圖11 最大轉(zhuǎn)換通道寄存器ADCMAXCONVMAX CONVn：一次啟動觸發(fā)信號ADC的最大轉(zhuǎn)換次數(shù)為MAXCONVn1。6、ADC輸入通道選擇控制寄存器ADCCHSELSEQn每一個4 位域的數(shù)值CONVnn，都可以為自動轉(zhuǎn)換選擇16個模擬輸入通道中的一個，如下表1所示。圖12 輸入通道選擇控制寄存器表1 CONVnn 數(shù)值與ADC輸入通道關(guān)系與ADC外設模塊相關(guān)的寄存器及地址如下表2所示。表2 ADC模塊寄存器ADC模塊具體工作原理以及設置可參見TMS320x281x Analog-to-Digital Converter(ADC) Refer

9、ence Guide等相關(guān)資料。（4）事件管理器TMS320F2812片內(nèi)集成了兩個事件管理器EVA和EVB，他們具有完全相同的結(jié)構(gòu)和功能，內(nèi)部包含通用定時器、全比較/PWM單元、捕獲單元以及正交編碼脈沖（QEP）電路。具體內(nèi)容可參見相關(guān)資料，在此只介紹與ADC相關(guān)的通用定時器。每個事件管理器模塊有兩個通用定時器（GP Timer），在GPTCONA/B寄存器中可以定義ADC的啟動觸發(fā)信號由通用定時器的事件來產(chǎn)生，比如這些事件可以是下溢、比較匹配或周期匹配，下溢是指定時器計數(shù)器（TxCNT）的數(shù)值為0，比較匹配是指TxCNT與比較寄存器（TxCMPR）中的數(shù)值相等，周期匹配是指TxCNT與周期

10、寄存器（TxPR）中的數(shù)值相等。這一特性允許在沒有CPU 干涉的情況下，實現(xiàn)通用定時器事件和模數(shù)轉(zhuǎn)換啟動操作的同步。每個通用定時器有4種可選的操作模式：1.停止/保持模式；2.連續(xù)遞增計數(shù)模式；3.定向的增/減計數(shù)模式；4.連續(xù)增/減計數(shù)模式。定時器控制寄存器TxCON中相應的模式位決定了通用定時器的計數(shù)模式。定時器的使能位為TxCON6，可以使能或禁止定時器的計數(shù)操作。當定時器被禁止時，定時器的計數(shù)器操作將停止。當定時器被使能時，定時器將按照寄存器TxCON中的相應位（TxCON1211）設定的計數(shù)模式并開始計數(shù)。(1) 停止/保持模式在這種模式下，通用定時器的操作將停止并保持其當前狀態(tài)，定

11、時器的計數(shù)器、比較輸出和預定標計數(shù)器都保持不變。(2) 連續(xù)遞增計數(shù)模式在這種模式下，通用定時器將按照已定標的輸入時鐘計數(shù)，直到定時器計數(shù)器的值和周期等存器的值匹配為止。在發(fā)生匹配之后的下一個輸入時鐘的上升沿，計數(shù)器被復位為0，并開始下一個計數(shù)周期。定時器計數(shù)器與周期寄存器發(fā)生匹配后再過一個CPU時鐘周期，周期中斷標志將被置位。如果外設中斷沒有被屏蔽，將會產(chǎn)生一個外設中斷請求。如果GPTCONA/B寄存器的相應位將定時器的周期中斷定義為ADC（模/數(shù)轉(zhuǎn)換）啟動信號，那么在周期中斷標志被設置的同時，會向ADC模塊發(fā)出一個ADC啟動信號。除了第一個計數(shù)周期外，定時器的周期時間為(TxPR)+1個定

12、標后的時鐘輸入周期。(3) 定向的增/減計數(shù)模式通用定時器在定向的增/減計數(shù)模式中，將根據(jù)TDIRA/B引腳的輸入，對定標后的時鐘進行遞增或遞減計數(shù)。當引腳TDIRA/B保持為高電平時，通用定時器進行遞增計數(shù)，直到計數(shù)值等于周期寄存器的值（或0xFFFF，如果計數(shù)器初值大于周期寄存器的值）。當定時器的值等于周期寄存器的值（或0xFFFF）時，如果引腳TDIRA/B仍保持為高電平，定時器的計數(shù)器將復位為0并繼續(xù)重新遞增計數(shù)到周期寄存器的值。當引腳TDIRA/B保持為低電平時，通用定時器將遞減計數(shù)直到計數(shù)值為0。當定時器的值遞減計數(shù)到0時，如果引腳TDIRA/B仍保持為低電平，那么定時器會重新將周

13、期寄存器的值載入計數(shù)器，從而開始下一個遞減計數(shù)周期。在定向的增/減計數(shù)模式中，周期、下溢和上溢中斷標志位，中斷以及相關(guān)的操作都會根據(jù)各自的事件而產(chǎn)生，這與連續(xù)遞增計數(shù)模式是一樣的。(4) 連續(xù)增/減計數(shù)模式這種工作模式與定向的增/減計數(shù)模式一樣，但是，在連續(xù)增/減計數(shù)模式下，引腳TDIRA/B的狀態(tài)對計數(shù)的方向沒有影響。定時器的計數(shù)方向僅在定時器的值達到周期寄存器的值時（或0xFFFF，如果定時器的初始值大于周期寄存器的值），才從遞增計數(shù)變?yōu)檫f減計數(shù)。當計數(shù)器的值遞減至0時，定時器又從遞減計數(shù)變?yōu)檫f增計數(shù)。在這種工作模式下，除了第一個周期外，定時器的周期都是2×(TxPR)個定標的輸

14、入時鐘周期。如果開始計數(shù)時，定時器計數(shù)器的初始值為0，那么第一個計數(shù)周期的時間就與其他的周期一樣。在連續(xù)增/減計數(shù)模式下，周期、下溢和上溢中斷標志位，中斷以及相關(guān)的操作都根據(jù)各自的事件產(chǎn)生，這和連續(xù)遞增計數(shù)模式一樣。在連續(xù)增/減計數(shù)模式下，定時器的計數(shù)方向由GPTCONA/B寄存器中的相應位確定：1表示遞增計數(shù)，0表示遞減計數(shù)。在實驗中，我們采用的是連續(xù)增計數(shù)模式，當發(fā)生周期匹配時，觸發(fā)ADC的采樣啟動信號。通用定時器中的寄存器及其地址如表3所示：表3 EVA/EVB通用定時器相關(guān)寄存器1.定時器計數(shù)器寄存器TxCNT（x1，2，3或4）：保存當前時刻定時器 x 的計數(shù)值，16bit；2.定時

15、器的比較寄存器TxCMPR（x1，2，3或4）：存放定時器x的比較值，16bit；3.定時器的周期寄存器TxPR（x1，2，3或4）：存放定時器的周期值，16bit；4.定時器的控制寄存器TxCON（x1，2，3或4）：單個通用定時器的控制寄存器決定一個通用定時器的操作模式。如下圖13所示，描述了TxCON寄存器各位的含義。圖13 TxCON寄存器（x1，2，3，4）通用定時器控制寄存器 GPTCONA/B：全局通用定時器控制寄存器（GPTCONA/B）規(guī)定了發(fā)生各種定時事件時通用定時器所采用的動作及其計數(shù)方向。圖14 全局通用定時器控制寄存器GPTCONA/B一般以A為后綴的寄存器對應事件管

16、理A的控制位，以B為后綴的寄存器對應事件管理B的控制位，兩者的布局往往是一致的，只不過各位對應的定時器不一樣，如果在GPTCONA中用來控制定時器1的，在GPTCONB中相應的位就是用來控制定時器3的。其余依次類推。EVA和EVB模塊具體工作原理以及設置可參見TMS320x281x Event Manager (EV) Reference Guide等相關(guān)資料。（5）TMS320F281x中斷系統(tǒng)TMS320F281x的外設中斷擴展（PIE）單元通過少量中斷輸入信號的復用來擴展大量的中斷源，PIE單元支持多達96個獨立的中斷，這些中斷以8個為一組進行分類，每組中的所有中斷共用一個CPU級中斷（

17、INT1INT12）。96個中斷對應的中斷向量表存儲在專用RAM區(qū)域中。PIE向量表用來存儲系統(tǒng)中每個中斷服務程序（ISR）的入口地址。一般來說，在設備初始化時就要設置PIE向量表，并可在程序執(zhí)行期間根據(jù)需要對其進行更新。在實驗中，當我們設置VMAP1（ST1寄存器的bit3），ENPIE1（PIECTRL 寄存器的bit0）后，TMS320F2812的中斷向量表地址范圍0x000D000x000DFF。例如外設模塊ADC使用的中斷ADCINT向量地址為0x000D4A。TMS320F281x的中斷分為三個級別：外設級，PIE級和CPU級。每個片內(nèi)外設的各個中斷信號都具有自己的中斷標志寄存器和

18、中斷使能寄存器，例如ADC 中的INT ENA SEQ1位就是ADC的中斷使能位，其標志為在ADCST中。PIE單元將中斷分為12組，每組8個中斷。一旦片內(nèi)外設向PIE發(fā)出中斷請求，對應的外設中斷標志寄存器PIEIFRx.y就會被置位，如果外設中斷使能寄存器PIEIERx.y為1（即被使能），當前外設中斷應答寄存器PIEACKx.y為0，PIE就會向CPU級發(fā)出中斷請求。CPU級中斷接受到PIE的中斷，會立即置位CPU中斷標志寄存器IFR相應位，并判斷CPU中斷使能寄存器IER中相應位是否被使能，以及全局中斷IMTN是否被允許，若滿足條件，則對應的中斷向量表中的地址被加載到程序計數(shù)器PC中。在

19、退出中斷服務程序時，為確保下次中斷服務能夠被可靠的執(zhí)行，務必人工清除相應的中斷標志位，其標志位也分為三個級別，分別是外設級中斷應答標志，PIE級中斷應答標志PIEACK以及CPU級中斷標志IFR。由此可見，要想正確使用中斷，首先應該合理設置中斷向量表，在對應地址填入中斷服務子程序的入口地址。其次，必須對上述三個級別的中斷作出正確的設置。比如實驗中，要想實現(xiàn)CPU利用中斷方式讀取ADC的采樣數(shù)據(jù)，必須使能ADC外設的中斷，其次使能外設使能寄存器PIEIER1.6，保證中斷發(fā)生時 PIEACK1.6位清零，最后使能CPU中斷使能寄存器IER中的INT1，以及全局中斷使能位INTM。這些工作必須在系

20、統(tǒng)初始化時完成。退出中斷服務程序前，清除ADCST中的INT SEQ1以及相應的PIEACKx。PIE配置控制寄存器如下表4所示。表4 PIE相關(guān)寄存器1、PIE中斷寄存器圖15 PIE中斷寄存器2、PIE中斷應答寄存器 PIEACK圖16 PIE中斷應答寄存器PIEACK3、PIE中斷標志寄存器 PIEIFR圖17 PIE中斷使能寄存器（x=1,.,12）向相應的位寫1，就可以使能對應的外設中斷；寫0禁止對應外設中斷。4、CPU 級中斷使能寄存器 IER圖18 CPU中斷使能寄存器IER其中RTOSINT為實時操作系統(tǒng)中斷使能位，DLOGINT為數(shù)據(jù)日志中斷使能位，INTx為CPU中斷，當位

21、標志是1時，相應中斷被使能。關(guān)于CPU中斷設置的詳細內(nèi)容參見TMS320x281x System Control and Interrupts Reference Guide等資料。五、實驗步驟1、設備檢查2、啟動集成開發(fā)環(huán)境3、新建工程4、建立工程（Build）5、加載程序6、連接外部電路7、調(diào)試程序8、運行程序六、實驗結(jié)果1、數(shù)碼管顯示利用數(shù)碼顯示管，在DSP初始化子模塊后添加語句或者編寫子程序，使之能夠顯示實驗者學號。同實驗二，首先根據(jù)字符定義數(shù)碼管的顯示碼，然后在初始化LED程序中，對8個數(shù)碼管依次寫入“02363738”，以實現(xiàn)顯示日期的功能。顯示的結(jié)果如圖4所示。圖19 數(shù)碼管顯示

22、學號2、信號波形指出信號波形的存儲地址，作圖顯示。并改變信號源頻率，觀察示波器上輸出。波形存儲在DAOUT中，首地址為0x00002900，如圖20所示。圖20 波形存儲地址利用作圖工具，顯示采集到的1024個點的波形數(shù)據(jù)，如圖21所示。圖21 存儲波形數(shù)據(jù)然后，改變信號源輸入信號的頻率，來觀察示波器的輸出。當信號源輸入頻率為500Hz的正弦波時，示波器顯示頻率為500.026Hz圖22 信號源頻率為500Hz時示波器顯示波形當信號源輸入頻率為1KHz的正弦波時，示波器顯示頻率為0.99998KHz圖23 信號源頻率為1KHz時示波器顯示波形當信號源輸入頻率為2KHz的正弦波時，示波器顯示頻率

23、為1.9998KHz圖24 信號源頻率為2KHz時示波器顯示波形當信號源輸入頻率為2.5KHz的正弦波時，示波器顯示頻率為2.482KHz圖25 信號源頻率為2.482KHz時示波器顯示波形根據(jù)不同的信號源輸入頻率對應的輸出正弦波頻率，列表如下：信號源輸入頻率/KHz輸出正弦波信號頻率/KHz0.50000.50001.00000.99992.00001.99982.50002.4820表5 信號源輸入頻率與示波器顯示頻率對比可見信號經(jīng)過AD和DA后，輸出的信號頻率與輸入信號的頻率很接近。在信號源頻率大于2KHz以后，波形已經(jīng)出現(xiàn)階梯狀失真，這是由于缺少濾波器進行濾波所致（此時的采樣頻率約為9

24、.3KHz）。3、軟、硬件驗證ADC的采樣頻率（1）軟件驗證通過定時器時鐘頻率來改變采樣頻率，即改變EvaRegs.T1CON.bit.TPS的值，便可改變采樣頻率，如圖26所示。圖26 改變采樣頻率的寄存器設置通過改變EvaRegs.T1CON.bit.TPS的值，改變采樣頻率，作出信號波形圖，計算每個周期內(nèi)共有多少點，點數(shù)與信號源輸入波形頻率的乘積便是采樣頻率。設置信號源輸入50Hz的正弦信號，具體操作結(jié)果如下：當TPS的值定義為7時，采集到的波形如下所示，每個周期內(nèi)采集點數(shù)為184，采樣頻率為9.2KHz。圖27 TPS=7時存儲波形數(shù)據(jù)當TPS的值定義為6時，采集到的波形如下所示，每個

25、周期內(nèi)采集點數(shù)為374，采樣頻率為18.7KHz。圖28 TPS=6時存儲波形數(shù)據(jù)當TPS的值定義為5時，采集到的波形如下所示，每個周期內(nèi)采集點數(shù)為732，采樣頻率為36.6KHz。圖29 TPS=5時存儲波形數(shù)據(jù)（2）硬件驗證硬件驗證的方法為在中斷服務程序開始時，輸出高電平；在中斷服務程序結(jié)束時，輸出低電平。得到的數(shù)據(jù)經(jīng)過示波器輸出顯示，得到高電平部分為AD采樣時間，而輸出信號的周期則為采樣時間間隔。中斷服務程序的編寫如下所示：圖30 硬件驗證采樣頻率的中斷服務程序當TPS的值定義為7時，示波器輸出顯示如下，采樣頻率為9.2KHz。圖27 TPS=7時示波器顯示當TPS的值定義為6時，示波器輸出顯示如下，采樣頻率為18.60