高密度封裝進(jìn)展（之一）

1、高密度封裝進(jìn)展（之一）         由作者編寫的電子封裝工程及高密度封裝基板（與林全堵、祝大同共同編寫）兩書將于2003年7月由清華大學(xué)出版社出版。2003年3月2003年5月，作者再一次到日本考查，并連續(xù)第6次參加由IMAPS Japan(Infernafional Microelectronics and Packaging Sociefy Japan)/JIEP(Japan Institute of Electronics Packaging)和IEEE CPMT(Components,Packaging

2、,and Manufacturing Technologg)Society Japan組織，在東京舉行的2003 ICEP(International Conference on Electronics Packaging;2003電子封裝國(guó)際會(huì)議)。發(fā)現(xiàn)電子封裝在先進(jìn)工業(yè)國(guó)家的發(fā)展速度之快，令人驚異。    上世紀(jì)80年代，日本曾提出“半導(dǎo)體技術(shù)立國(guó)”。在80年代中期到1993年前后，日本的半導(dǎo)體產(chǎn)業(yè)曾領(lǐng)先于美國(guó)，獨(dú)占世界鰲頭。目前，日本又提出“封裝技術(shù)之國(guó)”，力圖在微電子領(lǐng)域奪回被美國(guó)搶去的領(lǐng)先地位，足見日本對(duì)電子封裝技術(shù)的重視。 

3、0;  現(xiàn)將作者本次赴日考查及參加2003ICEP電子封裝國(guó)際會(huì)議的所見所聞，以高密度封裝進(jìn)展的總題目，涉及若干領(lǐng)域，連續(xù)發(fā)表，作為上述兩本書的補(bǔ)充，以讀者。B元件全部埋置于基板內(nèi)部的系統(tǒng)集成封裝/B(Multi Device Sub-assemblie Embedding all Passive and Active Components in Substrate)    伴隨輕薄短小、高性能便攜電子設(shè)備的急速增加，將電子元器件埋置于基板內(nèi)部的所謂后SMT（post-SMT）封裝技術(shù)已初見端睨。目前，雖然是以埋置R、C、L等無源元件

4、為主，但近年來，將芯片等有源元件，連同元源元件全部埋置于基板內(nèi)部的終極三維封裝技術(shù)也在迅速進(jìn)展之中。   1驅(qū)動(dòng)高密度封裝快速發(fā)展的兩個(gè)車輪發(fā)展，第一個(gè)車輪是以手機(jī)為代表的便攜電子設(shè)備向小型、輕量、薄型方向的進(jìn)步，電子封裝必須適應(yīng)其發(fā)展；第二個(gè)車輪是高集成度、超微細(xì)化半導(dǎo)體IC元件性能的提高，電子封裝必須滿足其需求。    關(guān)于前者，除了IC卡等超薄形封裝必不可少外，即使是微機(jī)、筆記本電腦、手機(jī)、數(shù)碼相機(jī)、PDA等，對(duì)封裝小型、輕量化的要求也有增無減。從這種意義上講，超薄型封裝的重要性不言而譽(yù)。圖1表示采用薄形封裝的電子設(shè)備

5、的實(shí)例。    關(guān)于后者，如圖2年示，半導(dǎo)體IC元件的特征尺寸正向亞0.1um進(jìn)展.。與此相應(yīng)，半導(dǎo)體快速提高。但是，這種發(fā)展都大大受制于電子封裝。從現(xiàn)狀看，電子封裝100um的“特征尺寸”比之半導(dǎo)體芯片0.1um的特征尺寸要大本個(gè)數(shù)量級(jí)。由SMT技術(shù)將電子元器件實(shí)裝在基板上的傳統(tǒng)技術(shù)已拖住半導(dǎo)體IC元件快速發(fā)展的后腿。因此，急需開發(fā)將IC芯片及其他元件封裝在數(shù)微米及數(shù)十微米范圍內(nèi)的新型封裝技術(shù)。    被人們知名人士為芯片上系統(tǒng)的SoC（System on Chip），即系統(tǒng)LSI，是，將一個(gè)電子系統(tǒng)制作在同一塊

6、芯片上。但是，這種方法有很大的局限性。自先，SoC并不適用于所有的電路。而且，即使制作在同一塊IC芯片上，隨著半導(dǎo)體芯片特征尺寸逐漸接近到0.1um，若原來的工藝路線，在微細(xì)化技術(shù)的延長(zhǎng)線上將遇到如圖2所示，難以跨越的壁壘。換句話說，采用現(xiàn)有的半導(dǎo)體工藝技術(shù)，要實(shí)現(xiàn)0.1um以下的特征寬度幾乎是不可能。為此，必須采用新的工藝和材料。例如，用金屬鑲嵌工藝（damassin）在溝槽（trench），內(nèi)埋置Cu，代替?zhèn)鹘y(tǒng)的二維布線，從而使布線導(dǎo)體電阻有效降低；開發(fā)介電常數(shù)小于2的超低介電常數(shù)絕緣層；采用SOI結(jié)構(gòu)及引入SoGe半導(dǎo)體材料等。    如此說來，半

7、導(dǎo)體芯片在進(jìn)步向高集成度發(fā)展的過程中，僅靠芯片上系統(tǒng)（SoC：System On Chip）并不能解決所有問題。今后，隨著工作頻率的不斷提高，以克服EMI（electromagneticinterference）為中心，必然會(huì)采用更多的無源元件。從而，充分利用布線板，將多個(gè)元件高密度且最短距離地封裝，就顯得格外重要。傳統(tǒng)的封裝方式為實(shí)現(xiàn)這一目的，已經(jīng)或正在采取各種各樣的措施。例如：IC封裝及無源元件的小型化、端子密節(jié)距化、元件復(fù)合化、基板布線圖形微細(xì)化、互連孔經(jīng)微細(xì)化、密節(jié)距微互聯(lián)技術(shù)等等。但是，所有這些無一不是針對(duì)IC元件及無源無件搭載在基板上，通過互連線連接的傳統(tǒng)封裝方式。如圖2所示，靠這

8、種傳統(tǒng)封裝，即使在其延長(zhǎng)線上，布線寬度/布線距離充其量能百葉窗到數(shù)十um水平，這對(duì)于更高速回路來說，與IC目樣，會(huì)遇到由布線阻抗等引發(fā)的各種問題。    現(xiàn)在看來，避免上述問題的理想方案是，將需要搭載的所有元器埋置在基板內(nèi)部，做成一體化結(jié)構(gòu)。這樣做不僅能實(shí)現(xiàn)小型、薄型封裝，還可以保證元件電極間的距離達(dá)到最短。    近年來，電子元器件和印制線路板正發(fā)生日新月異的變化。IC元件在實(shí)現(xiàn)了超小型封裝（如CSP）之后，一部分存儲(chǔ)器元件等正在向三維（如采用芯片疊層、封裝疊層、硅圖片疊）封裝方向發(fā)展。  &

9、#160; 與此同時(shí)，元源元件正從片式元件向陶瓷復(fù)合部件方向轉(zhuǎn)變。其中，搭載IC芯片的埋置無源無件的基板模塊，作為高密度封裝發(fā)展的方向，發(fā)展日趨活躍。而且，這些在陶瓷系統(tǒng)中已基本成熟的前提下，正逐漸在樹脂系基板系統(tǒng)中轉(zhuǎn)移并推廣。特別是，還出現(xiàn)了將無源及有源元件全部埋置于基板內(nèi)部的的終極三維封裝形式。    即使是SI芯片本身，為適應(yīng)這種形式的發(fā)展，也正發(fā)生著一些變化。一方面芯片中集成無源元件，從而構(gòu)成集成有無源元件的集成芯片；另一方面，芯片做成便于埋置于基板內(nèi)部的系統(tǒng)集成封裝創(chuàng)造了條件。下面，就高密度封裝在這方面的進(jìn)展加以介紹。2電子元器件及封

10、裝的發(fā)展動(dòng)向    在電子元器件向輕薄生龍活虎短小化及高性能、多功能的發(fā)展進(jìn)程中，IC封裝不斷進(jìn)展：以單芯片封裝來說，已從QFP及TCP向BGA、CSP等小型化進(jìn)展，隨著硅圓片級(jí)CSP（WLP CSP）的出現(xiàn)，已實(shí)現(xiàn)與裸芯片尺寸完全一致的超小型封裝（見圖3（a）（d）；而且，通過將不同種芯片二維或三維組裝在一起（MCP：muhi-chip package），構(gòu)成一個(gè)多芯征組件（MCM），近年來又有新的進(jìn)展（見圖3（e）（i）；與此同時(shí)，將所有上述元件及電路制作在同一芯片（SOC）的系統(tǒng)LSI（見圖3（j），研究開發(fā)也相當(dāng)活躍。但是，系統(tǒng)LSI設(shè)計(jì)復(fù)雜，開

11、發(fā)時(shí)間長(zhǎng)，顯然不適合于短壽命期及少量、多品種制品。此外，也難以滿足用永及時(shí)采用新功能IC的要求。由此看來，采用MCP及MCM等多芯片封裝形式是必然趨勢(shì)。    上述的三維MCP（圖3（g）（i）中，由24個(gè)芯片疊層在一起的封裝制品已經(jīng)面市，成功用于手機(jī)中，且不可或缺。在今后的12年中，56塊芯片疊層的制品也會(huì)出現(xiàn)。由于在同一封裝中疊層再多的芯片越來越困難，可以將芯片疊層封裝與薄型封裝疊層相組合。富士通公司已開發(fā)出將8塊芯片三維疊裝在一起的形式（圖3（i）。而且，與新的芯片減薄工藝相結(jié)合，可以將芯片厚度減薄到25mm。這樣，8塊芯片疊裝在一起的高度僅為2.

12、0 mm.按照這種方法,不久將有10塊芯片疊裝在一起的封裝產(chǎn)品問世.   不僅是為了超小型、高密度化，而且 充分發(fā)揮半導(dǎo)體IC的性能方面，也迫切要求IC芯片三維封裝。今后，這種形式的封裝制品會(huì)急速增加。    再?gòu)臒o源元件講，C、R、L等片式元源元件的尺寸正不斷縮小。1996年前后問世的0630（0.6 mm×0.3 mm）型片式元件正成為手機(jī)等便攜類電子設(shè)備的主選文件。2002年在CEATEC展覽會(huì)上，又出現(xiàn)了0402（0.4 mm×0.2 mm）型制品。但無論從元件制造再度，還是封裝角度，這些無源元件

13、都有達(dá)到尺寸極限的感覺（圖4（a）。換句話說，尺寸再減小的余地已經(jīng)很小。與其追求版式式元件的過渡微小化，縮小元件之間間距也是提高封裝密度的有效措施之一。目前元件間距已經(jīng)能做到0.1 mm左右。    而且，由于微小片式元件的制造及實(shí)裝都相當(dāng)困難，采用單個(gè)元件的實(shí)裝效率和工藝性都很差。相比之下，若將多個(gè)同種或異種的元源元件以二維或三維的形式相組合，制成復(fù)合元件（圖4（b）、（c）則會(huì)明顯改善實(shí)裝效率和工藝性。近年來，伴隨著手機(jī)等便攜電子設(shè)備的急速發(fā)展，在上述復(fù)合元件上搭載IC元件的模塊化制品正在迅速普及與推廣。    

14、;電子設(shè)備追求高性能、高功能，向輕薄短小方向發(fā)展永無止境。目前，GPS通信等對(duì)工作在數(shù)GHg至數(shù)十GHg帶域的超高頻，超小型便攜電子設(shè)備的需求急速增加。為此，特別需要采用元件復(fù)合化、三維封裝的形式。但是，采用基板和電子元器件分別制作，再利用SMT技術(shù)將其組裝在一起的傳統(tǒng)安裝方式，在實(shí)現(xiàn)更高性能，更加小型、薄型化等方面，顯得有些無能為力。在這種背景下，出現(xiàn)了將無源元件及IC等全部埋置在基板內(nèi)部的終極三維封裝形式。這種封裝形式在明顯提高封裝密度的同時(shí)，可使連接元件間的引線大大縮短，從而可有效抑制由布線分布參數(shù)產(chǎn)生的L、C、R延遲及噪聲、發(fā)熱等，并能充分發(fā)揮IC芯片的性能。這意味著，電子封裝正從SM

15、T向后SMT（post-SMT）轉(zhuǎn)變。    采用將無源元件及IC等全部埋置在基板內(nèi)部的終極三維封裝，不僅僅能使電子設(shè)備性能和功能提高，利于輕薄短小化，而且由于釬焊連接部位減少，可提高可靠性并能有效降低封裝的總價(jià)格，因此，人們對(duì)這種新的封裝形式寄以厚望。3片式元件向陶瓷復(fù)合制品方向發(fā)展    無源元件埋置于基板中的起源，可追溯到上世紀(jì)70年代開發(fā)成功的低溫共燒陶瓷多層基板LTCC（low temperature co-firing ceraulics substrate）。在此之前，采用Al2O3的多層共燒基板需要

16、在1500以上燒成，如此高的燒成溫度，難以實(shí)現(xiàn)無源元件的共燒集成。而LTCC的燒成溫度一般為800900，較低的燒成溫度為厚膜電阻及厚膜電容預(yù)埋共燒集成提供了條件。這種內(nèi)部埋置無源元件的LTCC多層基板（見圖5）于80年代中期達(dá)到實(shí)用化。但是，這種結(jié)構(gòu)是在玻璃陶瓷生片上印刷C、R、L等元件，經(jīng)疊層預(yù)壓、一次燒成來實(shí)現(xiàn)。因此，可制作元件的范圍窄，只能限定在特殊用途。    20世紀(jì)80年代后期，通過在鈦酸鋇等鈦電體、鐵氧體等強(qiáng)磁性體生片上印刷電極，經(jīng)疊層預(yù)壓、一次燒成制作無源無件。這種技術(shù)的開發(fā)成功，標(biāo)志著對(duì)埋置元件基板的開發(fā)邁入快速發(fā)展軌道（見圖4（C）

17、。    上述這些陶瓷系的異種材料，在燒成收縮特性及熱膨脹特性等方面各不相同，必須采用一次共燒的工藝將生片疊層體燒成，實(shí)現(xiàn)一體化。為此必須仔細(xì)調(diào)整成分及共燒工藝，這需要高超的技術(shù)和豐富的經(jīng)驗(yàn)。許多電子元器件廠家及陶瓷、玻璃制品廠家作出了很大貢獻(xiàn)。     雖然上述方法實(shí)現(xiàn)了陶瓷系異種元件的一體化，但即使多數(shù)個(gè)無源元件集成，由于IC元件不能埋置于基板內(nèi)部，無件間的引線連接仍不能全部由內(nèi)部引線完成。隨著IC芯片端子數(shù)的增加，基板中的布線會(huì)變得越來越復(fù)雜。因此，這種集成化方式最多能埋置數(shù)十個(gè)無源元件。 

18、;   在這種內(nèi)部埋置無源無件的復(fù)合基板上，搭載IC元件及不便于埋置于基板內(nèi)部的無源元件，構(gòu)成模塊化制品（見圖4（d）。這種制品在上世紀(jì)90年代初向世。從本質(zhì)上講，采用這種將無源元件埋置于基板內(nèi)部的陶瓷基板，將IC等元件搭載于其上的封裝形式，仍屬于混合IC（HIC）或MCM的范疇。不過，目前已受到廣泛關(guān)注的將全部元件埋置在基板內(nèi)部的三維系統(tǒng)集成封裝形成，正是從這里開始起步的。    自上世紀(jì)90年代起，隨著以手機(jī)為代表的便攜電子設(shè)備的迅猛發(fā)展，上述制品首先在高頻模塊中采用，并延續(xù)至今。而后，又在被普遍看好的藍(lán)牙（blueto

19、oth）模塊等中采用，近年來其應(yīng)用幅度增加，并顯示出極好的發(fā)展前景。順便指出，目前由埋置50個(gè)左右無源元件，由陶瓷基板作成的，實(shí)裝尺寸為10mm×10mm的小型藍(lán)牙模塊已開始面市。今后，這種制品除了以更多的模塊形式應(yīng)用之外，還會(huì)在IC封裝基板等中擴(kuò)大應(yīng)用。    但是，這種埋置無源元件的陶瓷系復(fù)合制品也存在一些缺點(diǎn)和問題。由于陶瓷基板的脆性，難以勝任大尺寸的薄型基板，上述埋置無源元件的陶瓷系復(fù)合制品似乎是專適用于小型模塊或封裝。而且，基板在燒成過程中會(huì)產(chǎn)生百他這十幾的收縮，燒成后又不能對(duì)每個(gè)元件進(jìn)行電氣檢查等，要想埋置高精度元件有一定困難。特別

20、是，電阻體燒成前后不能修邊調(diào)阻值，難以保證其阻值偏差小于±1%。為此，通過將燒成收縮率的分散性抑制在0.1%以下,并開發(fā)出x、y方向的燒成收縮率為零的技術(shù)，從而使埋置無源元件的參數(shù)精度大大提高。目前，這種制品已達(dá)實(shí)用化。利用這些技術(shù)，即使采用陶瓷系制品，23年后也會(huì)出現(xiàn)埋置高精度無源元件的制品。   陶瓷系另一個(gè)不好解決的問題是，由于需要1000左右的高溫?zé)Y(jié)，IC芯片難以埋置于基板之內(nèi)。采用后面將要介紹的樹脂系基板，則可以解決這問題。4芯片硅基板上也能集成無源元件    如上一節(jié)所述，前些年，將無源元件埋置于基板

21、內(nèi)的三維集成方式似乎是陶瓷系基板的獨(dú)角戲。但最近情況發(fā)生了很大變化。在Si基析上，采用半導(dǎo)體工藝，也可形成C、R、L等無源元件，由此制成了埋置無源元件的芯片集成器件IPD（integrated passive device）。這里所說的IPD并不是指集成無源元件的集成電路芯片，而是指將在半導(dǎo)體IC內(nèi)埋置困難、參數(shù)較大的無源元件也與Si芯片集成在一起。    圖6是最近發(fā)表的ST微電子與富士通研究所開發(fā)的，Si芯片中集成無源元件的IPD器件的實(shí)例。ST微電子采用鐵電體薄膜形成C（S500PF），采用擴(kuò)散電阻形成R（1100k），采用螺旋導(dǎo)體形成L，目前已能

22、在一個(gè)芯片中集成30個(gè)以上的無源元件。而且，應(yīng)需要，還能在其中埋置三極管等有源元件。富士通研究所利用BST（鋇鍶鈦酸鹽）的薄膜，已能在1.60mm×1.85mm 面積上形成0.035f（1MHg：耐壓10V）的集成電容。這種埋置無源元件的集成芯片制品，除用于倒裝芯片（FC）或CSP結(jié)構(gòu)與布線板或IC芯片相組合（圖6（b）上）外，還可以用作MCP的Si封裝基板（圖6（b）下），后者正好構(gòu)成SoS（Si on Si）結(jié)構(gòu)。    這種埋置無源元件的集成芯片制品，除具有小型、薄型化的優(yōu)點(diǎn)之外，在減少寄生電路參數(shù)及提高可靠性方面具有良好效果。由于采用半

23、導(dǎo)體微細(xì)加工技術(shù)，制品尺寸可以做得更小，隨著工藝的完善和標(biāo)準(zhǔn)化進(jìn)展，其用量會(huì)越來越多，估計(jì)將來在價(jià)格方面不會(huì)存在大的障礙。但從另一方面講，為了提高IC芯片的性能，希望盡量縮短元件間的引線距離，而無源元件集成于芯片中，勢(shì)必造成芯片尺寸增加，這對(duì)于降低是不利的。但無論怎么說，由于這種集成芯片系統(tǒng)的封裝密度高，對(duì)于改善芯片性能效果明顯。以此為基礎(chǔ)，有可能發(fā)展成為一種新的封裝形態(tài)。與其他封裝形態(tài)相比，到底在性能、價(jià)格方面的競(jìng)爭(zhēng)力如何，還要靠以后的實(shí)踐來檢驗(yàn)。無論是采用陶瓷系，還是采用下面要介紹的樹脂系，在其基板中埋置無源器件的三維封裝，今后在相互競(jìng)爭(zhēng)又相互借鑒的過程中，會(huì)逐步完善，對(duì)這方面的動(dòng)向應(yīng)引起

24、我們注意。5埋置元件的基板正推廣到有機(jī)系統(tǒng)    在陶瓷系基板中埋置電子元件取得成功的基礎(chǔ)上，人們開始在樹脂系基板中埋置電子元件的形容開發(fā)，以實(shí)現(xiàn)三維集成化封裝，近年來取得重大進(jìn)展。樹脂系基板中埋置元件同時(shí)可以大大縮短布線距離，其對(duì)高頻、高速電路的優(yōu)勢(shì)性與陶瓷系基板是同樣的。特別是，由于前者不需要高溫?zé)Y(jié)，不存在燒結(jié)收縮問題，而且集成之前可以對(duì)元件調(diào)整修邊，又適合于大型基板，在降低價(jià)格方面有很大潛力。目前，受埋置元件種類、尺寸及性能參數(shù)等的限制，首先是用于高頻模塊用基板和BGA/CSP等封裝基板，并已達(dá)到實(shí)用化（見圖7（a）（b）。而且，近年來顯示出從陶

25、瓷系埋置元件基板向有機(jī)系埋置元件基板轉(zhuǎn)化的趨勢(shì)。特別是在美國(guó)，近年來更隹重于有機(jī)系埋置元件基板的研究開發(fā)。并已著手缺定專用名詞的定義，材料、試驗(yàn)方法的標(biāo)準(zhǔn)等。    實(shí)際上，將電子元件埋置于樹脂系基板內(nèi)部的努力并不是最近才開始的，很早以前人們就進(jìn)行過類似的嘗試。例如，為埋置電阻元件，在Cu箔一襯底樹脂基材之間通過電鍍，形成Nip系電阻膜，再對(duì)Cu箔及電阻膜分別蝕刻，形成導(dǎo)體布線及所需要的電阻，利用這種布線基材技術(shù)（Ohmega ply Technologies），就可以在有機(jī)基板內(nèi)部埋置電阻元件（圖8（a）；再如，為了埋置電容元件，可采用厚50m左右的貼

26、附薄銅箔的積層板，對(duì)Cu箔進(jìn)行蝕刻形成對(duì)向電極，并由此形成埋入C的多層基板（圖8（b）：ZYCON）。但是，這些制品在片式元件小型化和低價(jià)格化的競(jìng)爭(zhēng)中，并未顯示出太大的優(yōu)勢(shì)，除少部分制品之外，并未推廣和普及。    在此之后，人們采用更為積極的方式進(jìn)行內(nèi)部埋置元件的基板材料和結(jié)構(gòu)的開發(fā)。例如，采用在樹脂中分別混入鐵電體、電阻體、鐵磁性體粉未制作的膜片或漿料，通過Cu箔及導(dǎo)電漿料形成電極，用以制作C、R、L元件；或者在通常的絕緣膜片上通過濺射鍍膜或CVD法形成C、R、L元件。這此代表性的在基板內(nèi)部埋置C、R的結(jié)構(gòu)，如圖9（a）（b）所示。 

27、60;  圖10表示在有機(jī)基板內(nèi)埋置電容元件的各種形成方法。圖（a）是有采用介電體膜片埋置電容C的方法。首先，將鈦酸鋇系及氧化鈦系微粉末混入環(huán)氧樹脂等絕緣性樹脂中，做成介電體復(fù)合材料膜片，在其兩面所需要的部位，由銅箔形成電極，再通過多層積層形成埋置電容C。圖（b）是采用漿料或?yàn)R射鍍膜埋置電容C的方法。首先，在銅箔或?qū)щ姳∧?gòu)成的下部電極上，通過厚膜漿料印刷或薄膜濺射，形成介電體膜，再利用異電性漿料或薄膜，在介電體膜表面形成上部電極，最后通過多層積層法形成埋置電容C。    但是，由鐵電體陶瓷粉末與樹脂混合制成的復(fù)合材料，介電常數(shù)很低。

28、例如，介電常數(shù)超過1000的粒徑為數(shù)微米的鈦酸粉末，與環(huán)氧樹脂混合后，即使經(jīng)加熱處理，其介電常數(shù)也很難超過50。究其原因，一是不能獲得連續(xù)的鈣鈦礦結(jié)構(gòu)的膜層，二是粉末之間被低介電常數(shù)的樹脂所隔離。即使采用介電體材料的濺射膜，在樹脂膜片在加熱溫度（300以下）內(nèi)，由于析出，非晶態(tài)成分多，因此介電常數(shù)只能達(dá)到100左右。因此，與陶瓷系基板相比，埋置元件的電容量受到限制。估計(jì)在23年內(nèi)，在制品化獲得進(jìn)展的同時(shí)，其應(yīng)用將只限于高頻模塊等。內(nèi)部埋置電感的情況與上述埋置電容的情況類似。    目前，有機(jī)系基板內(nèi)埋置元件的目標(biāo)是，開發(fā)出與陶瓷系鈦酸鋇及鐵氧體相類似的樹

29、脂膜片。盡管從目前看來難度很大，但是，人們正在通過采用納米粉末，開發(fā)在樹脂固化溫度下也能實(shí)現(xiàn)燒結(jié)的技術(shù)。這種技術(shù)如果能在數(shù)年內(nèi)開發(fā)成功，埋置無源元件的有機(jī)系基板就有呆能在廣泛的回路中采用。并期望從高頻模塊擴(kuò)展到一般的基板模塊（圖7（c）。    圖11表示有機(jī)基板內(nèi)埋置電阻元件的各種形成方法。圖（a）表示在Cu箔電極上印刷碳/樹脂漿料，經(jīng)積層、蝕刻Cu箔，用以埋置電阻元件的工藝路線；圖（b）表示在Cu箔上電鍍鍍Ni系電阻膜，或在Cu箔上全面濺射沉積CrNi、TiW薄膜等，貼附絕緣樹脂膜片，再對(duì)銅箔刻蝕，形成R后，經(jīng)積層、蝕刻Cu箔，用以埋置電阻元件的工藝

30、路線。由上述方法獲得的電阻體元件與埋置于陶瓷系基板中的不同。前者在幾乎所有場(chǎng)合，電阻體形成之后，都能先修邊調(diào)阻值，從而可獲得高精度電阻體。此外，樹脂基電阻體與樹脂系電容、電感元件不同，前者可獲得阻值分布范圍相當(dāng)廣泛的元件。但是，由于其固化溫度低，與陶瓷基元件相比，在穩(wěn)定性方面存在一些問題。   圖12表示采用上述方法，正在實(shí)現(xiàn)制品化的埋置電子元件的基板模塊實(shí)例。圖（a）是利用膜片積層獲得的，埋置C、R、L的模塊（TDK公司）；圖（b）是種用印刷、涂布方式獲得的埋置C、R的模塊基板結(jié)構(gòu)（Motorola）。無論上述哪種情況，由于其C、L數(shù)值受到限制，目前僅限于用在高

31、頻模塊中。    另一方面，為了獲得穩(wěn)定且數(shù)值分布較寬的C、R埋置元件，有人采用圖5所示，先在玻璃陶瓷低溫共燒基板（LTCC）中埋置高溫?zé)珊衲、R，而后再將其埋置于樹脂系基板中的方式。例如，先在Cu箔上所定位置，印刷C、R高溫?zé)捎煤衲{料，在氮?dú)鈿夥罩薪?jīng)800900燒成后，在有元件的一側(cè)貼附樹脂基板，對(duì)銅箔蝕刻形成C、R。若需要，在該階段進(jìn)行修邊調(diào)阻值。而后，再按通常的積層工藝實(shí)現(xiàn)多層化，制取埋置元件的樹脂系基板（圖13）。采用這種方法制作的C，由于是高溫?zé)桑殡姵?shù)可接近1000，無論在性能、可靠性等方面均可達(dá)到接近陶瓷基板內(nèi)部埋置的C、R元件

32、的水平。但是，由于采用Cu箔，需要開發(fā)能在N2中燒成，并能與銅箔燒結(jié)在一起的漿料。例如，電阻漿料可以采用LaB6系（Du Pont）。采用這種方法，元件可選擇的范圍很廣，即使是樹脂系基板，內(nèi)部埋置無源元件的發(fā)展前景也十分看好。但是，開發(fā)這種新材料，新工藝需要時(shí)間。目前，只有薄型微小片式元件埋置于樹脂系基板內(nèi)部的方法達(dá)到制品化水平。首先達(dá)到實(shí)用的有封裝用基板（interposeo）和模塊基板（圖14（a）（b），今后會(huì)逐漸推廣到系統(tǒng)集成封裝模板（圖14（c）。需要指出的是，由于這種結(jié)構(gòu)是將熱膨脹系數(shù)不同的薄型片式元件埋置于基板中，應(yīng)特別注意積層后元件電極及層間互連孔的連接可靠性。6埋置有源及無源

33、器件的系統(tǒng)集成封裝基板已有產(chǎn)品問世   以上所述，只是將無源元件埋置于基板之中，而在基板表面通過SMT實(shí)裝IC封裝或某些難以埋置于基板內(nèi)部的無源元件。但是，隨著埋置的無源元件數(shù)量的增加，和表面貼裝元件（SMD）到腳數(shù)的急增，反而有可能造成到線總長(zhǎng)度增加。    對(duì)此，若能連同IC芯片，一起把所有無源、有源元件統(tǒng)統(tǒng)埋置于基板內(nèi)部，則不僅能使有源、無源元件間的引線縮短，提高整體性有，而且對(duì)實(shí)現(xiàn)超小型、薄型化極為有利。目前，有關(guān)這方面的研究開發(fā)十分活躍（圖7（d）。為實(shí)現(xiàn)這一目的，采用陶瓷系高溫?zé)傻姆绞斤@然是不行的，只能限定在樹

34、脂生活費(fèi)。而且，IC元件與無源元件不同，不能在基板內(nèi)做成，只能采用薄型封裝或CSP、裸芯片等形式，將其埋入基板之中。    埋置IC芯片的手段，一般是采用芯片電極面朝上的方式，將IC芯片埋于樹脂中，僅使電極部分露出，通過互連布線與其他元件相連。這種技術(shù)可以追溯到1970年GE公司開發(fā)的STD（semiconductor-thermoplastic-dielectric）法（圖15(a)）。利用薄膜導(dǎo)體所形成的微細(xì)圖形，可以對(duì)應(yīng)芯片電極的微細(xì)化和多端子化。由于引線間距大大縮短，特別適用于高頻MCM。而且，這種方法還能制成超薄型封裝。  

35、  在這種埋置IC芯片的布線方式中，采用同樣的工藝可以將IC芯片按順序在所定的位置積層，從而可制取三維布置IC芯片的MCM結(jié)構(gòu)（圖15（b）。進(jìn)一步在層間形成無源元件（圖15（c），則可以制成如圖15（c）所示，埋置有源及無源元件的三維MCM模塊式基板。圖15（c）與前面的圖7（a）是完全一致的。    上述結(jié)構(gòu)與二維MCM相比，可能進(jìn)一步縮短元件間的布線長(zhǎng)度，因此特別適用于高速、高頻IC的封裝。但是，對(duì)于這種情況，由于基板內(nèi)埋置有熱膨脹系數(shù)不同的Si芯片，與傳統(tǒng)的SMT實(shí)裝相比，會(huì)產(chǎn)生更為復(fù)雜的熱應(yīng)力，需要特殊的應(yīng)變緩和措施（圖16

36、）。而且，這種結(jié)構(gòu)的最大難點(diǎn)是，模塊制成以后，難以對(duì)其中的不良品進(jìn)行返修更換。從開發(fā)初期直到最近，由于獲得KGD比較困難，這種方法在用于MCM方面，由于成品率太低，而遇到很大困難。但是，最近由于能較容易地獲得KGD，而且由于WLP CSP可以測(cè)量和篩選，為這種埋置有源和無源元件的系統(tǒng)集成封裝基板的實(shí)用化提供了新的機(jī)遇。圖16表示最近以表的埋置IC芯片型集成封裝模塊的實(shí)例。圖（a）表示埋置IC芯片的上層布線中又埋置有C、L、R無源元件的實(shí)例（日立制作所），圖（b）表示多個(gè)IC芯片埋置于樹脂基板中的三維集成封裝的實(shí)例（）。    埋置IC芯片的順序，需要與前面談到的埋置無源元件的布線方式（圖14（a）（b）相組合，由此可以將所有有源，無源元件埋置于基板之中，目前已經(jīng)有這類產(chǎn)品問世（圖14（C）?，F(xiàn)在看來，在樹脂系中埋置有源、無源元件的系統(tǒng)集成式模塊和模板，23年后會(huì)急速達(dá)到實(shí)用化。7需要解決的問題    為使前邊介紹的埋置電子無件的系統(tǒng)集成封裝達(dá)到普及的水平，特別是對(duì)于樹脂系基板來說，需要從材料開發(fā)入手，對(duì)封裝工藝、元件及基板的結(jié)構(gòu)變化、因異種材料積層引起的應(yīng)變緩和措施、散熱結(jié)構(gòu)、封裝設(shè)備、測(cè)量及檢查、返修及元件的三維布置、布線用CAD