MSP430x4xx系列微控制器的獨特時鐘設計

1、MSP430x4xx系列微控制器的獨特時鐘設計    微控制器時鐘系統(tǒng)的設計對于系統(tǒng)的全局性能是十分關鍵的。為了得到廉價、準確而穩(wěn)定的時鐘，在大多數(shù)情況下，可采用石英晶體或者是陶瓷振蕩器作為參考時鐘。這些器件的典型工作頻率范圍為100kHz到10MHz。然而，它們都有一些缺點，即振蕩器消耗的電流會隨振蕩器的振蕩頻率的增加而增加，因此，若采用的石英晶體振蕩器具有高Q值，那么，在系統(tǒng)上電后，將需要一個較長的時間才能使頻率和幅度達到穩(wěn)態(tài)，所以，石英晶體振蕩器不能為中斷提供快速的響應。    對于一個電池供電的系統(tǒng)，最基本的要求就是

2、功耗要低。但同時又會出現(xiàn)一些相互矛盾的問題，因為采用低頻時鐘雖然可以達到節(jié)能和延長電池使用時間的要求，但采用高頻時鐘卻可以實現(xiàn)對事件的快速反應，并增強處理突發(fā)事件的能力；另外，在某些情況下，還會要求時鐘具有很高的穩(wěn)定度。  由于MSP430x4xx系列微控制器是采用一個增強型的鎖頻環(huán)FLL（FrequencyLocked Loop Plus）來為系統(tǒng)提供時鐘，因此，可以較好地解決以上矛盾，從而使系統(tǒng)成本、功耗、處理能力以及穩(wěn)定度得到了進一步的優(yōu)化。1 MSP430微控制器簡介MSP430系列是由美國德州儀器（TI）公司推出的16位超低功耗微控制器。該系列微控制器具有處理能力強、運行速

3、度快、指令簡單、功耗低等優(yōu)點，并具有靈活而簡單的外圍設備，由于采用了JTAG技術、FLASH在線編程技術、BOOTSTRAP等諸多先進技術，因此具有很高的性價比。MSP430系列器件采用3V電源供電，工作頻率為1MHz，其單周期16位指令的速度可以達到1MIPS（million instructions persecond），電流消耗僅為400A。事實上，MSP430從低功耗模式3（電流消耗僅為15A）到完全激活狀態(tài)僅需6s，因此可以很好地實時處理中斷。MSP430的這些優(yōu)越的特點主要源于它兩方面的設計，即16位精簡指令體系結構和獨特的時鐘系統(tǒng)。MSP430x4xx系列產(chǎn)品的時鐘系統(tǒng)采用FLL

4、而沒有采用傳統(tǒng)的PLL（PhaseLocked Loop）設計，這主要是考慮到FLL能夠快速的啟動并達到穩(wěn)定。PLL達到鎖定狀態(tài)需要幾百甚至上千個時鐘周期，而FLL經(jīng)過預先準確設置后，可以在系統(tǒng)啟動時立即鎖定，從而為快速響應中斷提供了保障。并且PLL通常是用模擬元件來實現(xiàn)的，因此需要不斷的消耗能量。而FLL是純數(shù)字系統(tǒng)，可以用軟件來控制。它在非激活模式下，其電流消耗為0。2 FLL模塊的組成MSP430x4xx系列的FLL時鐘模塊是MSP430x3xx系列FLL結構的一種擴展，但卻與MSP430x1xx系列的時鐘系統(tǒng)有很大的不同，后者沒有硬件FLL，因此，要想獲得較精確的時鐘，需用軟件進行DC

5、O頻率校準，這也就是所謂的“軟鎖頻”。由于FLL支持的頻率范圍更大，因而可以采用手表晶振或者高頻晶振。圖1所示是FLL模塊的基本組成，從圖中可以看出：FLL主要由LFXT1振蕩器、LFXT2振蕩器、DCO振蕩器和鎖頻環(huán)以及時鐘緩沖輸出組成。21 LFXT1振蕩器LFXT1產(chǎn)生的信號稱為ACLK。通過配置與之相關的寄存器和外接不同的晶體或者諧振器，LFXT1可以工作在兩種操作模式：低頻或高頻模式。低頻通常采用32768Hz的手表晶振，高頻的頻率范圍則為455kHz8MHz。在絕大多數(shù)情況下，LFXT1運行于低頻模式，其主要原因如下：（1）工作頻率低，功耗小。在進入低功耗模式3時，只有手表晶振處于

6、激活狀態(tài)。此時典型的電流消耗僅為15A；（2）穩(wěn)定度高；（3）價格低廉；（4）體積小；（5）電路簡單，外接手表晶振時，不需要外接電容。因手表晶振的功耗很小，所以它可以連續(xù)工作，這樣就避免了啟動和穩(wěn)定所需要的時延。并且32768Hz的時鐘一直有效也意味著當其它系統(tǒng)處于關閉狀態(tài)時，系統(tǒng)的一些片上外圍設備可以繼續(xù)處于激活狀態(tài)。例如，LCD或者用作實時時鐘的某一個定時器等都可以處于激活狀態(tài)。在有特別需要的情況下，LFXT1也可以通過外接高速晶體或者諧振器工作于高頻模式。不過此時需要外接電容。22 LFXT2振蕩器LFXT2為高頻振蕩器，其工作頻率也為455kHz8MHz。LFXT2結構比較簡單，若是系

7、統(tǒng)需要穩(wěn)定度很高的高頻時鐘可以采用它，不需要時可以通過軟件將其關閉。不過高頻振蕩器的兩個引腳必須要接外部電容。23 DCO振蕩器和鎖頻環(huán)（FLL）MSP430x4xx系列FLL模塊的DCO（DigitallyControlled Oscillator）振蕩器是一個集成的RC振蕩器。產(chǎn)生的時鐘信號稱為DCOCLK，經(jīng)過FLL調(diào)節(jié)和校準后可用作系統(tǒng)時鐘（MCLK）和外圍設備的時鐘（SMCLK）。這個模塊是整個時鐘系統(tǒng)的核心。其基本結構如圖2所示。24時鐘緩沖輸出由于MSP430提供有時鐘緩沖輸出（見圖1）。因此可以通過軟件編程來控制其分頻比FLL DIV，以對ACLK進行1、2、4、8等分頻。分頻

8、后的輸出可以用來為外圍電路提供時鐘。3 FLL的工作原理對于RC振蕩器，由于其頻率會隨溫度和電壓的變化而變化，因此在對時鐘精度要求較高的情況下，DCOCLK通常要通過FLL進行校頻后，才能用于系統(tǒng)時鐘。31倍頻方案在需要較高數(shù)據(jù)處理速度時，ACLK就不能單獨勝任，在這種情況下，就要用到倍頻技術。為了支持更大范圍的頻率變化，F(xiàn)LL的倍頻方案增加了DCO控制位。當DCO取0、1時，fDCOCLK輸出時鐘頻率不同，具體如下：式中可編程因子N的范圍為1127，D為1、2、4、8。所以當DCO1，N127，D8時，DCO的輸出頻率為最大。其值為：式中，fACLK取32768Hz?？梢?，通過改變N、D和D

9、CO，可以很容易地調(diào)節(jié)用作MCLKSMCLK的DCO頻率。但要注意，最后得到的MCLK不能超過器件的工作頻率。 32頻率抽頭DCO的輸出時鐘為DCOCLK，這個時鐘被（D×（N1）分頻后應與ACLK進行比較。若DCOCLK用于系統(tǒng)時鐘MCLK，則同步器將對ACLK和MCLK（D×（N1）進行比較，然后用比較所得的差值來對一個10位的頻綜器進行“up”或者“down”模式計數(shù)。這樣，MCLKSMCLK就可以在1024種可能的設置上不斷地進行調(diào)節(jié)。一旦頻率被鎖定，同步器輸出的誤差信號就變?yōu)?，此時有MCLKN×ACLK。在頻綜器的10位輸出中，5位用于DCO頻率抽頭（

10、NDCO），另外的5位用于頻率調(diào)整（NDCOMOD）。5個抽頭可組成29種頻率（28，29，30和31抽頭是一樣的），每一個抽頭比前一個要高約10。明顯可以看到：DCO只能產(chǎn)生一些離散的頻率分量。所以說僅僅依靠改變N、D和DCO無法使同步器的輸出達到嚴格的0。33頻率調(diào)整DCO頻率調(diào)整器的作用是通過混合相鄰的DCO周期來減小長期的累計周期變化。換句話說，就是通過控制fn1在一個調(diào)整周期內(nèi)所占的比率來減小輸出頻率與所需頻率之間的誤差。具體的頻率調(diào)整器跳變模式如圖3所示。圖中，調(diào)整器以32個DCO時鐘周期為一個周期。NDCOMOD可用于定義需要混合的fn1的比例常數(shù)。下面的公式定義了DCO長期輸出

11、頻率與相鄰跳變頻率之間的關系：由此可見，頻率調(diào)整器通過為每個DCO周期獨立地選擇fn或者fn1，來調(diào)整DCO的輸出頻率，進而實現(xiàn)分數(shù)抽頭的目的。必須明確的是，MCLK的精度只是建立在平均的基礎上。對于短期精度，由于每個周期來自相鄰的DCO頻率抽頭，因此是不精確的；而對于長期精度，由于經(jīng)過了累加平均，因而相對誤差被減小了。實際上，由于調(diào)整器的周期為32，每次調(diào)整量為每一頻率段的10，因此相對誤差可降到低于033。也可以通過軟件編程NDCOMOD來確定DCO的輸出頻率，以便用FLL鎖頻時達到快速鎖定的目的；而在不用FLL時，可不用外部晶振來產(chǎn)生所需頻率。假如所需頻率f為100Hz，并假定DCO在0

12、抽頭時的頻率為f0700Hz。則與f相鄰的兩個頻率為：將這兩個頻率代入上面的公式中，便可以求得NDCOOD24。所以，若DCO中心頻率為1MHz，那么，將24寫入與NDCOMOD相應的寄存器中，即可在無外接晶振的條件下獲得所需時鐘。在這種應用條件下，需要注意幾點：FLL和調(diào)整器在系統(tǒng)復位時默認為允許，要工作在這種狀態(tài)，必須首先禁止FLL。否則DCO會自動鎖定到f0；f0是不確定的，在具體應用時應先測定，然后再用它來計算所需的相鄰頻率。由于DCO的輸出頻率會隨著穩(wěn)定度和電壓的變化而漂移，所以不能應用于對時鐘精度要求較高的場合。34 DCO頻率范圍控制在通過調(diào)節(jié)倍頻因子N改變MCLK時，F(xiàn)LL調(diào)節(jié)

13、DCO的頻率將趨于目標頻率。當MCLK穩(wěn)定在新的頻率抽頭之前，每向下一個DCO抽頭，其變化一次需要1024個時鐘周期的延時?？梢钥吹?，對于MCLK的大范圍頻率變化，將需要很大的時延才能達到穩(wěn)定。對此，MSP430x4xx系列采用了一種頻率分段的機制來處理這種大范圍的頻率變化。即將DCO輸出的700kHz40MHz分為5段，每一段的中心頻率基于典型頻率fnominal（2MHz）的倍數(shù)。使用時可以通過控制寄存器SCFI0的FN8、FN4、FN3、FN2等四位對它進行控制。表1列出了DCO的頻率范圍控制方法。由表中可見，通過控制這些位可在不改變當前抽頭設置的情況下改變DCO的輸出頻率MCLK（實際

14、上是立即選擇了相鄰的抽頭，而不是逐個調(diào)節(jié)）。因此，在這種方式下，DCO調(diào)節(jié)到所需頻率的時間比僅僅通過調(diào)節(jié)倍頻因子要短得多。所以首先應根據(jù)所需頻率來調(diào)整DCO的中心頻率，或者在MCLK變化較大時及時調(diào)節(jié)DCO的中心頻率。4用FLL優(yōu)化系統(tǒng)性能    MSP430x4xx正是由于采用了上述FLL時鐘模塊，才使它的全局性能得到了優(yōu)化。同時，它還提供有靈活的時鐘配置選擇，各個模塊的時鐘都可用軟件選擇。也可以根據(jù)系統(tǒng)的具體要求來動態(tài)調(diào)整系統(tǒng)的時鐘頻率，進而優(yōu)化它的性能。 使用時，一般可按照以下原則來進行：若需要穩(wěn)定而精確的低頻時鐘，可以采用LFXT1時鐘；若需要穩(wěn)定而精確的高頻時鐘，可以采用LFXT2時鐘；若需要系統(tǒng)能夠快速地從節(jié)能模式切換到激活模式，可以采用DCO經(jīng)鎖頻后為系統(tǒng)提供時鐘MCLKSMCLK。