第七章常用時(shí)序邏輯功能器件典型例題

1、第七章常用時(shí)序邏輯功能器件典型例題分析例1:選擇題1. 用三個(gè)D 觸發(fā)器組成的扭環(huán)計(jì)數(shù)器有效循環(huán)狀態(tài)數(shù)為( 。 A. 3 B. 6 C. 82. 用4級(jí)觸發(fā)器組成十進(jìn)制計(jì)數(shù)器,其無(wú)效狀態(tài)個(gè)數(shù)為( 。 A. 不能確定 B. 10個(gè) C. 8個(gè) D. 6個(gè)3. 某時(shí)序邏輯電路的波形如圖所示,由此判定該電路是( 。A. 二進(jìn)制計(jì)數(shù)器B. 十進(jìn)制計(jì)數(shù)器C. 移位寄存器 答案 1. B 2. D 3. B例2:用集成計(jì)數(shù)器芯片74LS193分別構(gòu)成模9加法計(jì)數(shù)器和模13減法計(jì)數(shù)器。74LS193邏輯符號(hào)如下圖所示。圖中C O 是加法進(jìn)位輸出端,且D P A B C D C C Q Q Q Q ;+=是借

2、位輸出端,且_CP =。74LS193的功能表如下表所示。表 74LS193功能表 解:(1構(gòu)成模9加法計(jì)數(shù)器。因?yàn)橛?jì)數(shù)器模N=9,所以預(yù)置狀態(tài)號(hào)M=15-N=15-9=6,故預(yù)置數(shù)據(jù)DCBA=0110,且加法進(jìn)位輸出端C 與D L 連接,其它輸入端接上相應(yīng)的信號(hào)。電路連接圖如下圖所示。 74LS193構(gòu)成的模9加法計(jì)數(shù)器(2構(gòu)成模13減法計(jì)數(shù)器。因?yàn)闃?gòu)成的是減法計(jì)數(shù)器,所以預(yù)置狀態(tài)M=N=13,故預(yù)置數(shù)據(jù)DCBA=1101,且減法借位輸出端D O 與D L 連接,其它輸入端接上相應(yīng)的信號(hào)。連接圖如下圖所示。 74LS193構(gòu)成的模13減法計(jì)數(shù)器例3:集成計(jì)數(shù)器芯片74LS161的邏輯符號(hào)如下

3、圖所示,圖中O C 是加法進(jìn)位輸出端,且。74LS161的功能表如下表所示。要求:T Q Q Q Q O A B C D C =74LS161邏輯符號(hào)(1用74LS161構(gòu)成模9加法計(jì)數(shù)器; (2用74LS161構(gòu)成模153加法計(jì)數(shù)器。表 74LS161的功能表 1 11 11 1 保保計(jì)持持?jǐn)?shù)解:(1構(gòu)成模9加法計(jì)數(shù)器。因?yàn)轭A(yù)置狀態(tài)號(hào)M=16-N =16-9=7,所以預(yù)置數(shù)據(jù)DCBA =0111,且進(jìn)位輸出端O C 經(jīng)過(guò)倒相器送D L 輸入端。其它輸入端接上相應(yīng)信號(hào),電路連接圖如下圖所示。 74LS161構(gòu)成的模9加法計(jì)數(shù)據(jù)(2模N=153超過(guò)了16,而用2片74LS161級(jí)連的最大模為16

4、×16=256。因此需用2片芯片進(jìn)行擴(kuò)展。擴(kuò)展可采用全并行進(jìn)位統(tǒng)一預(yù)置結(jié)構(gòu)。令統(tǒng)一預(yù)置狀態(tài)號(hào)M=256-153=103,把103轉(zhuǎn)換成二進(jìn)制數(shù),即221001100111(1100111(103(=則高位片的DCBA =0110,低位片的DCBA =0111,電路連接圖如下圖所示。圖中,低位片的進(jìn)位輸出端O C 接高位片的P 、T ,保證了只有低位片達(dá)到全1(Q D Q C Q B Q A =1111時(shí),高位片才能計(jì)數(shù)。 74LS161構(gòu)成的模153加法計(jì)數(shù)器例4:試用8選1數(shù)據(jù)選擇器和74LS161芯片設(shè)計(jì)序列信號(hào)發(fā)生器。序列信號(hào)為11001101(左位在先。解:由于序列信號(hào)的長(zhǎng)度

5、N =8,因此首先要將74LS161作為一個(gè)模8計(jì)數(shù)器使用。當(dāng)74LS161芯片的輸入端P 、T 、T C 、D 都接高電平“1”時(shí),芯片就是一個(gè)模16計(jì)數(shù)器,Q D Q C Q B Q A 的狀態(tài)號(hào)從0、1、2直至15。如果不使用輸出端Q D ,則Q C Q B Q A 的狀態(tài)號(hào)從0、1、2直至7。在這種情況下,芯片就可當(dāng)作模8計(jì)數(shù)器使用。設(shè)8選1數(shù)據(jù)選擇器的地址信號(hào)輸入端從高到低為C 、B 、A ,而74LS161芯片的4個(gè)數(shù)據(jù)輸出端從高到低為Q D 、Q C 、Q B 、Q A 。只需將Q A 接A ,Q B 接B ,Q C 接C ,數(shù)據(jù)選擇器的8個(gè)數(shù)據(jù)輸入端X 0至X 7分別接1、1、

6、0、0、1、1、0、1就可以實(shí)現(xiàn)設(shè)計(jì)目的。電路圖如下圖所示,圖中F 為序列信號(hào)輸出端。(圖中D 、C 、B 、A 接地,是為了避免干擾信號(hào)進(jìn)入。 序列信號(hào)發(fā)生器電路圖例5:試用芯片74LS161構(gòu)成60進(jìn)制計(jì)數(shù)器。解:首先要明確60進(jìn)制計(jì)數(shù)器與模60計(jì)數(shù)器是有區(qū)別的。后者不要求數(shù)據(jù)輸出端狀態(tài)與累計(jì)計(jì)數(shù)的數(shù)字相對(duì)應(yīng),只要求系統(tǒng)的進(jìn)位輸出信號(hào)的頻率是時(shí)鐘信號(hào)CP 的頻率的1/60;而前者則要求芯片的數(shù)據(jù)輸出端狀態(tài)與累計(jì)計(jì)數(shù)的數(shù)字相對(duì)應(yīng)。60進(jìn)制計(jì)數(shù)器可用兩片74LS161構(gòu)成,高位片構(gòu)成6進(jìn)制計(jì)數(shù)器,低位片構(gòu)成10進(jìn)制計(jì)數(shù)器,然后兩片級(jí)連起來(lái)。邏輯電路如下圖所示。 60進(jìn)制計(jì)數(shù)器邏輯電路圖注意:上

7、圖中右位片是低位片,當(dāng)它的數(shù)據(jù)輸出端Q D Q C Q B Q A =1001時(shí),0=A D Q Q ,反饋送到D 預(yù)置數(shù)據(jù)端,在第10個(gè)CP 的上升沿到來(lái)時(shí),恢復(fù)到全0,即Q D Q C Q B Q A =0000;另外在低位片的輸出端Q D Q C Q B Q A =1001時(shí),Q D Q A =11,通過(guò)兩個(gè)與非門(mén)后將高電平送到高位片的P 和T 控制端,使高位片對(duì)下一個(gè)時(shí)鐘信號(hào)CP 進(jìn)行計(jì)數(shù),即實(shí)現(xiàn)逢十進(jìn)一的進(jìn)位關(guān)系。當(dāng)左邊的高位片的輸出端Q D Q C Q B Q A =0110時(shí),0=B C Q Q ,反饋送到本片的LD 預(yù)置數(shù)據(jù)端,當(dāng)?shù)?1個(gè)CP 脈沖的上升沿到來(lái)時(shí),高位片恢復(fù)到全零,即Q