基于VMM的可重用FPGA驗(yàn)證平臺_圖文

1、2009年12月第28卷 第12期理論與方法基于VMM 的可重用FPGA 驗(yàn)證平臺何麗梅 郭育華 溫志開 馬 果(磁浮技術(shù)與磁浮列車教育部重點(diǎn)實(shí)驗(yàn)室西南交通大學(xué) 成都 610031摘 要:針對F PG A 設(shè)計(jì)中如何高效、充分驗(yàn)證功能的問題, 本文介紹了集眾多優(yōu)勢一體的V M M 驗(yàn)證方法, 并通過GF P 封裝與解封裝項(xiàng)目的具體應(yīng)用, 講解了平臺的搭建, 并重點(diǎn)分析了其重用性策略。驗(yàn)證結(jié)果表明, 這種驗(yàn)證方法采用層次化的平臺結(jié)構(gòu), 具有隨機(jī)約束、覆蓋率驅(qū)動、自動化、可重用性和可維護(hù)性等優(yōu)點(diǎn), 能最大限度的提高驗(yàn)證效率和覆蓋率, 有效的減少驗(yàn)證工作量和縮短驗(yàn)證時(shí)間。關(guān)鍵詞:V M M ; GF

2、 P; 分層式驗(yàn)證平臺; 可重用性中圖分類號:T P332 文獻(xiàn)標(biāo)識碼:AConstruction of resuable FPGA verification testBench based VMMH e Lim ei Guo Yuhua Wen Zh ikai M a Guo(Key laborat ory of Magnet Suspension Technology and Maglev Vehicle M inist ry of Education SouthwestJiaotong University, Chengdu 610031, ChinaAbstract:Aiming at

3、 how to make verificat ion effect ively in the process of FPGA design, this paper does not only int ro -duce the optimized VMM verif icat ion met hodology, but also make det ailed analysis and descript ion in how to assem ble the t estbench especially t he reuse strategy by GFP encapsulat ion and de

4、 -encapsulation application. It is proved that the verif icat ion met hodology has many advantages such as random constraint, coverage -driven, automat ion, reusability and maintainabilit y w h ich w ill im prove efficiency and coverage furthest and reduce w orkload and tim e effectively.K eywords:v

5、erification m ethodology mannul f or syst em verilog; generic fram ing procedure; layered testbench; reusability0 引 言隨著芯片工藝的發(fā)展和邏輯設(shè)計(jì)規(guī)模、復(fù)雜度的急劇膨脹, 功能驗(yàn)證變得日趨重要, 傳統(tǒng)的驗(yàn)證方法已經(jīng)難以滿足其要求。如何找到一個(gè)高效、可靠的驗(yàn)證方法搭建通用的可重用驗(yàn)證平臺, 成為當(dāng)今邏輯設(shè)計(jì)的重要課題。在保證實(shí)現(xiàn)驗(yàn)證目的、排除芯片設(shè)計(jì)錯(cuò)誤的前提下, 我們希望選擇一種驗(yàn)證方法以提高平臺的可重用性和可維護(hù)性1, 有效減少開發(fā)者在平臺搭建過程中的工作量, 縮短邏輯開發(fā)周期

6、, 使企業(yè)利潤實(shí)現(xiàn)最大化。Synopsys 公司與ARM 公司聯(lián)合推出的VM M 驗(yàn)證方法學(xué), 是基于Syst emVerilog 硬件驗(yàn)證語言建立的事務(wù)級目標(biāo)模型環(huán)境。利用V MM 的層次化、隨機(jī)約束等特點(diǎn), 能有效提升現(xiàn)有驗(yàn)證方法, 搭建具有目標(biāo)模型環(huán)境、激勵隨機(jī)生成、含錯(cuò)誤指示的自核對式驗(yàn)證平臺。1 VMM 驗(yàn)證方法學(xué)介紹VMM 驗(yàn)證平臺分為五層:測試層、場景層、功能層、指令層、信號層, 使驗(yàn)證從信號級抽象到事務(wù)級, 其驗(yàn)證結(jié)構(gòu)如圖12所示。各層實(shí)現(xiàn)不同的功能, 除測試層外, 各層通過通道(Channel 、反饋(Callbacks 或端口(int erf ace 實(shí)現(xiàn)數(shù)據(jù)的通信, 模擬

7、DU T (被測設(shè)計(jì) 的外部運(yùn)行環(huán)境。如圖1所示, 信號層位于平臺的最底層, 用于定義驗(yàn)證平臺與DU T 之間的信號接口, 可在驅(qū)動器(Driver 及監(jiān)視器(Monit or 中實(shí)現(xiàn)對DUT 的操作。指令層為DU T 提供了一個(gè)一致的、低層次的事務(wù)接口, 依照各種接口和物理層協(xié)議經(jīng)過信號層驅(qū)動物理管腳, 驅(qū)動器根據(jù)入口協(xié)議發(fā)送從功能層傳來的數(shù)據(jù)激勵, DUT 處理之后監(jiān)視器根據(jù)出口協(xié)議接受數(shù)據(jù)并通過回調(diào)函數(shù)送到功能層。功能層主要處理應(yīng)用層事務(wù), 驗(yàn)證DU T 的正確性。場景發(fā)作者簡介:何麗梅, 碩士研究生, 主要研究方向?yàn)殡娏﹄娮优c電力傳動。中國科技核心期刊39理論與方法2009年12月第2

8、8卷 第12期 器、發(fā)生器等;4 vmm_env 類, 構(gòu)造整個(gè)驗(yàn)證環(huán)境, 采用九步法執(zhí)行, 所有事務(wù)均在此實(shí)例化并連接執(zhí)行。VMM 完全以SystemVerilog 為基礎(chǔ)編寫, 各種層次的代碼不但簡單扼要、清晰易懂、容易維護(hù), 并且在編寫參考模型和事務(wù)處理時(shí)機(jī)動靈活、方便快捷, 功能更是非常強(qiáng)大, 有利于平臺的可重用和后期維護(hù)3。2 基于VMM 的邏輯驗(yàn)證平臺設(shè)計(jì)圖1 V M M 層次化驗(yàn)證平臺結(jié)構(gòu)圖生器與場景管理器共同構(gòu)成了場景層, 前者以隨機(jī)的次序和序列生成場景, 產(chǎn)生DUT 的事務(wù)流, 后者根據(jù)特定測試用例發(fā)起場景并生成與之對應(yīng)的事務(wù)流。以上各層共同構(gòu)成了驗(yàn)證環(huán)境, 測試用例即在其上

9、層實(shí)現(xiàn), 在測試環(huán)境和DU T 的任何組件相互作用, 修改發(fā)生器的隨機(jī)約束、定義新的隨機(jī)場景, 同步不同事務(wù)處理器, 插入各種錯(cuò)誤信號, 監(jiān)控被測設(shè)計(jì)狀態(tài)以及生成所需定向激勵。可以看出, VMM 的分層思想結(jié)構(gòu)性非常強(qiáng), 每一層相對獨(dú)立而又相互聯(lián)系。用V MM 來搭建一個(gè)驗(yàn)證平臺, 只需根據(jù)DUT 的不同, 修改相應(yīng)的模塊則整個(gè)平臺可以復(fù)用。V MM 提供了方便平臺搭建的常用基本類, 主要包括:1 vm m_data類, 構(gòu)造所有事務(wù)描述符和數(shù)據(jù)模型, 提供仿真激勵的基本操作;2 vm m_channel類, 構(gòu)造在事務(wù)之間傳輸事務(wù)對象的通道, 可直接傳遞數(shù)據(jù)激勵;3 vm m_xactor類

10、, 構(gòu)造事務(wù)對象的處理器, 包括監(jiān)視基于SPI -3接口協(xié)議的以太報(bào)文GFP 封裝與解封裝的項(xiàng)目采用VM M 驗(yàn)證方法, 并在此基礎(chǔ)上結(jié)合項(xiàng)目實(shí)際進(jìn)行了驗(yàn)證平臺的設(shè)計(jì), 提高了驗(yàn)證效率。2. 1 GFP 封裝與解封裝邏輯簡介邏輯進(jìn)行GFP 封裝與解封裝, 支持最大報(bào)文長度9600字節(jié), 為SPI -3協(xié)議接口, 支持64邏輯通道, 分為存儲轉(zhuǎn)發(fā)與透傳模式(圖2 。圖2 邏輯功能框圖2. 2 系統(tǒng)驗(yàn)證平臺根據(jù)邏輯特性與驗(yàn)證要求5, 結(jié)合VMM 驗(yàn)證方法搭建系統(tǒng)驗(yàn)證平臺如圖3所示, 各個(gè)模塊的功能如下文所述。圖3 GF P 封裝與解封裝邏輯VM M 驗(yàn)證平臺結(jié)構(gòu)圖中國科技核心期刊2009年12月第

11、28卷 第12期圖3為GFP 封裝與解封裝邏輯的驗(yàn)證平臺結(jié)構(gòu)圖, SPI3_Master 與SPI3_Slave分別模擬了SPI -3協(xié)議L INK 側(cè)與PH Y 側(cè)情況, 對應(yīng)于邏輯的PH Y 側(cè)與LIN K 側(cè), 與邏輯的同步取決于SPI -3接口協(xié)議, 這里不再詳述。下面簡要介紹本驗(yàn)證平臺的幾個(gè)重要功能模塊:1 ETH _Generator 模塊主要生成驗(yàn)證DU T 的隨機(jī)激勵。這些激勵被封裝在一個(gè)類對象(class object 或事務(wù)(transaction 中, 主要繼承自VMM 中的vm m _data, Generator 產(chǎn)生這些數(shù)據(jù)對象或事務(wù), 并通過通道(chan -ne

12、l 送到下個(gè)模塊。2 ETH _Transator 模塊根據(jù)DU T 的功能和協(xié)議處理T ransact ion, 在本驗(yàn)證平臺中為以太報(bào)文。由于本邏輯遵循SPI -3協(xié)議, 需將事務(wù)轉(zhuǎn)為64位寬字節(jié)流并和其他信號如開始、結(jié)束、奇偶校驗(yàn)等進(jìn)行打包, 再通過Chan -nel 送到Driver 中。3 在驗(yàn)證平臺中, SPI -3_Master 和SPI -3_Slave各有一個(gè)驅(qū)動器和監(jiān)視器。由于GFP 邏輯是上下行雙向邏輯, 遵從SPI -3協(xié)議主從協(xié)議, 故SPI3_Master 、SPI3_Slave 模塊中Driver 對應(yīng)于邏輯分別采用LIN K 側(cè)時(shí)序、PH Y 側(cè)時(shí)序?qū)TH _

13、Transactor 傳下來的數(shù)據(jù)驅(qū)動進(jìn)入DU T 。而其中的M onitor 則通過相關(guān)協(xié)議監(jiān)控流過虛擬端口的數(shù)據(jù)流, 其中包括輸入邏輯的數(shù)據(jù)和經(jīng)邏輯處理后輸出的數(shù)據(jù), 并通過Callbacks 將追蹤到的數(shù)據(jù)反饋到Scoreboard 模塊和Functional Coverage 模塊。4 Scoreboard 是一個(gè)自動比較器, 對接收數(shù)據(jù)進(jìn)行C RC 自校驗(yàn), 并將M onitor 傳遞過來的輸入與輸出邏輯的數(shù)據(jù)進(jìn)行依次比對, 利用VM M 提供的消息機(jī)制vm m_log打印各種信息, 有利于錯(cuò)誤定位, 提高了驗(yàn)證效率。5 Functional Coverage 模塊可用作安全保障網(wǎng),

14、 幫助驗(yàn)證工程師判斷搭建的驗(yàn)證平臺及編寫的測試用例是否達(dá)到了預(yù)期的功能。在此模塊中, 主要通過定義一系列的功能覆蓋點(diǎn), 在運(yùn)行時(shí), 自動生成和收集各種度量指標(biāo), 并統(tǒng)計(jì)出覆蓋率報(bào)告, 有助于找出平臺功能上的缺陷與測試不足。6 Interface 是信號層接口, 用于建立驗(yàn)證平臺和DU T 之間的連接, 是對設(shè)計(jì)引腳名的抽象。在指令層中, Driver 和Monit or 都定義了自己的虛擬接口, 避免信號的直接引用, 可以提高驗(yàn)證平臺的重用性, 使驗(yàn)證環(huán)境和測試案例的實(shí)現(xiàn)能使用盡可能高的層次服務(wù)。7 Test_env為vmm _env的派生類, 是DUT 的驗(yàn)證環(huán)境, 在此派生所有的虛擬方法,

15、 并用關(guān)鍵字super 調(diào)用它們的基類實(shí)現(xiàn), 使Test_env實(shí)現(xiàn)驗(yàn)證目標(biāo)設(shè)計(jì)所需的九個(gè)仿真步驟, 平臺各組件有序的完成測試案例的仿真。8 其他模塊, 如SSRAM 和CPU 行為模型。在系統(tǒng)級驗(yàn)證時(shí), 邏輯之外的所有環(huán)境均需模擬, 所以搭建了2個(gè)SS RAM 、一個(gè)CPU 的行為模型, 用于模擬各自的功能, 并通過相應(yīng)的接口Interface 與DUT 建立連接。CPU 主要用于配置DUT , 命令下發(fā), 性能讀取, 狀態(tài)查詢等。理論與方法 2. 3 驗(yàn)證過程與結(jié)果驗(yàn)證根據(jù)邏輯需求點(diǎn)進(jìn)行測試點(diǎn)分解, 主要包括功能測試與異常測試。前者的測試用例從存儲轉(zhuǎn)發(fā)與透傳模式出發(fā), 通過映射關(guān)系、WRR

16、 權(quán)重、報(bào)文長度等隨機(jī)配置進(jìn)行編寫。異常測試模擬了實(shí)際環(huán)境中可能出現(xiàn)的眾多異常, 如接口異常、報(bào)文CRC 錯(cuò)誤、時(shí)鐘丟失等。驗(yàn)證過程中采用了平臺錯(cuò)誤統(tǒng)計(jì)與TestCases 報(bào)錯(cuò)結(jié)合的方法驗(yàn)證邏輯, 準(zhǔn)確的定位錯(cuò)誤位置。經(jīng)過多次回歸測試, 所有測試用例全部通過。部分覆蓋率定義及結(jié)果如圖4和圖5所示:2. 4 驗(yàn)證平臺的可重用性分析本文設(shè)計(jì)的邏輯平臺嚴(yán)格按照VM M 分層結(jié)構(gòu)搭建, 結(jié)構(gòu)清晰, 各模塊相對獨(dú)立卻又緊密合作, 有利于平臺的功能擴(kuò)展。驗(yàn)證平臺的各個(gè)組件也可以有選擇的重用, 如平臺中的產(chǎn)生器、行為模型等都可以直接重用。對于派生設(shè)計(jì)或具有相似接口協(xié)議的設(shè)計(jì), 設(shè)計(jì)者可以直接重用以前的驅(qū)動

17、器、監(jiān)視器等, 僅需重新修改激勵中的事務(wù)序列。而對于功能相同或相似, 僅接口協(xié)議不同的DUT , 修改與接口協(xié)議相關(guān)部分即可重用平臺。3 結(jié)束語本文通過所搭建的GFP 封裝與解封裝驗(yàn)證平臺, 介紹了基于VM M 方法學(xué)的分層式驗(yàn)證平臺。與傳統(tǒng)的驗(yàn)證平臺相比, 該驗(yàn)證平臺各層分工明確, 結(jié)構(gòu)化更明顯, 具有很高的重用性, 各個(gè)組件相對獨(dú)立, 能較快應(yīng)用于其他中國科技核心期刊41理論與方法驗(yàn)證平臺, 大大減少了驗(yàn)證工程師的工作量, 節(jié)省了人力資源與時(shí)間, 提高了驗(yàn)證效率, 縮短了驗(yàn)證周期, 節(jié)約了開發(fā)成本。參考文獻(xiàn)1 詹文法. 驗(yàn)證平臺的可重用性研究D . 合肥:合肥工業(yè)大學(xué)碩士學(xué)位論文, 200

18、4:22-33. 2 Berg ero n J, Cerny E, A Hunter, et al. V erification M etho do lo gy M anual for Sy stem Ver ilog.3 Or ganizatio n A. SystemV erilog 3. 1a L anguag e Refer -ence M anual A ccellera' s xtensions to V erilog M . Ca-l ifornia, A ccellera O rg anization Inc, 2004.2009年12月第28卷 第12期4 馬騫, 李

19、惠軍. EOS 系統(tǒng)中GF P 封裝與解封裝的設(shè)計(jì)J.光網(wǎng)絡(luò), 2009(3 :31-33. 5 梁琛. SDH 芯片驗(yàn)證平臺的設(shè)計(jì)D.西安電子科技大學(xué)碩士學(xué)位論文, 2007:21-29.6 楊鑫, 徐偉俊. Sy st emV er ilo g 中的隨機(jī)激勵. 中國集成電路, 2007(101 :37-41.7 丁婷婷, 申敏. RV M 的分層式驗(yàn)證平臺及覆蓋率驅(qū)動技術(shù)J.微計(jì)算機(jī)信息, 2008(1-2 :140-142. 8 董楊鑫, 鄭建宏. 基于斷言的So C 設(shè)計(jì)驗(yàn)證方法J,國外電子測量技術(shù). 2007(10 :14-15.(上接第30頁viscometer based on

20、L abVIEW J. Journal of E -lectronic Measurement and Instrument. 2009, 23(5 :97-102.5 JOH N SON GW, JENN INGS R. LabVIEW graph -ical program ming (4th Ed. M .T he McGraw -H ill C om panies:New York, 2006, 243-246.6 雷振山, 魏麗, 趙晨光, 等. LabVIEW 高級編程與虛擬儀器工程應(yīng)用M . 北京:中國鐵道出版社, 2007, 70-74.7 陳錫輝, 張銀鴻. LabV IEW 8. 20程序設(shè)計(jì)從入門到精通M. 北京:清華大學(xué)出版社, 2007, 296-302th8 ADVA N