計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合組成原理-總線

1、計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合組成原理 -總線（ 一）一、單項(xiàng)選擇題 （ 總題數(shù)： 45，分?jǐn)?shù)： 100.00）1. 按數(shù)據(jù)傳送格式，總線常被劃分為 。A. 并行總線與串行總線B. 同步總線與異步總線C. 系統(tǒng)總線與外總線D. 存儲總線與 I/O 總線A. B.C.D.并行總線是指一次能同時(shí)傳送多個(gè)二進(jìn)制數(shù)位的總線， 而串行總線是指二進(jìn)制數(shù)的各位在一條線上是一位 一位傳送的。所以根據(jù)傳送格式，總線可分為并行總線和串行總線。2. 內(nèi)部總線 （ 又稱片內(nèi)總線 ）是指 。A. CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線B. CPU和計(jì)算機(jī)系統(tǒng)的其他高速功能部件之間互相連接的總線C. 多個(gè)計(jì)算機(jī)系統(tǒng)之間互相連

2、接的總線D. 計(jì)算機(jī)系統(tǒng)和其他系統(tǒng)之間互相連接的總線A. B.C.D.如在 CPU內(nèi)部，寄存器之間以及算術(shù)邏輯部件 （ALU）與控制部件之間傳輸數(shù)據(jù)所用的總線稱為片內(nèi)總線 （ 即 芯片內(nèi)部的總線 ） 。3. 在集中式仲裁方式中，優(yōu)先次序控制最靈活的是 。A. 鏈?zhǔn)讲樵兎绞紹. 計(jì)數(shù)器定時(shí)查詢方式C. 獨(dú)立請求方式D. 無法確定A.B.C. D.獨(dú)立請求方式的判優(yōu)邏輯集中在總線控制部件中， 可以通過程序來改變判優(yōu)邏輯， 故其優(yōu)先級次序控制最 為靈活。4. 下列關(guān)于異步通信中的半互鎖方式的說法中，錯(cuò)誤的是 。A. 主模塊發(fā)出請求信號后，不必等待從模塊的回答信號即可撤銷B. 從模塊發(fā)出回答信號后，不

3、必等待主模塊的請求信號即可撤銷C. 主模塊的請求信號與從模塊的回答信號有簡單的制約關(guān)系D. 半互鎖方式的工作速度慢于不互鎖方式，快于全互鎖方式A. B.C.B. 半互鎖方式特點(diǎn)：主模塊的請求信號和從模塊的回答信號有簡單的制約關(guān)系，即主模塊發(fā)出請求信號后， 必須接到從模塊的回答信號后才撤銷請求信號， 有互鎖的關(guān)系。 而從模塊接到請求信號后， 發(fā)出回答信號， 但不必等待獲知主模塊的請求信號已經(jīng)撤銷，而是隔一段時(shí)間自動(dòng)撤銷回答信號，不存在互鎖關(guān)系。5. 總線的判優(yōu)控制主要解決 的問題。A. 由哪個(gè)主設(shè)備占用總線B. 通信雙方如何獲知傳輸開始和結(jié)束C. 通信過程中雙方如何協(xié)調(diào)配合D. B、CA. B.

4、C.D.總線控制包括判優(yōu)控制和通信控制。 其中判優(yōu)控制主要解決的問題為： 當(dāng)多個(gè)主設(shè)備請求占用總線時(shí)， 決 定由它們當(dāng)中的哪一個(gè)來占用。6. 連接計(jì)算機(jī)與計(jì)算機(jī)之間的總線屬于 。A. 內(nèi)總線B. 系統(tǒng)總線C. 通信總線D. 以上都不對A.B.C. D.計(jì)算機(jī)與計(jì)算機(jī)之間主要進(jìn)行通信， 故其連接總線為通信總線。 但通信總線不一定只是在計(jì)算機(jī)與計(jì)算機(jī) 之間的總線，計(jì)算機(jī)系統(tǒng)和其他系統(tǒng)之間互相連接的總線也屬于通信總線。7. 總線設(shè)計(jì)中采用復(fù)用傳輸方式的目的在于 。A. 提高總線的傳輸帶寬B. 減少總線中信號線的數(shù)量C. 增加總線的功能D. 簡化總線協(xié)議A.B. C.D.總線設(shè)計(jì)中， 為了減少布線，

5、即減少總線中信號線的數(shù)量， 常將數(shù)據(jù)總線和地址總線采用多路復(fù)用方式傳 輸，即不同的信號共用一組信號線，分時(shí)傳送。8. 總線是計(jì)算機(jī)各部件交換信息的公共通路， 當(dāng)使用總線傳送數(shù)據(jù)時(shí)， 每一時(shí)刻總線上可能傳送的是 A. 多個(gè)部件發(fā)送給一個(gè)部件的信息B. 一個(gè)部件發(fā)送給一個(gè)部件的多組信息C. 一個(gè)部件發(fā)送給多個(gè)部件的一組信息D. B或CA.B.C. D.總線的特點(diǎn)是各個(gè)部件傳送信息時(shí)， 采用分時(shí)共享的方式使用總線。 每一時(shí)刻只能由一個(gè)部件占用總線， 向總線上發(fā)送一組信息，但是在總線上，同一時(shí)刻可以有多個(gè)部件同時(shí)接收這個(gè)信息，因?yàn)檫@種情況并不 影響這組總線上正確傳達(dá)的有關(guān)信息，所以A 錯(cuò)誤。 但在同一

6、時(shí)刻一組總線上不能同時(shí)傳送多組信息，所以 B 錯(cuò)誤， C 正確。9. 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，其缺點(diǎn)是 。A. 地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)B. 地址信息與數(shù)據(jù)信息不能同時(shí)出現(xiàn)C. 兩種信息源的代碼在總線中不能同時(shí)出現(xiàn)D. 以上都不對A.B.C. D. 在某一時(shí)刻，只允許有一個(gè)部件向總線發(fā)送信息?？偩€中不能同時(shí)出現(xiàn)兩種信息源，否則會發(fā)生沖突。10. 劃分?jǐn)?shù)據(jù)總線、地址總線、控制總線這 3類的根據(jù)是 。A. 總線所處的位置B. 總線傳送的內(nèi)容C. 總線的傳送方式D. 總線的傳送方向A.B. C.D.數(shù)據(jù)總線 (DB) 用于傳送數(shù)據(jù)信息。 該數(shù)據(jù)信息可以是真正的數(shù)

7、據(jù)， 也可以指令代碼或狀態(tài)信息， 有時(shí)甚至 是一個(gè)控制信息，因此，在實(shí)際工作中，數(shù)據(jù)總線上傳送的并不一定僅僅是真正意義上的數(shù)據(jù)。 地址總線 (AB) 是專門用來傳送地址的。 控制總線 (CB)用來傳送控制信號和時(shí)序信號。11. 鏈接查詢方式下，在總線上越靠近控制器的設(shè)備 。A. 得到總線使用權(quán)的機(jī)會越多，優(yōu)先級越高B. 得到總線使用權(quán)的機(jī)會越少，優(yōu)先級越低C. 得到總線使用權(quán)的機(jī)會越多，優(yōu)先級越低D. 得到總線使用權(quán)的機(jī)會越少，優(yōu)先級越高A. B.C.D.鏈接查詢方式中， 設(shè)備的優(yōu)先級由主設(shè)備在總線上的位置來決定， 離總線控制器最近的設(shè)備具有最高的優(yōu) 先級，要求擁有總線使用權(quán)的高優(yōu)先級設(shè)備簡單

8、地?cái)r截總線允許信號， 不讓其他更低級的設(shè)備收到該信號。12. 下列敘述中，錯(cuò)誤的是 。A. 總線結(jié)構(gòu)傳送方式可以提高數(shù)據(jù)的傳輸速度B. 與獨(dú)立請求方式相比，鏈?zhǔn)讲樵兎绞綄﹄娐返墓收细舾蠧. 總線標(biāo)準(zhǔn)化后，使得在計(jì)算機(jī)中增刪設(shè)備非常容易，提高了設(shè)備的兼容性和互換性D. 總線的帶寬是總線本身所能達(dá)到的最高傳輸速率A. B.C.D.A 錯(cuò)誤?？偩€結(jié)構(gòu)傳送方式并不能提高數(shù)據(jù)的傳輸速度。B 正確。鏈?zhǔn)讲樵兎绞降娜秉c(diǎn)就是對詢問鏈的電路故障很敏感， 如果第 i 個(gè)設(shè)備的接口中有關(guān)鏈的電路有故障， 那么第 i 個(gè)以后的設(shè)備都不能進(jìn)行工作。 C 正確。總線標(biāo)準(zhǔn)化后，使得在計(jì)算機(jī)中增刪設(shè)備非常容易，提高了設(shè)備的

9、兼容性和互換性，因此 I/O 總線 和通信總線大多是標(biāo)準(zhǔn)化總線。 D 正確?？偩€帶寬指總線的最大數(shù)據(jù)傳輸速率，即在數(shù)據(jù)傳輸階段單位時(shí) 間內(nèi)總線上可傳輸?shù)臄?shù)據(jù)量。13. 總線的獨(dú)立請求方式的優(yōu)點(diǎn)是 。A. 速度快B. 保證公平C. 成本低D. 接口簡單A. B.C.D.獨(dú)立請求方式下，每個(gè)設(shè)備都有獨(dú)立的總線請求線，裁決速度快。 保證公平是計(jì)數(shù)器定時(shí)查詢方式的優(yōu) 點(diǎn)。 成本低和接口簡單都是鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn)。14. 總線上信息的傳輸總是由 。A. CPU啟動(dòng)B. 總線控制器啟動(dòng)C. 總線主設(shè)備啟動(dòng)D. 總線從設(shè)備啟動(dòng)A.B.C. D.主設(shè)備是發(fā)起總線請求并在獲得總線使用權(quán)后能控制總線的設(shè)備，如CP

10、U、 DMA控制器等都可以作為主設(shè)備。15. 異步控制方式常用于 作為其主要控制方式。A. 在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)B. 微型機(jī)的 CPU控制中C. 組合邏輯控制的 CPU中D. 微程序控制器中A. B.C.D.在 CPU內(nèi)部通常采用同步控制方式 （CPU內(nèi)部各部件的速度相當(dāng) ），在 CPU和外存及 I/O 設(shè)備之間常采用異 步控制方式。16. 下列有關(guān)總線的敘述中，錯(cuò)誤的是 。A. 總線是一組共享的信息傳輸線B. 系統(tǒng)總線中有地址、數(shù)據(jù)和控制 3 組傳輸線C. 同步總線一定有時(shí)鐘信號線，用于總線操作的定時(shí)D. 系統(tǒng)總線始終由 CPU控制和管理A.B.C.D. A 、 B、 C

11、選項(xiàng)敘述均正確。 系統(tǒng)總線是由總線控制器控制和管理的，而非CPU。17. 假定一個(gè)同步總線的工作頻率為 33MHz，總線中有 32 位數(shù)據(jù)線，每個(gè)總線時(shí)鐘傳輸一次數(shù)據(jù)，則該總 線的最大數(shù)據(jù)傳輸速率為 。A. 66MB/sB. 132MB/sC. 526MB/sD. 1056MB/sA.B. C.D.一次傳輸?shù)臄?shù)據(jù)大小為 32bit=4B 。 一次所花費(fèi)的時(shí)間為一個(gè)時(shí)鐘周期，即1/33MHz。 那么數(shù)據(jù)傳輸速率=4B/（1/33MHz）=132MB/s ，故本題選 B。18. 系統(tǒng)總線中的控制總線的主要功能是 。A. 提供定時(shí)信號、操作命令和各種請求 / 回答信號等B. 提供數(shù)據(jù)信息C. 提供時(shí)

12、序信號D. 提供主存和 I/O 模塊的回答信號A. B.C.D.控制總線中傳輸?shù)目刂菩盘柊偩€命令、定時(shí)信號（ 時(shí)鐘和握手信號等 ）、總線請求、總線允許、中斷請求和中斷允許等。 A 選項(xiàng)的描述最全面，故本題選 A。19. 增加同步總線帶寬的方法有很多，下列方法中不能提高總線帶寬的是 。A. 總線復(fù)用技術(shù)B. 增加總線位寬C. 采用突發(fā)傳輸模式D. 提高總線時(shí)鐘頻率A. B.C.D.所謂總線復(fù)用技術(shù)就是指多個(gè)用戶共享公用信道的一種機(jī)制， 目前最常見的主要有時(shí)分多路復(fù)用、 頻分多 路復(fù)用和碼分多路復(fù)用等，其優(yōu)點(diǎn)在于：使各子系統(tǒng)的信息能有效及時(shí)地被傳送；避免彼此間的信號相互 干擾和避免物理空間上過

13、于擁擠?？偩€復(fù)用技術(shù)并不能提高總線帶寬。 總線帶寬是指這條總線在單位時(shí)間 內(nèi)可以傳輸?shù)臄?shù)據(jù)總量，它等于總線位寬與工作頻率的乘積，故增加總線位寬和時(shí)鐘頻率都能夠提高總線 帶寬。 突發(fā)傳輸是指兩設(shè)備之間不間斷地連續(xù)數(shù)據(jù)傳送。在突發(fā)傳輸模式下，多個(gè)數(shù)據(jù)單元當(dāng)作一個(gè)單元 ( 相當(dāng)一個(gè)數(shù)據(jù)塊 ) 來傳送，從而提高了傳輸效率。 綜上所述，本題只有 A方法不能提高總線帶寬，故選擇A。20. 下列有關(guān)總線標(biāo)準(zhǔn)敘述中，錯(cuò)誤的是 。A. 引入總線標(biāo)準(zhǔn)便于設(shè)備互換和新設(shè)備的添加B. 主板上的處理器總線和存儲器總線通常是專用總線C. I/O 總線通常是標(biāo)準(zhǔn)總線，所以 PCI 總線是標(biāo)準(zhǔn)總線D. 相對于串行總線，并行總

14、線更適合遠(yuǎn)距離的數(shù)據(jù)傳輸A.B.C.D. 總線標(biāo)準(zhǔn)化以后，使得在計(jì)算機(jī)中增刪設(shè)備非常容易，提高了設(shè)備的兼容性和互換性，因此A 正確。 通常處理器總線和存儲器總線是專用總線，而 I/O 總線是標(biāo)準(zhǔn)總線，如 PCI 總線、 AGP總線、 PCI-Express 總 線等， 因此 B、C都正確。 串行總線的數(shù)據(jù)在數(shù)據(jù)線上按位進(jìn)行傳輸， 因此只需要一根或兩根數(shù)據(jù)信號線， 線路的成本低，適合遠(yuǎn)距離傳輸。并行總線的數(shù)據(jù)在數(shù)據(jù)線上同時(shí)有多位一起傳送，每一位要有一根數(shù)據(jù) 線，因此由多根數(shù)據(jù)線組成。 其特點(diǎn)是同時(shí)可以傳輸多位數(shù)據(jù)， 但數(shù)位之間必須同步。 并行因?yàn)閿?shù)據(jù)線多， 使得相互間干擾大，因此不適合遠(yuǎn)距離傳輸

15、。21. 下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是 。A. PCI 、CRT、 USB和 EISAB. ISA 、CPI、 VESA和 EISAC. ISA 、 SCSI、 RAM和 MIPSD. ISA 、 EISA、 PCI 和 PCI-ExpressA.B.C.D. 排除法： CRT(Cathode Ray Tube) ，陰極射線管，故 A 不對。 CPI(Cycles Per Instruction)，指令平均時(shí)鐘周期數(shù)，故 B 不對。 SCSI(Small Computer System Interface)，小型計(jì)算機(jī)系統(tǒng)接口。 RAM(RandomAccess Memory)，隨機(jī)存

16、儲器。 MIPS(Million Instructions Per Second) ，每秒百萬條指令，故 C 不對。22. 數(shù)據(jù)總線信號狀態(tài)是 。A. 單向雙態(tài)的B. 單向三態(tài)的C. 雙向雙態(tài)的D. 雙向三態(tài)的A.B.C.D. 數(shù)據(jù)總線(DB)用于傳送數(shù)據(jù)信息。 數(shù)據(jù)總線是 雙向三態(tài)形式的總線， 即它既可以把 CPU的數(shù)據(jù)傳送到存儲 器或輸入 / 輸出接口等其他部件，也可以將其他部件的數(shù)據(jù)傳送到CPU。數(shù)據(jù)總線的位數(shù)是微型計(jì)算機(jī)的一個(gè)重要指標(biāo)，通常與微處理器的字長相一致，例如 Intel 8086 微處理器字長 16 位，其數(shù)據(jù)總線寬度也是 16 位。需要指出的是，數(shù)據(jù)的含義是廣義的，它可以是

17、真正的數(shù)據(jù)，也可以是指令代碼或狀態(tài)信息，有時(shí) 甚至是一個(gè)控制信息，因此，在實(shí)際工作中，數(shù)據(jù)總線上傳送的并不一定僅僅是真正意義上的數(shù)據(jù)。地址總線 (AB) 是專門用來傳送地址的，由于地址只能從CPU傳向外部存儲器或 I/O 端口，因此地址總線總是單向三態(tài) 的，這與數(shù)據(jù)總線不同。地址總線的位數(shù)決定了CPU可直接尋址的內(nèi)存空間大小，比如 8 位微型計(jì)算機(jī)的地址總線為 16 位，則其最大可尋址空間為 2nB=64KB，16 位微型計(jì)算機(jī)的地址總線為 20 位，其 可尋址空間為 220B=1MB。一般來說，若地址總線為 n 位，則可尋址空間為 2n 字節(jié)。23. 在下列關(guān)于 PCI 總線基本概念中，不正

18、確的表述是 。A. 針對不同的處理器，有不同類型的 PCI 總線B. PCI 總線的基本傳輸機(jī)制是猝發(fā)式傳送C. 不同于 ISA 總線， PCI 總線的地址總線與數(shù)據(jù)總線是分時(shí)復(fù)用的D. PCI 是目前個(gè)人計(jì)算機(jī)中使用最為廣泛的接口，幾乎所有主板產(chǎn)品上都帶有這種插槽A. B.C.D.PCI 總線是一種不依附于某個(gè)具體處理器的局部總線，故A 錯(cuò)誤。 B、 C、D的敘述均是正確的。 注：猝發(fā)式傳送為取得主線控制權(quán)后進(jìn)行多個(gè)數(shù)據(jù)的傳輸。24. 在下列各種情況中，最應(yīng)采用異步傳輸方式的是 。A. I/O 接口與打印機(jī)交換信息B. CPU與主存交換信息C. CPU和 PCI 總線交換信息D. 由統(tǒng)一時(shí)序

19、信號控制方式下的設(shè)備A. B.C.B. 在異步定時(shí)方式中，沒有統(tǒng)一的時(shí)鐘，也沒有固定的時(shí)間間隔，完全依靠傳送雙方相互制約的“握手”信 號來實(shí)現(xiàn)定時(shí)控制。 異步定時(shí)方式能保證兩個(gè)工作速度相差很大的部件或設(shè)備之間可靠地進(jìn)行信息交換。 I/O 接口和打印機(jī)之間的速度差異較大，應(yīng)采用異步傳輸方式來提高效率。25. 下列關(guān)于總線仲裁方式的說法中，正確的有 。獨(dú)立請求方式響應(yīng)時(shí)間最快，是以增加處理器開銷和增加控制線數(shù)為代價(jià)的 計(jì)數(shù)器定時(shí)查詢方式下，有一根總線請求(BR)和一根設(shè)備地址線，若每次計(jì)數(shù)都從0 開始，則設(shè)備號小的優(yōu)先級高鏈?zhǔn)讲樵兎绞綄﹄娐饭收献蠲舾?分布式仲裁控制邏輯分散在總線各部件中，不需要中

20、央仲裁器A. 、B. 、C. 、D. 、A.B. C.C. 獨(dú)立請求方式中，每個(gè)設(shè)備均由一對總線請求線和總線允許線，總線控制邏輯復(fù)雜，但響應(yīng)速度快，正 確。 計(jì)數(shù)器定時(shí)方式采用一組設(shè)備地址線 (*) ，錯(cuò)誤。 鏈?zhǔn)讲樵兎绞綄τ布娐饭收厦舾校覂?yōu)先級 不能改變，正確。 分布式仲裁方式不需要中央仲裁器，每個(gè)主模塊都有自己的仲裁號和仲裁器，多個(gè)仲 裁器競爭使用總線，正確。26. 設(shè)一個(gè) 32 位微處理器配有 16 位的外部數(shù)據(jù)總線，若時(shí)鐘頻率為100MHz，總線周期為 5 個(gè)時(shí)鐘周期傳輸一個(gè)字，則總線帶寬是 。A. 4MB/sB. 40MB/sC. 16MB/sD. 64MB/sA.B. C.D.

21、總線帶寬就是總線的數(shù)據(jù)傳輸速率 ( 處理器的位數(shù)與總線帶寬無關(guān)，是干擾條件) 。 解法一： 時(shí)鐘頻率為100MHz，所以時(shí)鐘周期 =1/100 s，總線周期 =5個(gè)時(shí)鐘周期 =50.01 s，總線工作頻率 =1/0.05 s=20MHz， 則總線帶寬 =20MHz(16/8)B=40MB/s 。 解法二： 時(shí)鐘頻率為 100MHz，總線傳輸周期為 5 個(gè)時(shí)鐘周期，則 總線工作頻率 =時(shí)鐘頻率 /5=20MHz，總線帶寬 =總線工作頻率 ( 總線寬度 /8)=20MHz (16/8)B=40MB/s 。27. 總線的數(shù)據(jù)傳輸速率可按公式 Q=Wf/N計(jì)算，其中 Q為總線數(shù)據(jù)傳輸速率， W為總線數(shù)

22、據(jù)寬度 ( 總線位寬 /8) ，f 為總線時(shí)鐘頻率， N為完成一次數(shù)據(jù)傳送所需的總線時(shí)鐘周期個(gè)數(shù)。若總線位寬為16 位，總線時(shí)鐘頻率為 8MHz，完成一次數(shù)據(jù)傳送需 2 個(gè)總線時(shí)鐘周期，則總線數(shù)據(jù)傳輸速率Q為。A. 16Mbit/sB. 8Mbit/sC. 16MB/sD. 8MB/sA.B.C.D. W=16/8B=2B，N=2，f=8MHz，故 Q=2B 8MHz/2=8MB/s。28. 鏈?zhǔn)讲樵兎绞较?，若?N 個(gè)設(shè)備，則有 。A. 有 N 條總線請求線和 N 條總線同意線B. 有 N 條總線請求線和1 條總線同意線C.有 1 條總線請求線和N條總線同意線D.有 1 條總線請求線和1 條

23、總線同意線A.B.C.D. 在鏈?zhǔn)讲樵兎绞较拢?N個(gè)設(shè)備共用 1條總線請求線，并用1條總線同意線串行連接所有 I/O 設(shè)備，故選D。 鏈?zhǔn)讲樵儍?yōu)先級判別方式：離總線控制器越近的部件，其優(yōu)先級越高；離總線控制器越遠(yuǎn)的部件，其優(yōu)先 級越低。 鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn)： 只需要 3 根控制線就能按一定的優(yōu)先級實(shí)現(xiàn)總線控制， 結(jié)構(gòu)簡單， 易擴(kuò)充。 鏈?zhǔn)讲樵兎绞降娜秉c(diǎn)：對硬件電路的故障敏感，也就是說，如果第 i 個(gè)設(shè)備的接口電路有故障，則第 i 個(gè)設(shè)備以后的設(shè)備都不能進(jìn)行工作。能使用總線。當(dāng)優(yōu)先級高的部件頻繁請求使用總線時(shí)，會使優(yōu)先級較低的部件長期不29. 在獨(dú)立請求方式下，若有 N 個(gè)設(shè)備，則有A. 有 N

24、 條總線請求線和N條總線同意線B. 有 N 條總線請求線和1 條總線同意線C.有 1 條總線請求線和N條總線同意線D.有 1 條總線請求線和1 條總線同意線A. B.C.D.獨(dú)立請求方式中， 每一個(gè)設(shè)備均有一對總線請求線和總線同意線，故 N 個(gè)設(shè)備， 有 N 條總線請求線和 N 條總線同意線。30. 在使用 Pentium 處理器的 PC中，圖形加速卡最好連接在 上。A. ISA 總線B. PCI 總線C. EISA 總線D. AGP總線A.B.C.D. AGP 總線是 Intel 公司專門為支持高性能圖形和視頻而設(shè)計(jì)的一種新型局部總線。它為圖形加速卡提供了 一條專用通道， 從而擺脫了 PCI

25、總線的擁擠情況。 因此在 Pentium 處理器的 PC上插入 AGP總線是連接圖形 加速卡最好的方法。31. 下列關(guān)于 RS-232C 總線的敘述中，錯(cuò)誤的是 。A. 使用低電平表示“ 1”，高電平表示“ 0”B. 是一種串行總線杯準(zhǔn)C. 可以用來連接計(jì)算機(jī)和調(diào)制解調(diào)器D. 具有真正的即插即用特征A.B.C.D. RS-232C 是一種串行總線標(biāo)準(zhǔn)，常用于連接包括調(diào)制解調(diào)器、鼠標(biāo)、掃描儀以及向計(jì)算機(jī)發(fā)送信息和從計(jì) 算機(jī)接收信息的其他設(shè)備。 A、B和 C均是正確描述。而即插即用特征一般用來形容USB總線的特點(diǎn)，故 D選項(xiàng)錯(cuò)誤。32. 下列關(guān)于 USB總線的敘述中，正確的是 。A. 最高數(shù)據(jù)傳輸

26、速率為 1.5Mbit/sB. 可用來連接顯示器、鼠標(biāo)、鍵盤等外設(shè)，且可以將它們進(jìn)行串接C. 使用 4 芯電纜， 4 條全部用于數(shù)據(jù)連接D. 不支持熱插拔A.B. C.D.USB 總線是一種串行總線，用來實(shí)現(xiàn)外設(shè)的簡單快速連接，并且可以將外設(shè)進(jìn)行串接，使一大串設(shè)備共用PC上一個(gè)端口。 2.0 版的 USB總線最高數(shù)據(jù)傳輸速率可達(dá) 480Mbit/s 。使用 4 芯電纜， 2 條用于數(shù)據(jù)連接， 2 條用于電源、接地。 USB總線支持熱插拔，具有真正的即插即用特性。33. 下列總線中，數(shù)據(jù)傳輸速率最高的是 。A. PCI 總線B. VESA總線C. USB總線D. AGP總線A.B.C.D. AG

27、P(Accelerated Graphic Ports) 總線是專門用來連接顯示卡的高速總線，其中AGP8X版本的 AGP總線數(shù)據(jù)傳輸速率可達(dá) 2.1GB/s ，遠(yuǎn)大于其他 3 種總線。34. 串行通信方式主要用于 。A. 連接主機(jī)與外圍設(shè)備B. 連接主存與 CPUC. 連接運(yùn)算器與控制器D. 連接 CPU內(nèi)部各部件A. B.C.D.串行通信方式由于其信息傳送速度慢、 信息傳送的距離較長、所使用的信號線數(shù)量較少等特點(diǎn)， 主要用于 連接主機(jī)和慢速的外圍設(shè)備，如主機(jī)與串行鼠標(biāo)之間的信息傳送。35. 主存通過 來識別信息是地址還是數(shù)據(jù)。A. 總線的類型B. 存儲器數(shù)據(jù)寄存器 (MDR)C. 存儲器地

28、址寄存器 (MAR)D. 控制單元 (CU)A. B.C.D.地址和數(shù)據(jù)在不同的總線上傳輸， 地址在地址總線上傳輸，數(shù)據(jù)在數(shù)據(jù)總線上傳輸， 故主存通過總線的類 型來識別信息是地址還是數(shù)據(jù)。36. 在同步通信中，一個(gè)總線周期的傳輸過程是 。A. 先傳送數(shù)據(jù)，再傳輸?shù)刂稡. 先傳送地址，再傳輸數(shù)據(jù)C. 只傳輸數(shù)據(jù)D. 都不對A.B. C.C. 在同步通信過程中，一個(gè)總線傳輸周期的過程可分為申請階段、尋址階段、傳輸階段和結(jié)束階段。其中， 尋址階段即傳送地址的階段，傳輸階段即傳送數(shù)據(jù)的階段，故選B。37. 下列關(guān)于 PCI 總線的描述，錯(cuò)誤的是 。A. PCI 總線是一種與處理器無關(guān)的高速外圍總線B.

29、 PCI 總線的基本傳輸機(jī)制是猝發(fā)式傳送C. 系統(tǒng)中可以配置多條 PCI 總線D. PCI 總線不支持即插即用A.B.C.D. PCI 總線是一種高速的外圍總線，它與處理器無關(guān)，采用猝發(fā)方式傳送，支持即插即用且系統(tǒng)中可以有多條 PCI 總線。38. 中斷判優(yōu)邏輯和總線仲裁方式相類似，下列說法中，正確的是 。在總線仲裁方式中，獨(dú)立請求方式響應(yīng)時(shí)間最快，是以增加處理器開銷和增加控制線數(shù)為代價(jià)的 在總線仲裁方式中計(jì)數(shù)器查詢方式，若每次計(jì)數(shù)都從“0”開始，則所有設(shè)備使用總線的優(yōu)先級相等總線仲裁方式一般是指 I/O 設(shè)備爭用總線的判優(yōu)方式，而中斷判優(yōu)方式一般是指 I/O 設(shè)備爭用 CPU的 判優(yōu)方式中斷

30、判優(yōu)邏輯既可以通過硬件實(shí)現(xiàn)，也可以通過軟件實(shí)現(xiàn)A. 、B. 、C. 、D. 、A.B. C.D.：獨(dú)立請求方式中，每個(gè) I/O 接口都有各自的總線請求和總線同意線，共 2n 根控制線，以此來獲得高 響應(yīng)速度，故正確。 ：計(jì)數(shù)器查詢方式中，計(jì)數(shù)器有兩種計(jì)數(shù)方式：計(jì)數(shù)器每次判優(yōu)都從“0”開始，此時(shí)一旦設(shè)備的優(yōu)先級次序被固定后，設(shè)備的優(yōu)先級就按0，1，2， n 的順序降序排列，永遠(yuǎn)不能改變；計(jì)數(shù)器也可以從上一次的終點(diǎn)開始計(jì)數(shù)，即是一種循環(huán)方法，此時(shí)所有設(shè)備使用總線的優(yōu)先級相 等，故錯(cuò)誤。 ：總線仲裁方式是總線被爭用的判優(yōu)方式， 從設(shè)備一般是 I/O 設(shè)備，但也可以是硬盤 （ 外 存） ，故正確。 敘

31、述正確。39. 下列關(guān)于總線的說法中，正確的是 。A. 數(shù)據(jù)總線、地址總線和控制總線是分開連接在不同設(shè)備上的 3 種不同的總線B. 一臺機(jī)器里面只有一個(gè)總線C. 一個(gè)總線在某一時(shí)刻可以有多對主、從設(shè)備進(jìn)行通信D. 總線判優(yōu)是在多個(gè)請求使用總線的設(shè)備中選擇一個(gè)，讓其控制總線來傳輸信息A.B.C.D. 數(shù)據(jù)總線、地址總線和控制總線只是系統(tǒng)總線的 3 個(gè)組成部分，而不能分開來單獨(dú)連接設(shè)備，故 A錯(cuò)誤。 總線按其所在的位置分為片內(nèi)總線、 系統(tǒng)總線、通信總線。 可以把所有主要功能部件都連接在一個(gè)總線上， 也可以用幾個(gè)總線分別連接不通的部件和設(shè)備。因此， 有單總線結(jié)構(gòu)、 雙總線結(jié)構(gòu)、 三總線結(jié)構(gòu)等。 通常

32、，一臺機(jī)器里面應(yīng)該有不同層次的多個(gè)總線存在，故B 錯(cuò)誤。 在某一個(gè)總線傳輸周期內(nèi)，總線上只能有一個(gè)主設(shè)備控制總線，選擇一個(gè)從設(shè)備與之進(jìn)行通信，或?qū)λ衅渌O(shè)備進(jìn)行廣播通信。所以，某一時(shí)刻一個(gè) 總線不能有多對主、從設(shè)備進(jìn)行通信，故C錯(cuò)誤。 D 正確?？偩€判優(yōu)是在多個(gè)請求使用總線的設(shè)備中選擇一個(gè)，讓其控制總線來傳輸信息，其他設(shè)備則需暫時(shí)等待并在以后的判優(yōu)中逐一被選中。40. 下列關(guān)于同步總線的說法中，正確的有 。同步總線一般按最慢的部件來設(shè)置公共時(shí)鐘 同步總線一般不能很長 同步總線一般采用應(yīng)答方式進(jìn)行通信 通常， CPU內(nèi)部總線、處理器總線等采用同步總線A. 、B. 、C. 、D. 、A.B. C

33、.C. 同步總線的特點(diǎn)是各部件采用時(shí)鐘信號進(jìn)行同步，協(xié)議簡單，因而速度快，接口邏輯很少。但總線上的每 個(gè)部件必須在規(guī)定的時(shí)間內(nèi)完成要求的動(dòng)作，所以一般按最慢的部件來設(shè)計(jì)公共時(shí)鐘。而且由于時(shí)鐘偏移 問題，同步總線一般不能很長。因此，一般同步總線用在部件之間距離短、存取速度一致的場合。通常， CPU內(nèi)部總線、處理器總線等采用同步總線。因此、和都是正確的。屬于異步總線的特征。 異步總線采用應(yīng)答方式進(jìn)行通信，允許各設(shè)備之間的速度有較大的差異，因此，通常用于在具有不同存取速 度的設(shè)備之間進(jìn)行通信。通常連接外設(shè)或其他機(jī)器的通信總線采用異步總線。 綜上，本題選 B。41. 在計(jì)數(shù)器定時(shí)查詢方式下，若每次計(jì)數(shù)

34、都從 0 開始，則 。A. 設(shè)備號小的設(shè)備優(yōu)先級高B. 設(shè)備號大的設(shè)備優(yōu)先級高C. 每個(gè)設(shè)備的優(yōu)先級均等D. 每個(gè)設(shè)備的優(yōu)先級隨機(jī)變化A. B.C.D.計(jì)數(shù)器有兩種計(jì)數(shù)方式。第一種：計(jì)數(shù)器每次判優(yōu)都從 “ 0”開始，此時(shí)一旦設(shè)備的優(yōu)先次序被固定后， 設(shè)備的優(yōu)先級就按 0，1，2， n 的順序降序排列，永遠(yuǎn)不能改變 。這種情況下設(shè)備號越小的設(shè)備優(yōu)先級越高。第二種：計(jì)數(shù)器也可以從上一次的終點(diǎn)開始計(jì)數(shù)，即是一種循環(huán)方法， 此時(shí)所有設(shè)備使用總線的優(yōu)先級相 等。計(jì)數(shù)器的初值當(dāng)然也可以由程序設(shè)置，故優(yōu)先級次序可以改變。42. 以下有關(guān)于總線結(jié)構(gòu)系統(tǒng)的敘述中，錯(cuò)誤的是 。A. 通常越靠近 CPU的總線傳輸率越高B. 通常在總線和總線之間用橋接器連接C. CPU總線和存儲器總線都比 I/O 總線快D. 系統(tǒng)中的多個(gè)總線不可能同時(shí)傳輸信息A.B.C.D. 通常，越靠近 CPU的總線，其速度就越快；越遠(yuǎn)離 CPU的總線，其速度就越慢。這也是和存儲器系統(tǒng)相一 致的，故 A、C都是正確的。 通常在總線和總線之間用橋接器連接，比如具有 ISA 總線和 PCI總線的計(jì)算 機(jī)系統(tǒng)提供有 PCI 至 ISA 的橋接器。 D 錯(cuò)誤，多個(gè)總線可以同時(shí)傳輸信息。43. 假設(shè)某存儲器總線采用同步通信方式，時(shí)鐘頻率為50MHz，