CMOS集成電路電流源負責的差分放大器

1、2014模擬CMOS集成電路設計目 錄必做項目：與非門電路的設計一 設計目的與指導二 設計及過程分析三 結果分析四 體會五 任務分工選做項目：電流鏡負載的差分放大器設計一 設計目的與要求二 設計及過程分析三 結果分析四 體會五 任務分工必做項目：與非門電路的設計一、設計目的與指導本項目要求基于csmc 0.35um 工藝，完成一個二輸入與非門(2NAND)的電路設計。設計要求如下：1、為了給頂層設計留出更多的布線資源，版圖中只能使用金屬1 和多晶硅作為互連線，輸入，輸出和電源、地線等pin 腳必須使用金屬12、版圖滿足設計規(guī)則要求，并通過LVS 檢查3、設計分析分析二輸入與非門（2NAND）的

2、電路，確定器件的寬長比。Ø 設置華大九天環(huán)境啟動 AetherØ 建立自己的設計庫Ø 用 Schematic Editor 畫電路原理圖Ø 形成符號圖Ø 在 MDE 中進行電路仿真Ø 分析仿真結果，是否滿足要求，若不滿足要求，修正電路的參數(shù)，重新仿真。4、版圖設計Ø 用 Layout Editer 畫版圖利用 Aeolus 工具進行版圖驗證和提取Ø DRC 規(guī)則檢測Ø LVS 檢查5、Tape outØ 增加焊盤等外圍電路Ø 輸出 GDSII 版圖結果。二 設計及過程分析（一） 電路原

3、理圖設計電路原理圖由兩個NMOS和兩個PMOS組成。兩個PMOS并聯(lián)，兩個NMOS串聯(lián)，然后將兩個NMOS和兩個PMOS串聯(lián)起來。最后加上相應的引腳（包括input、output、inputoutput），原理圖如下圖所示：在給5V電壓時，對V0與V1進行直流仿真分析直到VOUT斜率變化最大值在2.5V左右。不斷調節(jié)管子寬長比，直至其滿足要求，測得NMOS的W/L=0.8/0.5,PMOS的W/L=2/0.5.仿真圖如下圖所示（二） 生成符號圖在schematic editor工作界面，創(chuàng)建symbol view，生成符號圖。符號圖如下圖所示：符號圖創(chuàng)建完成后，重新建立一個schematic

4、editor，調用剛剛創(chuàng)建的符號圖，并加上相應的輸入信號，然后進行仿真，查看波形。（三） 版圖設計打開最初的電路原理圖，通過菜單欄的SDL創(chuàng)建版圖Layout，然后進行版圖的繪制，繪制過程中注意進行DRC驗證。版圖完成并且DRC驗證通過后，進行LVS驗證，若驗證不成功，多次改正知道驗證成功。版圖如下圖所示：三 結果分析 本次設計的最終結果是實現(xiàn)了一個二輸入與非門的功能，功能如下：ABY001011101110四 體會必做項目是與非門電路的設計，這算比較簡單的設計了，這是集成電路設計中基本的電路。首先在開始前，做好充分的準備，尤其是理論知識是掌握，要對以前所學的知識有一個系統(tǒng)的了解，看到一個新問

5、題要知道如何轉化為學過的知識。由于對這個電路比較熟悉，在畫電路圖和分析結果時遇到的問題都能夠解決，問題不大。主要是版圖設計的時候問題多，通常是對版圖設計不熟悉而不知道如何解決。與非門電路的版圖，雖然總體上電路比較簡單，但是在版圖的繪制過程之中還是要細心，注意工藝的最小線寬或者最小的距離的要求。畫圖過程很考驗耐心與細心程度，一不小心就要出差錯。所以在繪制過程中要細心。在版圖的布局中要注意布局的要求，盡量能夠減小面積并且避免出錯。由于這次我們?nèi)齻€人團隊工作，所以要分工。當然，分工不是說只做這一部分，而且，如果對其他部分不了解，做自己的部分時候也會很困難。我們每個隊員都要對這個課程設計有一個宏觀的了

6、解和把握，知道自己負責的部分所處的階段，對其他隊員負責的部分要有一定的了解，然后對自己負責的部分花大工夫，保質保量，不拖沓，才能使項目順利地進行。五 任務分工我們組三人，主要分工如下：根據(jù)原理圖形成符號圖，最后在 MDE 中進行電路仿真并分析結果。： 進行版圖設計 用 Layout Editer 畫版圖，利用 Aeolus 工具進行版圖驗證和提取，最后DRC 規(guī)則檢測，LVS 檢查。：啟動 Aether建立設計庫，用 Schematic Editor 畫電路原理圖并完成實訓報告。選做項目：電流鏡負載的差分放大器設計一 設計目的與要求設計一款差分放大器，要求滿足性能指標：l 負載電容ll 對管的

7、m取4的倍數(shù)l 低頻開環(huán)增益>100l GBW(增益帶寬積)>25MHzl 輸入共模范圍>3Vl 功耗、面積盡量小參考電路圖如下圖所示設計步驟：1、 仿真單個MOS的特性，得到某W/L下的MOS管的小信號輸出電阻和跨導。2、 根據(jù)上述仿真得到的器件特性，推導上述電路中的器件參數(shù)。3、 手工推導上述尺寸下的差分級放大器的直流工作點、小信號增益、帶寬、輸入共模范圍。4、 如果增益和帶寬不符合題目要求，則修改器件參數(shù)，并重復上述計算過程。5、 一旦計算結果達到題目要求，用Hspice仿真驗證上述指標。如果仿真得到的增益和帶寬不符合要求，則返回步驟2，直至符合要求二 設計及過程分析據(jù)

8、題目所述，電流鏡負載的差分放大器的制作為0.35um CMOS工藝，要求在5v的電源電壓下，負載電容為2pF時，增益帶寬積大于25MHz，低頻開環(huán)增益大于100，同時功耗和面積越小表示性能越優(yōu)。我們首先根據(jù)0.35um CMOS工藝大致確定單個CMOS的性能，即在一定值的W/L下確定MOS管在小信號模型中的等效輸出電阻和柵跨導，然后記下得到的參數(shù)并將其帶入到整體電路中計算，推導電流鏡負載的差分放大器電路中的器件參數(shù)，例如，小信號模型的增益、帶寬、功耗等，再分析是否滿足題目中的各項指標的要求。若不滿足，則依據(jù)摘要理所說的，調節(jié)晶體管的寬度，然后用調整后的參數(shù)進行仿真、驗證，直到符合要求為止。2.

9、 電流鏡負載差分放大電路分析與設計（一） 電路原理圖設計在不考慮溝道長度及體效應時，Av=gm3*（ro1/ro2）gm2=gm3=(2UnCoxW/LID2)1/2ID2=ID3=0.25mA =ID1=ID0UnCox=1.3405*10(-4) ro1和ro2 均可從網(wǎng)表中讀取的gm1=676.6u gm3=1.2067m (W/L)M0,1 =10/1,(W/L)M2,3=9/1,(W/L)M4,5=2/1 用兩個PMOS管構成一個電流鏡，作為差分電路的負載。用兩個NMOS管構成電流鏡連接在Iref上。然后加上相應的引腳，為后序生成符號圖和版圖做好準備。如下圖所示：（二）生成符號圖符號

10、圖創(chuàng)建完成后，重新建立一個schematic editor，調用剛剛創(chuàng)建的符號圖，并加上相應的輸入信號，然后進行仿真，查看波形。瞬態(tài)分析：直流分析：（三）版圖設計打開最初的電路原理圖，通過菜單欄的SDL創(chuàng)建版圖Layout，然后進行版圖的繪制，繪制過程中注意進行DRC驗證。版圖完成并且DRC驗證通過后，進行LVS驗證，若驗證不成功，多次改正知道驗證成功。版圖如下圖所示：三 結果分析hierarchy xi0 xi0 xi0 xi0 xi0 device 1:mm0 1:mm1 1:mm2 1:mm3 1:mm4 region Saturati Saturati Saturati Saturat

11、i Saturati id -247.1656u -247.1656u 247.1656u 247.1656u 500.0000u ibs 3.6994a 3.6994a -265.1234a -265.1234a -4.0746a ibd 387.9501a 387.9501a -788.9777f -788.9777f -785.3774a vgs -1.6490 -1.6490 1.6586 1.6586 2.1686 vds -1.6490 -1.6490 2.0096 2.0096 2.1686 vbs 0.0000 0.0000 -1.3414 -1.3414 0.0000 vth

12、 -999.1591m -999.1591m 1.3070 1.3070 763.0809m vdsat -594.2612m -594.2612m 315.0436m 315.0436m 874.8337m vod -649.8448m -649.8448m 351.5394m 351.5394m 1.4055 gm 676.6466u 676.6466u 1.2067m 1.2067m 564.1959u gds 10.4276u 10.4276u 5.1034u 5.1034u 4.1931u gmb 221.7669u 221.7669u 371.2275u 371.2275u 248

13、.3114u cdtot 48.0864f 48.0864f 37.0387f 37.0387f 10.3659f cgtot 98.7657f 98.7657f 94.0683f 94.0683f 24.1734f cstot 164.8637f 164.8637f 124.8378f 124.8378f 37.6006f cbtot 126.6913f 126.6913f 84.1348f 84.1348f 27.9905f cgs 88.2701f 88.2701f 76.6250f 76.6250f 20.4368f cgd 8.1782f 8.1782f 10.7137f 10.71

14、37f 2.6065f i1 -247.1656u -247.1656u 247.1656u 247.1656u 500.0000u i2 0.0000 0.0000 0.0000 0.0000 0.0000 i3 -247.1656u -247.1656u 247.1656u 247.1656u 500.0000u i4 6.5964p 6.5964p -19.5590p -19.5590p -8.6752p hierarchy xi0 device 1:mm5 region Saturati id 494.3312u ibs -4.0297a ibd -100.0039a vgs 2.16

15、86 vds 1.3414 vbs 0.0000 vth 763.5805m vdsat 874.5969m vod 1.4050 gm 554.2542u gds 13.4333u gmb 244.9113u cdtot 11.1731f cgtot 24.2181f cstot 37.5983f cbtot 28.6691f cgs 20.4425f cgd 2.6653f i1 494.3312u i2 0.0000 i3 494.3312u i4 -5.3659p 四 體會本次的集成電路課程設計使我們組受益匪淺。一直以來我們已經(jīng)深入的學習過模擬電子技術基礎和模擬CMOS集成電路課程的理

16、論知識了，但是對于實踐方面的知識我們只在實驗課上用過。這次的實訓，使我們學會將課堂上的純理論靈活運用到生活。剛看到題目時不知道從何下手。然后開始看書，仔細的找相關的資料，看到底題目的用意是什么，幸好在課本上已經(jīng)學過差分放大器。我們了解了相關理論知識，便開始分工合作，進行手工分析，用 Schematic Editor 畫電路原理圖并進行仿真，隨后就是版圖設計，主要是這三個步驟，花了不少時間，設計過程中出現(xiàn)很多差錯，不斷改正，不斷虛心請教，實在修改不了，讓老師來指導。這樣重復地進行計算，畫圖，設計，終于順利完成電流源負載的差分放大器。其實完成這個項目遇到的問題是手工分析計算和畫版圖的時候由于不熟練出現(xiàn)各種情況。例如計算NMOS和PMOS的寬長比和電路增益，與MDE仿真后的圖形進行比較分析，修改參數(shù)再分析，重復修改，最后基本使仿真圖形和計算分析的結果符合。其次在版圖設計的時候，由于之前僅僅用過幾次版圖設計，時間長了還忘記，所以費了很大功夫才畫完版圖。面對版圖出錯時還不斷請教別人，互相討論問題所在，再修改，再驗證，直到最后通過LVS驗證CORRECT，才松了口氣，這是很值得高興的事。這次課設通過不斷的計