組合邏輯電路實驗報告

1、電子通信與軟件工程系203 2014學年第2學期數(shù)字電路與邏輯設計實驗實驗報告班級：姓名：學號：成績：同組成員：姓名：學號：-實驗名稱：組合邏輯電路(半加器全加器及邏輯運算)實驗目的：1、掌握組合邏輯電路的功能調試2、驗證半加器和全加器的邏輯功能。3、學會二進制數(shù)的運算規(guī)律。、實驗內容:1 組合邏輯電路功能測試。(1) 用2片74LS00組成圖4.1所示邏輯電路。為便于接線和檢查在圖中要注明芯片編 號及各引腳對應的編號(2) 圖中A、B、C接電平開關，丫I , Y2接發(fā)光管電平顯示.(3) 。按表4。 1要求,改變A、B、C的狀態(tài)填表并寫出 Y1 , Y2邏輯表達式.(4) 將運算結果與實驗比

2、較.1910&19&G：G<129 10132 測試用異或門(74LS86)和與非門組成的半加器的邏輯功能根據(jù)半加器的邏輯表達式 可知.半加器Y是A、B的異或，而進位Z是A、B相與，故半加器可用一個集成異或門 和二個與非門組成如圖4。2.S. Y、Z接電平顯示.(1) .在學習機上用異或門和與門接成以上電路接電平開關(2) .按表4. 2要求改變A、B狀態(tài)，填表.3 .測試全加器的邏輯功能。(1).寫出圖4. 3電路的邏輯表達式.(2).根據(jù)邏輯表達式列真值表.(3) .根據(jù)真值表畫邏輯函數(shù)S、Ci的卡諾圖.(4) .填寫表4 . 3各點狀態(tài)(5) .按原理圖選擇與非門并

3、接線進行測試，將測試結果記入表 看邏輯功能是否一致.4 . 4,并與上表進行比較圖3 3T=Z=T=衛(wèi)=-V;二.SL 二Ci 二實驗結果:表4. 1輸入輸出ABCY1Y20000000101011111111011010100101011101011Y仁A+BY2= ( A' B) + ( B ' C)表4. 2輸入端A0101B0011輸出端Y0110Z0001表4. 3A iB iC.彳 i 1YZX1X2X3S iC i0000011100010101011010010101101100011101001011101001111011011011101101111011

4、1011表4. 4輸入端A i00001111B i00110011Ci 101010101輸出端i 1Ci00010111Si01101001Y=A 'B+AB'Z=CX1=A 'B+C 'ABX2=A ' 'AB+CX3=A 'B+AB'+C'Si=A'B 'C+A'C'+AB '+ABCCi=AC+AB+BC實驗總結：此實驗中因本就缺少一塊 74LS00的芯片導致線路不完整， 原本打算用74LS20來代替 74LS00，但電路還是出現(xiàn)了問題，原以為是電路接線的問題，也重新接線過，但是情況毫無變化。在和隔壁組同學的討論下， 決定一個個檢測電路中各點的情況，最后發(fā)現(xiàn)是74LS20芯片1,2，13接口的問題最后找到一個74LS00才使得電路正確運行。通過這次實驗明白 了,有時候出現(xiàn)問題時，自己應在一定的時間內想到問題的解決方案，如果解決不了問題應需要找同伴商討合作才能使實驗完