電子技術(shù)基礎(chǔ)共題

1、電子技術(shù)基礎(chǔ)1、在電子技術(shù)領(lǐng)域里，為了便于存儲、分析和傳輸，常將模擬信號進行編碼，即把它轉(zhuǎn)換為數(shù)字信號，利用數(shù)字邏輯這一強有力的工具來分析和設(shè)計復(fù)雜的數(shù)字電路或數(shù)字系統(tǒng)，為信號的存儲、分析和傳輸創(chuàng)造硬件環(huán)境。2、模擬信號是時間連續(xù)、數(shù)值也連續(xù)的物理量，它具有無窮多的數(shù)值。3、電子系統(tǒng)中一般均含有模擬和數(shù)字兩種構(gòu)件:模擬電路是系統(tǒng)中必需的組成部分。但為便于存儲、分析或傳輸信號，數(shù)字電路更具優(yōu)越性。4、在數(shù)字電路中，常用二進制數(shù)來量化連續(xù)變化的模擬信號，而二進制數(shù)正好是用二值數(shù)字邏輯中的數(shù)字1和0來表示的，這樣就可借助復(fù)雜的數(shù)字系統(tǒng)(例如計算機)來實現(xiàn)信號的存儲、分析和傳輸。5、數(shù)字信號在時間上和

2、數(shù)值上均是離散的，常用數(shù)字0和1來表示。這里的0和1不是十進制數(shù)中的數(shù)字，而是邏輯0和邏輯1，因而稱之為二值數(shù)字邏輯或簡稱數(shù)字邏輯。6、設(shè)周期性數(shù)字波形的高電平持續(xù)6ms，低電平持續(xù)10ms，求占空比q。解: 37.5%7、脈沖波形上升時間的定義是，從脈沖幅值的10%上升到90%所經(jīng)歷的時間。脈沖寬度則定義為脈沖幅值的50%的兩個時間點所跨越的時間。8、每秒鐘所傳輸數(shù)據(jù)的位數(shù)稱為數(shù)據(jù)率或比特率。9、現(xiàn)代數(shù)字電路是用半導(dǎo)體工藝制成的若干數(shù)字集成器件構(gòu)造而成。邏輯門是其基本單元。存儲器是用來存儲二值數(shù)據(jù)的數(shù)字電路。從整體來看，數(shù)字電路可分為組合邏輯電路和時序邏輯電路兩大類。10、當(dāng)前兩種主要的邏輯

3、門電路是什么TTLCMOS11、為什么在計算機或數(shù)字系統(tǒng)中通常采用二進制數(shù)？答：二進制的數(shù)字裝置簡單可靠，所用元件少二進制的基本運算規(guī)則簡單，運算操作方便。12、格雷碼的特點答：相鄰的兩個碼組之問僅有一位不同.因而常用于模擬量的轉(zhuǎn)換中，當(dāng)模擬量發(fā)生微小變化而可能引起數(shù)字量發(fā)生變化時，格雷碼僅改變1位，這樣與其他碼同時改變兩位或多位的情況相比更為可靠，即可減少出錯的可能性。13、在分析和設(shè)計數(shù)字電路時，所使用的數(shù)學(xué)工具是邏輯代數(shù)(又稱布爾代數(shù))。邏輯代數(shù)是按一定的邏輯規(guī)律進行運算的代數(shù)，雖然它和普通代數(shù)一樣也是用字母表示變量，但兩種代數(shù)中變量的含義是完全不同的。14、只有當(dāng)一件事的幾個條件全部具

4、備之后，這件事才發(fā)生，這種關(guān)系稱為與邏輯。15、當(dāng)一件事情的幾個條件中只要有一個條件得到滿足，這件事就會發(fā)生。這種關(guān)系稱為或邏輯。16、一件事情的發(fā)生是以其相反的條件為依據(jù)。這種邏輯關(guān)系稱為非邏輯。17、由于模擬信息具有連續(xù)性，實用上難于存儲、分析和傳輸;應(yīng)用二值數(shù)字邏輯構(gòu)成的數(shù)字電路或數(shù)字系統(tǒng)較易克服這些困難，其實質(zhì)是利用數(shù)字l和0來表示信息18、數(shù)字系統(tǒng)中常用二進制數(shù)來表示數(shù)據(jù)。所謂二進制是以2為基數(shù)的計數(shù)體制，其中數(shù)字1和0分別表示對立的兩個邏輯狀態(tài)。在集成電路中容易實現(xiàn)。一個n位的二進制數(shù)可以表示2n個數(shù)據(jù)。19、十六進制是二進制的簡寫，它是以16為基數(shù)的計數(shù)體制，常用于數(shù)字電子技術(shù)、

5、微處理器、計算機和數(shù)據(jù)通信中。任意一種格式的數(shù)可以在十六進制、二進制和十進制之問相互轉(zhuǎn)換。20、一數(shù)字信號的波形如圖所示，試問該波形所代表的二進制數(shù)是什么？解：0101 101021、試就下列的邏輯值給出相應(yīng)的數(shù)字波形，設(shè)高電平1)電壓為5 V，低電平（0)電壓為0 V;22、將下列十進制數(shù)轉(zhuǎn)換為二進制數(shù)、八進制數(shù)、十六進制數(shù)和8421BCD碼（要求轉(zhuǎn)換誤差不大于2-4）：(1) 43 (2) 254.25解：(1) 43D=101011B=53O=2BH；43的BCD編碼為0100 0011BCD。(2) 254.25D=11111110.01B=376.2O=FE.4H；0010 0101

6、 0100.0010 0101BCD。23、將下列十進制數(shù)轉(zhuǎn)換為二進制數(shù)、八進制數(shù)、十六進制數(shù)和8421BCD碼（要求轉(zhuǎn)換誤差不大于2-4）：(1) 127 (2) 2.718解：(1) 127D=1111111B=177O=7FH；127的BCD編碼為0001 0010 0111BCD。(2) 2.718D=10.1011 0111B=2.56O=2.B7H；0010.0111 0001 1000BCD。24、將二進制數(shù)101001B轉(zhuǎn)換為十六進制碼：解：101001B=29H25、將二進制數(shù)11.01101B轉(zhuǎn)換為十六進制碼：解： 11.01101B=3.68H26、將下列十進制轉(zhuǎn)換為十六

7、進制數(shù)：(1) 500D (2) 0.34D解：(1) 500D=1F4H(2) 0.34D=0.570AH27、將下列十進制轉(zhuǎn)換為十六進制數(shù)：(1) 59D (2) 1002.45D解：(1) 59D=3BH(2) 1002.45D=3EA.7333H28、將下列十六進制數(shù)轉(zhuǎn)換為二進制數(shù)： (1) 23F.45H(2) A040.51H解：(1) 23F.45H=10 0011 1111.0100 0101B(2) A040.51H=1010 0000 0100 0000.0101 0001B29、將下列十六進制數(shù)轉(zhuǎn)換為十進制數(shù)： (1) 103.2H(2) A45D.0BCH解：(1) 1

8、03.2H=259.125D(2) A45D.0BCH=41024.046D30、下圖是數(shù)據(jù)選擇器邏輯圖，根據(jù)其邏輯圖寫出功能表答：31、下圖是1位數(shù)值比較器的真值表，請根據(jù)真值表寫出1位數(shù)值比較器的邏輯表達式：答：32、下圖是1位數(shù)值比較器的真值表，請根據(jù)真值表畫出1位數(shù)值比較器的邏輯圖：答：33、一編碼器的真值表如下所示，試用或非門和反相器設(shè)計出該編碼器的邏輯電路。解：34、試設(shè)計一個10位總線B=B9B0的狀態(tài)標(biāo)志邏輯電路。當(dāng)任1位總線為0時，輸出P為0,另外還要求用4位輸出狀態(tài)S3 ,S2,S1,S0區(qū)分是哪1位總線為0，當(dāng)同時有幾位總線都為0時，則指示出其中的最高位。解：35、用譯碼

9、器74138和適當(dāng)?shù)倪壿嬮T實現(xiàn)函數(shù)解： 36、譯碼器的功能如表所示，用邏輯門設(shè)計該譯碼器。37、譯碼器的功能如表所示，用74138設(shè)計該譯碼器。38、數(shù)據(jù)選擇器如圖所示，并行輸人數(shù)據(jù)I3I2I1I0=1010,控制端X=0，A1A0的態(tài)序為00、01、10、11，試畫出輸出端L的波形。解：39、74151的連接方式和各輸入端的輸入波形如圖所示。畫出輸出端Y的波形解：40、應(yīng)用74151實現(xiàn)如下邏輯功能解：41、應(yīng)用74151實現(xiàn)如下邏輯功能Y=ABC=解：42、試用三個3輸人端與門和一個或門實現(xiàn)語句“A>B” ,A和B均為兩位二進制數(shù)。解：43、試用五個雙輸人端或門和一個與門實現(xiàn)語句“A

10、>B",A和B均為兩位二進制數(shù)。44、試用兩個半加器和一個或門構(gòu)成一全加器。(1)寫出S和Ci的邏輯表達式;(2)畫出邏輯圖。解：45、設(shè)計一個半減器解： 46、設(shè)計一個全減器47、試證明等式48、觸發(fā)器是具有記憶功能的邏輯電路，每個觸發(fā)器能夠存儲1位二進制數(shù)據(jù)，是時序邏輯電路的基本單元。49、觸發(fā)器按電路結(jié)構(gòu)分類有基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。50、基本RS觸發(fā)器屬于電平觸發(fā)51、同步觸發(fā)器和主從觸發(fā)器屬于脈沖觸發(fā)，如果是負(fù)跳變觸發(fā)，輸入信號必須在正跳變前加入。52、邊沿觸發(fā)器是脈沖邊沿觸發(fā)，可以是正跳沿觸發(fā)，也可以是負(fù)跳沿觸發(fā)。輸入信號在觸發(fā)沿到來前(

11、只要滿足建立時間)加入。53、按功能分類有RS觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和D觸發(fā)器。RS觸發(fā)器具有約束條件RS=0,T觸發(fā)器和D觸發(fā)器的功能比較簡單，JK觸發(fā)器的邏輯功能最為靈活，由它可以作RS觸發(fā)器使用，也可以方便地轉(zhuǎn)換成T觸發(fā)器和D觸發(fā)器。54、電路結(jié)構(gòu)和觸發(fā)方式與功能沒有必然的聯(lián)系：比如JK觸發(fā)器既有主從式的，也有邊沿式的:主從式觸發(fā)器和邊沿觸發(fā)器都有RS、JK、 D功能觸發(fā)器.55、分析電路的功能，列出真值表。解：SRQ00110101保持01不定56、如圖所示的觸發(fā)器的CP、R、S信號波形如圖所示，畫出Q和的波形，設(shè)初態(tài)Q=0。解：57、由與或非門組成的同步RS觸發(fā)器如圖所示，試分

12、析其工作原理并列出功能表。解：58、設(shè)主從JK觸發(fā)器的初始狀態(tài)為0，CP、J、K信號如圖所示，試畫出觸發(fā)器Q端的波形。解：59、邏輯電路如圖所示，已知CP和A的波形，畫出觸發(fā)器Q端的波形，設(shè)觸發(fā)器的初始狀態(tài)為0。解：60、D觸發(fā)器邏輯符號如圖所示，用適當(dāng)?shù)倪壿嬮T，將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器。解：61、D觸發(fā)器邏輯符號如圖所示，用適當(dāng)?shù)倪壿嬮T，將D觸發(fā)器轉(zhuǎn)換成RS觸發(fā)器。解：62、D觸發(fā)器邏輯符號如圖所示，用適當(dāng)?shù)倪壿嬮T，將D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器。解：63、畫出一個簡單的倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器解：64：畫出雙積分A/D轉(zhuǎn)換器各處的工作波形答：65、倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的特點答：電阻網(wǎng)絡(luò)

13、隊值僅有兩種，即R和R;各2R支路電流I1與相應(yīng)的D1數(shù)碼狀態(tài)無關(guān)，是一定值;由于支路電流流向運放反相端時不存在傳輸時間，因而具有較高的轉(zhuǎn)換速度。67、在權(quán)電流型D/A轉(zhuǎn)換器的特點答：在權(quán)電流型D/A轉(zhuǎn)換器中，由于恒流源電路和高速模擬開關(guān)的運用使其具有精度高、轉(zhuǎn)換快的優(yōu)點。68、不同的A/D轉(zhuǎn)換方式具有各自的特點，在要求轉(zhuǎn)換速度高的場合，選用并行A/D轉(zhuǎn)換器;在要求精度高的情況，可以采用雙積分A/D轉(zhuǎn)換器，當(dāng)然也可選用高分辮率的其他形式A/D轉(zhuǎn)換器，但會增加成本。由于逐次比較型A/D轉(zhuǎn)換器在一定程度上兼顧了以上兩種轉(zhuǎn)換器的優(yōu)點，因此得到普通應(yīng)用。69、A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)是

14、轉(zhuǎn)換精度和轉(zhuǎn)換速度。70、10位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器如圖所示，當(dāng)R=Rf時，試求輸出電壓的取值范圍。解：71、10位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器如圖所示，當(dāng)R=Rf時，若要求電路輸入數(shù)字量為200H時輸出電壓VO=5V，試問VREF應(yīng)取何值？解：72、n位權(quán)電阻D/A轉(zhuǎn)換器如圖所示，試推導(dǎo)輸出電壓vO與輸入數(shù)字量的關(guān)系式；解：73、n位權(quán)電阻D/A轉(zhuǎn)換器如圖所示，如n=8，VREF=-10V，當(dāng)Rf=R時，如輸入數(shù)碼為20H，試求輸出電壓值。解：74、下圖為一權(quán)電阻網(wǎng)絡(luò)和梯形網(wǎng)絡(luò)相結(jié)合的D/A轉(zhuǎn)換電路。試證明：當(dāng)r=8R時，電路為8位的二進制碼D/A轉(zhuǎn)換器；解：r=8R，開關(guān)D=1，進行電

15、流分配，否則沒接VREF對于左邊權(quán)電阻網(wǎng)絡(luò)，例如當(dāng)開關(guān)D3=1，電流為當(dāng)開關(guān)D3=0時，電流為，合起來可寫成75、下圖為一權(quán)電阻網(wǎng)絡(luò)和梯形網(wǎng)絡(luò)相結(jié)合的D/A轉(zhuǎn)換電路。試證明：當(dāng)r=4.8R時，該電路為2位的BCD碼D/A轉(zhuǎn)換器。解：k=4.8R76、由AD7520組成雙極性輸出D/A轉(zhuǎn)換器如圖所示，根據(jù)電路寫出輸出電壓vO的表達式。解：77、由AD7520組成雙極性輸出D/A轉(zhuǎn)換器如圖所示，試問為實現(xiàn)2的補碼，雙極性輸出電路應(yīng)如何連接，電路中VB、RB、VREF和片內(nèi)的R應(yīng)滿足什么關(guān)系？解：將D9求反，RF=R，RB=2R，VB=-VREF78、可編程電壓放大器電路如圖所示，推導(dǎo)電路電壓放大倍

16、數(shù)的表達式；解：79、可編程電壓放大器電路如圖所示，當(dāng)輸入編碼為001H和3FFH時，電壓放大倍數(shù)分別為多少；解：當(dāng)NB=001H時，AV=1024；當(dāng)NB=3FFH時，AV=1024/102380、可編程電壓放大器電路如圖所示，試問當(dāng)輸入編碼為000H時，運放A1處于什么狀態(tài)？；解：當(dāng)NB=000H時，A1處于飽和狀態(tài)。81、在圖所示并行比較型A/D轉(zhuǎn)換器中，VREF=7V，試問電路的最小量化單位D等于多少？解：最小量化單位D=14V/15。5/15<2.4V<7/15，故編碼為011。e=7V/1582、在圖所示并行比較型A/D轉(zhuǎn)換器中，VREF=7V，當(dāng)vI=2.4V時輸出數(shù)

17、字量D2D1D0=？解：5/15<2.4V<7/15，故編碼為011。83、在圖所示并行比較型A/D轉(zhuǎn)換器中，VREF=7V，當(dāng)vI=2.4V時的量化誤差e為多少？解： e=7V/1584、一計數(shù)型A/D轉(zhuǎn)換器如圖所示。試分析其工作原理。解：(1) 首先CR脈沖將計數(shù)器清0。(2) 控制端C低電平有效，同時封鎖數(shù)字量的輸出。然后計數(shù)器開始工作。開始時D/A轉(zhuǎn)換器輸出電壓為e較小，故vC為高，計數(shù)加計數(shù)。當(dāng)計數(shù)器增加到一定數(shù)值后，vI<，vC變?yōu)榈碗娖?，計?shù)器停止工作。(3) 控制端C置高，封鎖計數(shù)器，同時將計數(shù)器的內(nèi)容輸出，即為A/D轉(zhuǎn)換結(jié)果。 e的作用為輸入電壓必須大于給定值加最小量化單位的一半，方能進行加計數(shù)。這可以保證轉(zhuǎn)換的精度不會超過e。85、某雙積分A/D轉(zhuǎn)換器中，計數(shù)器為十進制計數(shù)器，其最大計數(shù)容量為(3000)D。已知計數(shù)時鐘脈沖頻率fCP=30kHz，積分器中R=100kW，C=1mF，輸入電壓vI的變化范圍