計(jì)算機(jī)組成原理期末總復(fù)習(xí)練習(xí)

1、 計(jì)算機(jī)組成原理-期末總復(fù)習(xí)練習(xí)一、選擇題（c）1、在下列四句話中，最能準(zhǔn)確反映計(jì)算機(jī)主要功能的是下面哪項(xiàng)。A計(jì)算機(jī)可以存儲(chǔ)大量信息 B計(jì)算機(jī)能代替人的腦力勞動(dòng)C計(jì)算機(jī)是一種信息處理機(jī) D計(jì)算機(jī)可實(shí)現(xiàn)高速運(yùn)算（c）2、計(jì)算機(jī)硬件能直接執(zhí)行的只能是下面哪項(xiàng)。A符號(hào)語(yǔ)言 B匯編語(yǔ)言 C機(jī)器語(yǔ)言 D機(jī)器語(yǔ)言和匯編語(yǔ)言（c）3、運(yùn)算器的核心部件是下面哪項(xiàng)。A數(shù)據(jù)總線 B數(shù)據(jù)選擇器 C算術(shù)邏輯運(yùn)算部件 D累加寄存器（c）4、對(duì)于存儲(chǔ)器主要作用，下面哪項(xiàng)說(shuō)法正確。A存放程序 B存放數(shù)據(jù) C存放程序和數(shù)據(jù) D存放微程序（c）5、至今為止，計(jì)算機(jī)中所含所有信息仍以二進(jìn)制方式表示，其原因是下面哪項(xiàng)。A節(jié)約元件

2、B運(yùn)算速度快 C物理器件性能決定 D信息處理方便（a）6、CPU中有若干寄存器，其中存放存儲(chǔ)器中數(shù)據(jù)的寄存器是下面哪項(xiàng)。A地址寄存器 B程序計(jì)數(shù)器 C數(shù)據(jù)寄存器 D指令寄存器（d？）7、CPU中有若干寄存器，其中存放機(jī)器指令的寄存器是下面哪項(xiàng)。A地址寄存器 B程序計(jì)數(shù)器 C指令寄存器 D數(shù)據(jù)寄存器（c）8、CPU中有若干寄存器，存放CPU將要執(zhí)行的下一條指令地址的寄存器是下面哪項(xiàng)。A地址寄存器 B數(shù)據(jù)寄存器 C程序計(jì)數(shù)器 D指令寄存器（c）9、CPU中程序狀態(tài)寄存器中的各個(gè)狀態(tài)標(biāo)志位是依據(jù)下面哪項(xiàng)來(lái)置位的。ACPU已執(zhí)行的指令 BCPU將要執(zhí)行的指令C算術(shù)邏輯部件上次的運(yùn)算結(jié)果 D累加器中的數(shù)

3、據(jù)（b）10、為協(xié)調(diào)計(jì)算機(jī)各部件的工作，需要下面哪項(xiàng)來(lái)提供統(tǒng)一的時(shí)鐘。A總線緩沖器 B時(shí)鐘發(fā)生器 C總線控制器 D操作命令發(fā)生器（c）11、下列各種數(shù)制的數(shù)中最小的數(shù)是下面哪項(xiàng)。A(101001)2 B(52)8 C（101001）BCD D(233)H（d）12、下列各種數(shù)制的數(shù)中最大的數(shù)是下面哪項(xiàng)。A(1001011)2 B75 C(112)8 D(4F)H（b）13、將十進(jìn)制數(shù)15/2表示成二進(jìn)制浮點(diǎn)規(guī)格化數(shù)（階符1位，階碼2位，數(shù)符1位，尾數(shù)4位）是下面哪項(xiàng)。A01101110 B01101111 C01111111 D11111111（a）14、能發(fā)現(xiàn)兩位錯(cuò)誤并能糾正一位錯(cuò)的編碼是下

4、面哪種編碼。A海明碼 BCRC碼 C偶校驗(yàn)碼 D奇校驗(yàn)碼（ ）15、假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是下面哪項(xiàng)。A11001011 B11010110 C11000001 D11001001（c）16、下列存儲(chǔ)器中，速度最慢的是下面哪項(xiàng)。A半導(dǎo)體存儲(chǔ)器 B光盤(pán)存儲(chǔ)器 C磁帶存儲(chǔ)器 D硬盤(pán)存儲(chǔ)器（c）17、某一SRAM芯片，容量為16K×1位，則其地址線條數(shù)下面哪項(xiàng)正確。A18根 B16K根 C14根 D22根（b）18、下列部件（設(shè)備）中，存取速度最快的是下面哪項(xiàng)。A光盤(pán)存儲(chǔ)器 BCPU的寄存器 C軟盤(pán)存儲(chǔ)器 D硬盤(pán)存儲(chǔ)器（a）19、在主存和CPU之間

5、增加Cache的目的是下面哪項(xiàng)。A解決CPU和主存之間的速度匹配 B增加CPU中通用寄存器的數(shù)量C代替CPU中的寄存器工作 D擴(kuò)大主存的容量（d）20、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的目的是下面哪項(xiàng)。A便于讀寫(xiě)數(shù)據(jù) B減小機(jī)箱的體積C便于系統(tǒng)升級(jí) D解決存儲(chǔ)容量、價(jià)格與存取速度間的矛盾（a）21、某SRAM芯片，其容量為1K×8位，加上電源端和接地端后，該芯片的引出線的最少數(shù)目下面哪項(xiàng)正確。A20 B24 C50 D30（a）22、常用的虛擬存儲(chǔ)器由兩級(jí)存儲(chǔ)器組成，下面哪項(xiàng)說(shuō)法正確。A主存輔存 B快存主存 C快存輔存 D通用寄存器主存（b）23、在Cache的地址映射中，若主存中的任

6、意一塊均可映射到Cache內(nèi)的任意一快的位置上，下面哪項(xiàng)符合這種特點(diǎn)。A直接映射 B全相聯(lián)映射 C組相聯(lián)映射 D混合映射（b）24、指令系統(tǒng)中采用不同尋址方式的目的主要是下面哪項(xiàng)。 A. 實(shí)現(xiàn)程序控制和快速查找存儲(chǔ)器地址 B. 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C. 可以直接訪問(wèn)主存和外存D. 降低指令譯碼難度（d）25、CPU組成中不包括下面哪項(xiàng)。A指令寄存器 B地址寄存器 C指令譯碼器 D地址譯碼器（c）26、程序計(jì)數(shù)器PC在下面哪項(xiàng)部件中。A運(yùn)算器 B存儲(chǔ)器 C控制器 DI/O接口（b）27、CPU內(nèi)通用寄存器的位數(shù)取決于下面哪項(xiàng)。A存儲(chǔ)器容量 B機(jī)器字長(zhǎng) C指令的長(zhǎng)度 DCPU

7、的管腳數(shù)（b）28、以硬件邏輯電路方式構(gòu)成的控制器又稱為下面哪個(gè)名稱。A存儲(chǔ)邏輯型控制器 B組合邏輯型控制器 C微程序控制器 D運(yùn)算器（c）29、直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入下面哪個(gè)部件中。A累加器 B地址寄存器 CPC寄存器 D存儲(chǔ)器（b）30、狀態(tài)寄存器用來(lái)存放下面哪些內(nèi)容。A算術(shù)運(yùn)算結(jié)果 B算術(shù)、邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)C運(yùn)算類型 D邏輯運(yùn)算結(jié)果（d）31、微程序放在下面哪個(gè)部件中。A指令寄存器 BRAM C內(nèi)存 D控制存儲(chǔ)器 （b）32、微程序控制器中,機(jī)器指令與微指令的關(guān)系下面哪項(xiàng)說(shuō)法正確。 A. 每一條機(jī)器指令由一條微指令執(zhí)行 B一段機(jī)器指令組成的程序可由一條微指

8、令來(lái)執(zhí)行C. 每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行 D. 一條微指令由若干條機(jī)器指令組成（b）33、異步控制常作為下面哪項(xiàng)的主要控制方式。 A. 微型機(jī)的CPU控制中B. 單總線計(jì)算機(jī)結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存和外部設(shè)備時(shí) C組合邏輯的CPU控制中D. 微程序控制器中（d）34、在顯示器的技術(shù)指標(biāo)中，數(shù)據(jù)640×480，1024×768等表示下面哪項(xiàng)特征。A顯示器屏幕的大小 B顯示器顯示字符的最大行數(shù)和列數(shù)C顯示器的顏色指標(biāo) D顯示器的分辯率（b）35、主機(jī)、外設(shè)不能并行工作的方式是下面哪項(xiàng) 。A中斷方式 B程序查詢方式 C通道方式 DDMA方式（b）36、在I/O

9、單獨(dú)（獨(dú)立）編址下，下面的說(shuō)法哪項(xiàng)正確。A一個(gè)具體地址只能對(duì)應(yīng)輸入輸出設(shè)備B一個(gè)具體地址既可對(duì)應(yīng)輸入輸出設(shè)備，也可對(duì)應(yīng)內(nèi)存單元C一個(gè)具體地址只能對(duì)應(yīng)內(nèi)存單元D只對(duì)應(yīng)內(nèi)存單元或只對(duì)應(yīng)I/O設(shè)備（d）37、禁止中斷的功能可由下面哪項(xiàng)來(lái)完成。A中斷觸發(fā)器 B中斷禁止觸發(fā)器C中斷屏蔽觸發(fā)器 D中斷允許觸發(fā)器（c）38、在微機(jī)系統(tǒng)中，主機(jī)與高速硬盤(pán)進(jìn)行數(shù)據(jù)交換一般用下面哪種方式。A程序中斷控制 B程序直接控制 CDMA方式 D通道方式（c）39、常用于大型計(jì)算機(jī)的控制方式是下面哪項(xiàng)。A程序中斷控制 B程序直接控制 C通道方式 DDMA方式（c）40、有關(guān)中斷的論述不正確的是下面哪項(xiàng)。A可實(shí)現(xiàn)多道程序、分

10、時(shí)操作、實(shí)時(shí)操作B對(duì)硬盤(pán)采用中斷可能引起數(shù)據(jù)丟失CCPU和I/O設(shè)備可并行工作，但設(shè)備間不可并行工作D計(jì)算機(jī)的中斷源可來(lái)自主機(jī)，也可來(lái)自外設(shè)（c）41、DMA方式數(shù)據(jù)的傳送是以下面哪項(xiàng)為單位進(jìn)行的。A字節(jié) B字 C數(shù)據(jù)塊 D位（a）42、DMA方式在哪兩個(gè)設(shè)備之間建立的直接數(shù)據(jù)通路。A主存與外設(shè) BCPU與外設(shè) C外設(shè)與外設(shè) DCPU與主存（b）43、信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞绞窍旅婺姆N傳輸方式。A并行傳輸 B串行傳輸 C并串行傳輸 D分時(shí)傳輸（b）44、在哪種總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)中，外設(shè)地址可以主存儲(chǔ)器單元統(tǒng)一編址。A三總線 B單總線 C雙總線 D以上三種都可以（d）45、系統(tǒng)

11、總線中地址線的功能，下面哪項(xiàng)說(shuō)法正確。A用于選擇主存單元地址 B用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C用于選擇外存地址 D用于指定主存和I/O設(shè)備接口電路的地址（ a ）46、有一個(gè)CRT的分辨率是1024×768像素，顏色數(shù)為256色，則刷新存儲(chǔ)器的容量是下面哪項(xiàng)。A768KB B512KB C256KB D2MB（ a ）47、十進(jìn)制數(shù)5的單精度浮點(diǎn)數(shù)IEEE754代碼是下面哪項(xiàng)。例3:求十進(jìn)制數(shù)-5的單精度浮點(diǎn)數(shù)IEEE754代碼。解: -5=-101B=-1.01×22,階碼E=127+2=129=10000001BIEEE754代碼是例4:求十進(jìn)制數(shù)0.15625的單精度浮

12、點(diǎn)數(shù)IEEE754代碼。解: -0.15625=-1.01×2-3,階碼E=127-3=124=01111100BIEEE754代碼是1 01111100 （ a ）48、在微機(jī)系統(tǒng)中，外設(shè)通過(guò)下面哪項(xiàng)與主板的系統(tǒng)總線相連接。A適配器 B設(shè)備控制器 C計(jì)數(shù)器 D寄存器二、填空題1、計(jì)算機(jī)的硬件包括 運(yùn)算器 、 控制器 、 存儲(chǔ)器 、輸入設(shè)備和輸出設(shè)備五部分。2、總線一般可分為三類，它們分別是 地址總線 、 數(shù)據(jù)總線 和 控制總線 。3、將二進(jìn)制數(shù)01100100轉(zhuǎn)換成十進(jìn)制數(shù)是 100 ，轉(zhuǎn)換成八進(jìn)制數(shù)是 144 ，轉(zhuǎn)換成十六進(jìn)制數(shù)是 64H 。4、在一個(gè)8位的機(jī)器系統(tǒng)中，補(bǔ)碼表示數(shù)

13、的范圍從 -128 到 +127 。5、CPU能直接訪問(wèn) 主存 和 Cache ，但不能訪問(wèn) 外存 和 I/O設(shè)備 。6、Cache的映射方式有 直接映像 、 全相聯(lián)映像 和 組相聯(lián)映像 三種。其中組相聯(lián)映像 方式，適度地兼顧了前兩者的優(yōu)點(diǎn)又盡量避免其缺點(diǎn)，比較理想。7、磁盤(pán)的尋址信息格式由驅(qū)動(dòng)器號(hào)、盤(pán)面號(hào)、磁道號(hào) 、扇區(qū)號(hào)四部分組成。8、目前的CPU包括 運(yùn)算器 ， 控制器 和CACHE（一級(jí)）。9、在程序執(zhí)行過(guò)程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于 取指令 、分析指令和 執(zhí)行指令 的循環(huán)之中。10、微程序入口地址是 譯碼器 根據(jù)指令的 操作碼 產(chǎn)生的。11、微程序控制器的核心部件是 控制存儲(chǔ)

14、器 ，它一般用 只讀存儲(chǔ)器 構(gòu)成。12、微指令執(zhí)行時(shí)，產(chǎn)生后繼微地址的方法主要有 計(jì)數(shù)器方式 、斷定方式 等。13、一條機(jī)器指令的執(zhí)行可與一段微指令構(gòu)成的 微程序 相對(duì)應(yīng)，微指令可由一系列 微命令 組成。14、保存當(dāng)前棧頂?shù)刂返募拇嫫鹘?棧頂指針SP 。15、實(shí)現(xiàn)輸入輸出數(shù)據(jù)傳送方式分成三種： DMA方式 、 中斷方式 和程序控制方式。16、計(jì)算機(jī)中各功能部件是通過(guò)總線 連接的，它是各部件間進(jìn)行信息傳輸?shù)墓餐贰?7、計(jì)算機(jī)中總線的兩個(gè)主要特征是 分時(shí) 和 共享 。18、計(jì)數(shù)制中使用的數(shù)據(jù)個(gè)數(shù)被稱為 基 。19、在用 補(bǔ)碼 表示的機(jī)器數(shù)中，零的編碼是唯一的。20、信息的數(shù)字化編碼是指 用0或

15、1的二進(jìn)制編碼，并選用一定的組合規(guī)則來(lái)表示信息 。21、一個(gè)定點(diǎn)數(shù)由 符號(hào)位 和 數(shù)值域 兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)據(jù)有 和 純小數(shù) 和 純整數(shù) 兩種表示方法。22、移碼常用來(lái)表示浮點(diǎn)數(shù)的 階碼 部分，移碼和補(bǔ)碼比較，它們除 符號(hào)位 外，其他各位都 相同 。23、碼距的定義是 編碼系統(tǒng)中任兩個(gè)合法碼之間的最少二進(jìn)制位數(shù)的差異 。24、8421碼用二進(jìn)制求和時(shí)，當(dāng)和超過(guò) 9 時(shí)，需要做 加6調(diào)整 修正。25、有二進(jìn)制數(shù)D4D3D2D1，奇偶校驗(yàn)值用P表示，則奇校驗(yàn)為 P=D4+D3+D2+D1 ，偶校驗(yàn)為P=D4+D3+D2+D1 ，奇偶校驗(yàn)只能檢測(cè) 奇數(shù)個(gè)錯(cuò) ，無(wú)法檢測(cè) 偶數(shù)個(gè)錯(cuò)

16、。26、在浮點(diǎn)加減法運(yùn)算中，當(dāng)運(yùn)算結(jié)果的尾數(shù)的絕對(duì)值大于1時(shí)，需要對(duì)結(jié)果進(jìn)行 向右規(guī)格化 ，其操作是 尾數(shù)右移一位，右邊補(bǔ)一個(gè)0，階碼減1，直到尾數(shù)絕對(duì)值>=0.5 。27、閃速存儲(chǔ)器能提供 高性能、低功耗、高可靠性 以及 瞬時(shí)啟動(dòng) 能力，為現(xiàn)有的 存儲(chǔ)器 體系結(jié)構(gòu)帶來(lái)巨大變化，因此作為 固態(tài)盤(pán) 用于便攜式電腦中。28、一個(gè)完整的磁盤(pán)存儲(chǔ)器由三部分組成，其中 磁盤(pán)驅(qū)動(dòng)器 又稱磁盤(pán)機(jī)或磁盤(pán)子系統(tǒng)，是獨(dú)立于主機(jī)的一個(gè)完整的設(shè)備， 磁盤(pán)控制器 是磁盤(pán)機(jī)與主機(jī)的接口部件， 磁記錄介質(zhì) 用于保存信息。29、CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器為 指令寄存器IR ，保存下一條指令地址的寄存器為 程

17、序計(jì)數(shù)器PC 。30、沿磁盤(pán)半徑方向單位長(zhǎng)度上的磁道數(shù)稱為_(kāi)道密度 ，而磁道單位長(zhǎng)度上能記錄的二進(jìn)制代碼位數(shù)稱為_(kāi)位密度 _。三、簡(jiǎn)答題1、試述浮點(diǎn)數(shù)規(guī)格化的目的和方法。答：浮點(diǎn)的規(guī)格化是為了使浮點(diǎn)數(shù)尾數(shù)的最高數(shù)值位為有效數(shù)位。當(dāng)尾數(shù)用補(bǔ)碼表示時(shí)，若符號(hào)位與小數(shù)點(diǎn)后的第一位不相等，則被定義為已規(guī)格化的數(shù)，否則便是非規(guī)格化數(shù)。通過(guò)規(guī)格化，可以保證運(yùn)算數(shù)據(jù)的精度。方法：進(jìn)行向左規(guī)格化，尾數(shù)左移一位，階碼減1，直到規(guī)格化完畢。2、簡(jiǎn)述循環(huán)冗余碼（CRC）的糾錯(cuò)原理。答：CRC碼是一種糾錯(cuò)能力較強(qiáng)的校驗(yàn)碼。在進(jìn)行校驗(yàn)時(shí)，先將被檢數(shù)據(jù)碼的多項(xiàng)式用生成多項(xiàng)式G（X）來(lái)除，若余數(shù)為0，說(shuō)明數(shù)據(jù)正確；若余數(shù)不

18、為0，則說(shuō)明被檢數(shù)據(jù)有錯(cuò)。只要正確選擇多項(xiàng)式G（X），余數(shù)與CRC碼出錯(cuò)位位置的對(duì)應(yīng)關(guān)系是一定的，由此可以用余數(shù)作為判斷出錯(cuò)位置的依據(jù)而糾正出錯(cuò)的數(shù)據(jù)位。3、DRAM存儲(chǔ)器為什么要刷新？有幾種刷新方式?DRAM存儲(chǔ)元是通過(guò)柵極電容存儲(chǔ)電荷來(lái)暫存信息。由于存儲(chǔ)的信息電荷終究是有泄漏的，電荷數(shù)又不能像SRAM存儲(chǔ)元那樣由電源經(jīng)負(fù)載管來(lái)補(bǔ)充，時(shí)間一長(zhǎng)，信息就會(huì)丟失。為此必須設(shè)法由外界按一定規(guī)律給柵極充電，按需要補(bǔ)給柵極電容的信息電荷，此過(guò)程叫“刷新”。 集中式-正常讀/寫(xiě)操作與刷新操作分開(kāi)進(jìn)行，刷新集中完成。 分散式-將一個(gè)存儲(chǔ)系統(tǒng)周期分成兩個(gè)時(shí)間片，分時(shí)進(jìn)行正常讀/寫(xiě)操作和刷新操作。 異步式-前兩

19、種方式的結(jié)合，每隔一段時(shí)間刷新一次，保證在刷新周期內(nèi)對(duì)整個(gè)存儲(chǔ)器刷新一遍。4、CPU中有哪些主要寄存器？簡(jiǎn)述這些寄存器的功能。（1） 指令寄存器（IR）：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。（2） 程序計(jì)數(shù)器（PC）：用來(lái)確定下一條指令的地址。（3） 地址寄存器（AR）：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。（4） 緩沖寄存器（DR）：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。                      

20、       <2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。                          <3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。（5） 通用寄存器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。（6） 狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令

21、運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。5、中斷處理過(guò)程包括哪些操作步驟？關(guān)閉中斷標(biāo)識(shí) ,重要數(shù)據(jù)入棧, 處理中斷服務(wù)功能, 數(shù)據(jù)出棧, 恢復(fù)中斷標(biāo)識(shí), 開(kāi)中斷.6、DMA方式和程序中斷方式比較有什么不同？DMA：采用內(nèi)在和外設(shè)直接數(shù)據(jù)交換的方式，只有當(dāng)有一段數(shù)據(jù)傳送時(shí)才會(huì)請(qǐng)求CPU中斷， 減少了CPU的負(fù)擔(dān)。程序中斷：只適用于簡(jiǎn)單的少量外設(shè)的計(jì)算機(jī)系統(tǒng)，會(huì)耗費(fèi)大量的CPU時(shí)間，當(dāng)有大量中斷時(shí)容易導(dǎo)致數(shù)據(jù)的丟失。7、按照馮諾依曼原理，現(xiàn)代計(jì)算機(jī)應(yīng)具備哪些功能？答：按照馮諾依曼原理，現(xiàn)代計(jì)算機(jī)應(yīng)具備以

22、下5個(gè)功能： 輸入輸出功能：能把原始數(shù)據(jù)和解題步驟及中間結(jié)果接收下來(lái)（輸入），把計(jì)算結(jié)果與計(jì)算過(guò)程中出現(xiàn)的情況告訴（輸出）給用戶。 記憶功能：應(yīng)能“記住”原始數(shù)據(jù)、解題步驟及中間結(jié)果。 計(jì)算功能：應(yīng)能進(jìn)行一些最基本的運(yùn)算。這些基本運(yùn)算能組成人們所需要的復(fù)雜運(yùn)算。 判斷功能：計(jì)算機(jī)在進(jìn)行一步操作后，應(yīng)能從預(yù)先無(wú)法確定的幾種方案中選擇一種操作方案。 自我控制功能：計(jì)算機(jī)應(yīng)能保證程序執(zhí)行的正確性和各部件間的協(xié)調(diào)性。8、用二進(jìn)制數(shù)表示一個(gè)四位十進(jìn)制的整數(shù)最少需要幾位（不含符號(hào)位）。解：2X104，N4×1/214位。9、某機(jī)器字長(zhǎng)16位，浮點(diǎn)表示時(shí)，其中含1位階符、5位階碼、1位尾符、9位尾

23、數(shù)，請(qǐng)寫(xiě)出它能表示的最大浮點(diǎn)數(shù)和最小浮點(diǎn)數(shù)。解：最大浮點(diǎn)數(shù)2+21×（12-9）最小浮點(diǎn)數(shù)2+31×（12-9）。10、字符“F”的ASCII碼為46H，請(qǐng)寫(xiě)出它的奇校驗(yàn)碼和偶校驗(yàn)碼（假定校驗(yàn)位加在最高位）。解：字符“F”的ASCII碼為46H，奇校驗(yàn)碼為10110110（B6H），偶校驗(yàn)碼為00110110（36H）。11、試比較定點(diǎn)帶符號(hào)數(shù)在計(jì)算機(jī)內(nèi)的四種表示方法。答：帶符號(hào)數(shù)在計(jì)算機(jī)內(nèi)部的表示方法有原碼、反碼、補(bǔ)碼和移碼。原碼表示方法簡(jiǎn)單易懂，實(shí)現(xiàn)乘、除運(yùn)算簡(jiǎn)單，但用它實(shí)現(xiàn)加、減運(yùn)算比較復(fù)雜。補(bǔ)碼的特點(diǎn)是加、減法運(yùn)算規(guī)則簡(jiǎn)單，正負(fù)數(shù)的處理方法一致。反碼通常只用來(lái)計(jì)算補(bǔ)

24、碼，由于用反碼運(yùn)算不方便，在計(jì)算機(jī)中沒(méi)得到實(shí)際應(yīng)用。移碼由于保持了數(shù)據(jù)原有的大小順序，便于進(jìn)行比較操作，常用于浮點(diǎn)數(shù)中的階碼，使用比較方便。12、在檢錯(cuò)碼中，奇偶校驗(yàn)法能否定位發(fā)生錯(cuò)誤的信息位？是否具有糾錯(cuò)功能？答：不能。沒(méi)有。13、簡(jiǎn)述CPU的主要功能。CPU：包括運(yùn)算器和控制器。基本功能為：指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工。14、一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪幾類？數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、字符串指令、特權(quán)指令等。15、指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)據(jù)。1. 指令和數(shù)據(jù)分開(kāi)存放2. 設(shè)置程序計(jì)數(shù)器PC，

25、存放當(dāng)前指令所在的存儲(chǔ)單元。16、外圍設(shè)備的I/O控制方式分哪幾類？各具什么特點(diǎn)？（1） 程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡(jiǎn)單（2） 程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。（3） 直接內(nèi)存訪問(wèn)（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問(wèn)時(shí)間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。（4） 通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。（5） 外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近一

26、般處理機(jī)。17、請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。時(shí)鐘周期是最基本的時(shí)間單位 一般是10ns機(jī)器周期是讀一條指令最少的時(shí)間 一般是12倍的時(shí)鐘周期指令周期是讀出指令并且執(zhí)行指令的時(shí)間 一般是幾個(gè)機(jī)器周期18、CPU響應(yīng)中斷應(yīng)具備哪些條件？允許中斷觸發(fā)器為“1”狀態(tài)； CPU結(jié)束了一條指令的執(zhí)行過(guò)程；新請(qǐng)求的中斷優(yōu)先級(jí)較高；19、比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。(1)水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令則較差。(2)水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。(3)由水平型微指令解釋指令的微程序，有微指令字較長(zhǎng)而微程序短的特點(diǎn)。垂直型微指令則相

27、反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)，比較容易掌握。四、綜合應(yīng)用題1、設(shè)有一個(gè)具有24位地址和8位字長(zhǎng)的存儲(chǔ)器，求：（1）該存儲(chǔ)器能存儲(chǔ)多少字節(jié)的信息？（2）若存儲(chǔ)器由4M×1位的RAM芯片組成，需要多少片？（3）需要哪種譯碼器實(shí)現(xiàn)芯片選擇？解： 存儲(chǔ)單元數(shù)為22416M16777216，故能存儲(chǔ)16M字節(jié)的信息。 由于存儲(chǔ)容量為16MB（8位字長(zhǎng)），每4M字節(jié)需要4片（位并聯(lián)方式），故需芯片數(shù)為16/4×832片。 若用32片組成一個(gè)16M（8位字長(zhǎng)），地址總線的低22位可直接連到芯片的A0-A21管腳，而地址總線的高2位（A22，A

28、23）需要通過(guò)2：4線譯碼器進(jìn)行芯片選擇。存儲(chǔ)器組成方案為位并聯(lián)和地址串聯(lián)相結(jié)合的方式。存儲(chǔ)器24位地址（A23-A0），而單個(gè)芯片22位地址（A21-A0），32片，8個(gè)芯片一組，共4組。所以采用2：4譯碼器。組成方案為：地址串聯(lián)，位并聯(lián)。 2、下圖表示使用頁(yè)表的虛實(shí)地址轉(zhuǎn)換條件，頁(yè)表存放在相聯(lián)存儲(chǔ)器中，其容量為8個(gè)存儲(chǔ)單元，求：頁(yè)號(hào)1230324該頁(yè)在主存中的起始地址33154200025380007701289600066000044000015051648800005500003070000（1）當(dāng)CPU按虛擬地址1去訪問(wèn)主存時(shí)，主存的實(shí)地碼是多少？（2）當(dāng)CPU按虛擬地址2去訪問(wèn)主存

29、時(shí)，主存的實(shí)地碼是多少？（3）當(dāng)CPU按虛擬地址3去訪問(wèn)主存時(shí)，主存的實(shí)地碼是多少？解： 用虛擬地址為1的頁(yè)號(hào)15作為頁(yè)表檢索項(xiàng)，查得頁(yè)號(hào)為15的頁(yè)在主存中的起始地址為80000，故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324。 同理，主存實(shí)地址碼96000012896128。 虛擬地址為3的頁(yè)號(hào)為48，查頁(yè)表時(shí)，發(fā)現(xiàn)此頁(yè)面沒(méi)在頁(yè)表中，此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去查頁(yè)表程序。如該頁(yè)面在主存中，則將該頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫(xiě)入主存；如該頁(yè)面不在主存中，則操作系統(tǒng)要將該頁(yè)面從外存調(diào)入主存，然后將頁(yè)號(hào)及其主存中的起始地址寫(xiě)入頁(yè)表。3、某磁盤(pán)組有4個(gè)

30、盤(pán)片，5個(gè)記錄面，每個(gè)記錄面的內(nèi)磁道直徑為22cm，外磁道直徑為33cm，最大位密度為1600b/cm，道密度為80道/cm，轉(zhuǎn)速7200轉(zhuǎn)速/分。 磁盤(pán)的總存儲(chǔ)容量（非格式化）？最內(nèi)圈磁道的容量=22*3.14*1600字節(jié)/道磁道數(shù)=（33-22）/2*80字節(jié)每面 最大數(shù)據(jù)傳輸率是多少？解： 總?cè)萘棵棵嫒萘?#215;記錄面數(shù)每面容量某一磁道容量×磁道數(shù)某磁道容量磁道長(zhǎng)×本道位密度所以，最內(nèi)圈磁道的容量1600×22×3.14110528字節(jié)/道磁道數(shù)存儲(chǔ)器域長(zhǎng)×道密度（3322）/2×80253616000字節(jié) 最大數(shù)據(jù)傳輸率

31、轉(zhuǎn)速×某磁道容量7200/60×11052813263360字節(jié)/秒4、某磁盤(pán)存儲(chǔ)器的轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄面，每毫米5道，每道記錄信息為12288B,最小磁道直徑為230mm,共有275道.問(wèn)：(1)磁盤(pán)存儲(chǔ)器的存儲(chǔ)容量是多少？(2)最大位密度，最小位密度是多少？(3)磁盤(pán)數(shù)據(jù)傳輸率是多少？(4)平均等待時(shí)間是多少？解： 磁盤(pán)存儲(chǔ)器的存儲(chǔ)容量=4×275×12288=13516800字節(jié) 因?yàn)樽钚“霃絉1=230/2=115， 最小磁道長(zhǎng)度為2R1=2×3.14159×115=722.57mm 所以最高位密度=12288

32、/722.57=17字節(jié) 又因?yàn)樽畲蟀霃絉2=R1+275/5=115+55=170 最大磁道長(zhǎng)度為2R2=2×3.14159×170=1068 所以最低位密度=12288/1068=11.5字節(jié) 磁盤(pán)數(shù)據(jù)傳輸率c=r×Nr=3000/60=50轉(zhuǎn)/秒；N=12288字節(jié)/道所以c=50×12288=614400字節(jié)。 平均等待時(shí)間 = 旋轉(zhuǎn)一圈時(shí)間的一半 = 1/（2×r）=1/(2×50)=10ms 5、有一個(gè)16K×16位的存儲(chǔ)器，由1K×4位的DRAM芯片構(gòu)成（芯片是64×64結(jié)構(gòu)）問(wèn)： （1）共

33、需要多少RAM芯片？ （2）畫(huà)出存儲(chǔ)體的組成框圖。 （3）采用異步刷新方式，如單元刷新間隔不超過(guò)ms，則刷新信號(hào)周期是多少？解：（1）存儲(chǔ)器的總?cè)萘繛?6K×16位=256K位，用DRAM芯片為1K×4位=4K位，故芯片總數(shù)為： 256K位/4K位 = 64片（2）由于存儲(chǔ)單元數(shù)為16K，故地址長(zhǎng)度為14位（設(shè)A13A0）。芯片單元數(shù)為1K則占用地址長(zhǎng)度為10位（A9A0）。每一組16位（4片），共16組，組與組間譯碼采用4：16譯碼。組成框圖如圖所示。 (3) 采用異步刷方式，在2ms時(shí)間內(nèi)分散地把芯片64行刷新一遍，故刷新信號(hào)的時(shí)間間隔為2ms/64 = 31.25s，

34、即可取刷新信號(hào)周期為30s。7、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，問(wèn)：（1）cache/主存系統(tǒng)的效率是多少；（2）平均訪問(wèn)時(shí)間是多少；解：h=Nc /(Nc +Nm )=1900/(1900+100)=0.95 r=tm /tc =250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta =tc /e=50ns/0.833=60ns 8、某計(jì)算機(jī)系統(tǒng)的內(nèi)存由Cache和主存構(gòu)成，Cache的存取周期為45ns，主存的存

35、取周期為200ns。已知在一段給定的時(shí)間內(nèi)，CPU共訪問(wèn)內(nèi)存4500次，其中340次訪問(wèn)主存，求：（1）Cache的命中率是多少？（2）CPU訪問(wèn)內(nèi)存的平均訪問(wèn)時(shí)間是多少？（3）Cache/主存系統(tǒng)的效率是多少？解： 命中率H（4500340）/ 45000.92。 CPU訪存的平均時(shí)間T0.92×45(10.92)×20057.4ns cache-主存系統(tǒng)的效率e45/57.4=789、已知cache/主存系統(tǒng)效率為85%，平均訪問(wèn)時(shí)間為60 ns，cache比主存快4倍，求主存存儲(chǔ)器周期是多少？cache 命中率是多少？因?yàn)?Ta=Tc/e  

36、60; 所以 Tc=Ta×e =60×0.85=51ns (cache存取周期)；r=4,  Tm=Tc×r =510×4 =204ns (主存存取周期)；因?yàn)?e =1/r+(1-r)H    所以H= 2 .4/2.55 = 0.94；15、已知cache命中率0.98，主存比cache慢倍，已知主存存取周期為200ns，求cahce主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。 r = t m/t c = 4     t c = t m /4 = 50nse = 1/r+(1-r)h

37、= 1/4+(1-4)×0.98t a = t c /e = t c ×4-3×0.98 = 50×1.06 = 53ns。10、用異步方式傳送ASCII碼，數(shù)據(jù)格式為：數(shù)據(jù)位8位、奇校驗(yàn)位1位、停止位1位。當(dāng)波特率為4800b/s時(shí)，每個(gè)字符傳送的速率是多少？每個(gè)數(shù)據(jù)位的時(shí)間長(zhǎng)度是多少？數(shù)據(jù)位的傳送速率又是多少？解：每個(gè)字符包含10位，因此字符傳送速率為：4800÷10480字符/s每個(gè)數(shù)據(jù)位長(zhǎng)度T1÷48000.208ms數(shù)據(jù)位傳輸速率為8×4803840位/秒。11、假定某外設(shè)向CPU傳送信息最高頻率為40K次/秒，而

38、相應(yīng)中斷處理程序的執(zhí)行時(shí)間為40S，問(wèn)該外設(shè)能否用中斷方式工作？解：外設(shè)傳送一個(gè)數(shù)據(jù)的時(shí)間1/40×25S，所以請(qǐng)求中斷的周期為25S，而相應(yīng)中斷處理程序的執(zhí)行時(shí)間為40S，這樣會(huì)丟失數(shù)據(jù)，故不能采用中斷方式。12、在一個(gè)16位的總線中，若時(shí)鐘頻率為100MHz，總線數(shù)據(jù)周期為5個(gè)時(shí)鐘周期傳輸一個(gè)字。試計(jì)算總線的數(shù)據(jù)傳輸率。解：時(shí)鐘頻率為100MHz，所以5個(gè)時(shí)鐘周期5×10ns50ns數(shù)據(jù)傳輸率16bit/0.5ns40×106字節(jié)/秒13、某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，若一個(gè)總線周期等于一個(gè)時(shí)鐘周期，總線頻率為33MHz，問(wèn)總線帶寬是多少？若一

39、個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘提高為66MHz，問(wèn)總線帶寬是多少？分析影響帶寬的有哪些因素？解：設(shè)帶寬用Dr表示，總線時(shí)鐘周期用T1/f 表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得DrD/TD×f4B×33×106/S132MB/S因?yàn)?4位8B，所以DrD/TD×f8B×66×106/S528MB/S總線帶寬是總線能提供的數(shù)據(jù)傳送速率，通常用每秒傳送信息的字節(jié)數(shù)（或位數(shù)）來(lái)表示。影響總線帶寬的主要因素有：總線寬度、傳送距離、總線發(fā)送和接收電路工作頻率限制及數(shù)據(jù)傳送形式。14、在異步串行傳輸系統(tǒng)中，若每秒可傳輸20

40、個(gè)數(shù)據(jù)幀，一個(gè)數(shù)據(jù)幀包含1個(gè)起始位、7個(gè)數(shù)據(jù)位、一個(gè)奇校驗(yàn)位和1個(gè)結(jié)束位。試計(jì)算其波特率和比特率。解：波特率（1+7+1+1）×20200b/s，比特率20×7140b/s。16、設(shè)有兩個(gè)十進(jìn)制數(shù)：x= -0.875×21，y=0.625×22。（1） 將x，y的尾數(shù)轉(zhuǎn)換為二進(jìn)制補(bǔ)碼形式。（2） 設(shè)階碼2位，階符1位，數(shù)符1位，尾數(shù)3位。通過(guò)補(bǔ)碼運(yùn)算規(guī)則求出z=x-y的二進(jìn)制浮點(diǎn)規(guī)格化結(jié)果。答:(1)設(shè)S1為X的尾數(shù),S2為Y的尾數(shù),則S1=(-0.875)10=(-0.111)2,S1補(bǔ)=1.001,S2=(0.625)10=(+0.101)2,S2補(bǔ)

41、=0.101.(2)對(duì)階:設(shè)X的階碼為JX,Y的階碼為JY,JX=(+01)2,JY=(+10)2,JX-JY=(-01)2,小階的尾數(shù)S1右移一位S1=(-0.0111)2,JX階碼加1,則JX=(10)2=JY,S1經(jīng)舍入后,S1=(-0.100)2,對(duì)階完畢.X的補(bǔ)碼浮點(diǎn)格式:010 1100,Y的補(bǔ)碼浮點(diǎn)格式:010 0101.尾數(shù)相減:S1補(bǔ)=11.100,-S2補(bǔ)=11.011,S1-S2補(bǔ)=S1補(bǔ)+-S2補(bǔ)=10.111,尾數(shù)求和絕對(duì)值大于1,尾數(shù)右移一位,最低有效位舍掉,階碼加1,則S1-S2補(bǔ)=11.011(規(guī)格化數(shù)),JZ=11規(guī)格化結(jié)果:011 101117、設(shè)機(jī)器字長(zhǎng)1

42、6位，主存容量128K字節(jié)，指令字長(zhǎng)度16位或32位，共78條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接，立即數(shù)，相對(duì)，變址四種尋址方式。參考此例：某計(jì)算機(jī)字長(zhǎng)為16位，主存容量為64K字，采用單字長(zhǎng)單地址指令，共有40條指令。試采用直接、立即、變址、相對(duì)四種尋址方式設(shè)計(jì)指令格式。答：根據(jù)題意，40種指令至少需6位OP；四種尋址方式至少需用2位表示；主存為640K，則地址需要20位，而機(jī)器字長(zhǎng)為16位，所以只能用分段方式來(lái)實(shí)現(xiàn)，設(shè)段寄存器為16位，作為段內(nèi)地址的位移量可以在指令指定的寄存器中，可設(shè)計(jì)如下格式：15 10 9 8 7 0OPX(2)D(8) X = 00 直接尋址方式 E = D X

43、= 01 立即尋址方式 X = 10 變址尋址方式 E = （R）+D X = 11 相對(duì)尋址方式 E = （PC）+D18、有一臺(tái)磁盤(pán)機(jī)，其平均尋道時(shí)間為30ms,平均旋轉(zhuǎn)等待時(shí)間為10ms,數(shù)據(jù)傳輸率為500B/ms,磁盤(pán)機(jī)口存放著1000件，每件3000B的數(shù)據(jù)，現(xiàn)欲把一件件數(shù)據(jù)取走，更新后再放回原地，假設(shè)一次取出或?qū)懭胨钑r(shí)間為：平均尋道時(shí)間 + 平均等待時(shí)間 + 數(shù)據(jù)傳送時(shí)間，另外使用CPU更新信息所需的時(shí)間為4ms,并且更新時(shí)間因輸入輸出操作不相重疊，試問(wèn)：（1）更新磁盤(pán)上全部數(shù)據(jù)需多少時(shí)間？（2）若磁盤(pán)機(jī)旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需多少時(shí)間？參考此例：14有一臺(tái)

44、磁盤(pán)機(jī)，其平均尋道時(shí)間為了30ms,平均旋轉(zhuǎn)等待時(shí)間為120ms，數(shù)據(jù)傳輸速率為500B/ms，磁盤(pán)機(jī)上存放著1000件每件3000B 的數(shù)據(jù)?，F(xiàn)欲把一件數(shù)據(jù)取走，更新后在放回原地，假設(shè)一次取出或?qū)懭胨钑r(shí)間為：平均尋道時(shí)間+平均等待時(shí)間+數(shù)據(jù)傳送時(shí)間 另外，使用CPU更新信息所需時(shí)間為4ms, 并且更新時(shí)間同輸入輸出操作不相重疊。 試問(wèn)：（1） 盤(pán)上全部數(shù)據(jù)需要多少時(shí)間？（2） 若磁盤(pán)及旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少間？解：（1）磁盤(pán)上總數(shù)據(jù)量 = 1000×3000B = 3000000B 讀出全部數(shù)據(jù)所需時(shí)間為 3000000B ÷ 500B /

45、 ms = 6000ms 重新寫(xiě)入全部數(shù)據(jù)所需時(shí)間 = 6000ms 所以，更新磁盤(pán)上全部數(shù)據(jù)所需的時(shí)間為 ：2×（平均找道時(shí)間 + 平均等待時(shí)間 + 數(shù)據(jù)傳送時(shí)間 ）+ CPU更新時(shí)間 = 2（30 + 120 + 6000）ms + 4ms = 12304ms(2) 磁盤(pán)機(jī)旋轉(zhuǎn)速度提高一倍后，平均等待時(shí)間為60ms；數(shù)據(jù)傳輸率提高一倍后，數(shù)據(jù)傳送時(shí)間變?yōu)椋?000000B ÷ 1000B / ms = 3000ms更新全部數(shù)據(jù)所需時(shí)間為：2 ×（30 + 60 + 3000）ms + 4ms = 6184ms19、現(xiàn)有一64K×2位的存儲(chǔ)器芯片，欲設(shè)

46、計(jì)具有同樣存儲(chǔ)容量的存儲(chǔ)器,應(yīng)如何安排地址線和數(shù)據(jù)線引腳的數(shù)目，使兩者之和最小。并說(shuō)明有幾種解答。設(shè)地址線x根，數(shù)據(jù)線y根，則 2x·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，當(dāng)數(shù)據(jù)線為1或2時(shí)，引腳之和為18 故：共有2種解答一、基本概念指令周期，CPU周期（機(jī)器周期），存儲(chǔ)周期，刷新周期，流水線周期，流水線加速比，相聯(lián)存儲(chǔ)器，cache存儲(chǔ)器，cache的三種映射方式，控制存儲(chǔ)器，虛擬存貯器，存儲(chǔ)器三級(jí)結(jié)構(gòu)，動(dòng)態(tài)SRAM特點(diǎn)，靜態(tài)SRAM特點(diǎn)，微程序控制器及組成，硬布線控制器，微指令格式，微指令的編碼方式，指令流水

47、線，算術(shù)流水線，并行處理技術(shù)， 流水線中的主要問(wèn)題，輸入/輸出的信息交換方式，程序中斷，補(bǔ)碼運(yùn)算的溢出判斷（雙符號(hào)法與單符號(hào)法），n位機(jī)器數(shù)（原碼、反碼、補(bǔ)碼、移碼）表示的范圍，先行進(jìn)位，串行進(jìn)位，矩陣乘法器、矩陣除法器、規(guī)格化小數(shù)標(biāo)準(zhǔn)，浮點(diǎn)數(shù)的表示方法，指令尋址方式，操作數(shù)尋址方式，總線的特性。二、選擇題練習(xí) 1、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是_。A. 階符與數(shù)符相同為規(guī)格化數(shù)B. 階符與數(shù)符相異為規(guī)格化數(shù)C. 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D. 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù) 2、16位字長(zhǎng)的定點(diǎn)數(shù)，采用2的補(bǔ)碼形式表示時(shí),所能表示的整數(shù)范

48、圍是_。A . -215 +（215 -1） B. -（215 1） +（215 1） C. -（215 + 1） +215 D. -215 +215 3、 容量是128M*32的內(nèi)存，若以字節(jié)編址，至少需要_根地址線。A. 16 B. 29 C. 27 D. 324、某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_。A、064K B、032K C、064KB D、032KB5、主存貯器和CPU之間增加cache的目的是_。A. 擴(kuò)大主存貯器的容量 B. 解決CPU和主存之間的速度匹配問(wèn)題C. 擴(kuò)大CPU中通用寄存器的數(shù)量 D. 既擴(kuò)大主存的容量，又?jǐn)U大CPU通用寄

49、存器的數(shù)量6、以某個(gè)寄存器的內(nèi)容為操作數(shù)地址的尋址方式稱為_(kāi)尋址。A. 直接 B. 間接 C. 寄存器直接 D. 寄存器間接7、 在cache的映射方式中不需要替換策略的是_。A. 全相聯(lián)映射方式B. 直接映射方式C. 組相聯(lián)映射方式8、 在CPU中跟蹤指令后繼地址的寄存器是_。A 主存地址寄存器 B 程序計(jì)數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器9、. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是_。A. 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B. 每一條機(jī)器指令由一段微程序來(lái)解釋執(zhí)行C. 每一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D. 每一條微指令由機(jī)器指令來(lái)解釋執(zhí)行10、 微程序控制存儲(chǔ)器容量為

50、128 X 36位，測(cè)試條件有4個(gè)，微指令采用水平格式，則對(duì)應(yīng)的3個(gè)字段長(zhǎng)度分配是 。A . 控制字段29位，測(cè)試字段2位，微地址字段5位B . 控制字段26位，測(cè)試字段4位，微地址字段6位C . 控制字段25位，測(cè)試字段4位，微地址字段7位D . 控制字段26位，測(cè)試字段2位，微地址字段8位11、 SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)。A 64，16 B 16，64 C 64，8 D 16，16 。12、 四片74181ALU和一片74182CLA器件相配合，具有如下進(jìn)位傳送功能_。A.行波進(jìn)位 B.組內(nèi)先行進(jìn)位，組間先行進(jìn)位C.組內(nèi)先行進(jìn)位，組間

51、行波進(jìn)位 D.組內(nèi)行波進(jìn)位，組間先行進(jìn)位13、以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是_。A.DRAM B.SRAM C.閃速存儲(chǔ)器 D.EPROM14、相聯(lián)存儲(chǔ)器是按_ 進(jìn)行尋址的存儲(chǔ)器。 A地址指定方式 B堆棧存取方式 C內(nèi)容指定方式 D。地址指定與堆棧存取方式結(jié)合15、操作控制器的功能是_。A.產(chǎn)生時(shí)序信號(hào) B.從主存取出一條指令 C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令16、 以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是_。A .RR型指令 B. RS型指令 C SS型指令 D. 程序控制指令17、在多級(jí)存儲(chǔ)體系中，“cache主存”結(jié)構(gòu)的作用是解決_的問(wèn)題。A.主存容量不足 B.主存與輔存速度不匹配 C.輔存與C