西電eda大作業(yè)_第1頁(yè)
西電eda大作業(yè)_第2頁(yè)
西電eda大作業(yè)_第3頁(yè)
西電eda大作業(yè)_第4頁(yè)
西電eda大作業(yè)_第5頁(yè)
已閱讀5頁(yè),還剩10頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、EDA實(shí)驗(yàn)報(bào)告 班級(jí):021211班 指導(dǎo)老師:楊明磊實(shí)驗(yàn)一:QUARTUS II軟件使用及組合電路設(shè)計(jì)仿真一、實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)QUARTUS II軟件的使用,掌握軟件工程的建立、VHDL源文件的設(shè)計(jì)和波形仿真等基本內(nèi)容;二、實(shí)驗(yàn)內(nèi)容:1. 四選一多路選擇器的設(shè)計(jì) 首先利用Quartus完成4選1多路選擇器的文本編輯輸入(mux41a.vhd)和仿真測(cè)試等步驟,給出仿真波形。(1) 、功能及原理 原理:數(shù)據(jù)選擇器又稱(chēng)為多路轉(zhuǎn)換器或多路開(kāi)關(guān),它是數(shù)字系統(tǒng)中常用 的一種典型電路。其主要功能是從多路數(shù)據(jù)中選擇其中一路信號(hào)發(fā)送出去。所以它是一個(gè)多輸入、單輸出的組合邏輯電路。 功能:當(dāng)選擇控制端s10=0

2、0時(shí),輸出;s10=01時(shí),輸出;s10=10時(shí),輸出;s10=11時(shí),輸出。(2) 、邏輯器件符號(hào) (3) 、VHDL語(yǔ)言(4) 、波形仿真(5) 、仿真分析 由波形可知:當(dāng)s10=00時(shí),y的波形與a相同; 當(dāng)s10=01時(shí),y的波形與b相同; 當(dāng)s10=10時(shí),y的波形與c相同; 當(dāng)s10=11時(shí),y的波形與d相同; 與所要實(shí)現(xiàn)的功能相符,源程序正確。2、 七段譯碼器程序設(shè)計(jì)仿真(1) 、功能及原理 7段數(shù)碼是純組合電路,通常的小規(guī)模專(zhuān)用IC,如74或4000系列的器件只能作十進(jìn)制BCD碼譯碼,然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的,所以輸出表達(dá)都是16進(jìn)制的,為了滿(mǎn)足16進(jìn)制數(shù)的譯

3、碼顯示,最方便的方法就是利用VHDL譯碼程序在FPGA或CPLD中實(shí)現(xiàn)。實(shí)驗(yàn)中的數(shù)碼管為共陽(yáng)極,接有低電平的段發(fā)亮。例如當(dāng)LED7S輸出為 0010010 時(shí),數(shù)碼管的7個(gè)段:g、f、e、d、c、b、a分別接0、0、1、0、0、1、0,于是數(shù)碼管顯示“5”。 (2) 、邏輯器件符號(hào)(3) 、VHDL語(yǔ)言(4) 、波形仿真(5) 、仿真分析 由仿真波形可以直觀看到,當(dāng)A=“0000”時(shí),led7s=1000000,數(shù)碼管顯示為0;A=“0001”時(shí),led7s=1111001,數(shù)碼管顯示為1;.依此可驗(yàn)證波形仿真結(jié)果完全符合預(yù)期,源程序正確。3、 實(shí)驗(yàn)心得 在第一次上機(jī)實(shí)驗(yàn)中,我們通過(guò)對(duì)EDA設(shè)

4、計(jì)軟件Quartus使用,初步學(xué)會(huì)了它的使用方法。在實(shí)驗(yàn)中我們編寫(xiě)程序,編譯,進(jìn)行時(shí)序仿真以驗(yàn)證程序?qū)﹀e(cuò)等。在完成VHDL的編輯以后,進(jìn)行編譯,結(jié)果出現(xiàn)了很多錯(cuò)誤,在細(xì)心的檢查之下,最終將VHDL描述修改成功并且通過(guò)了編譯,在編譯過(guò)程中我了解到很多在書(shū)本上沒(méi)有理解的知識(shí)??偟膩?lái)說(shuō),通過(guò)上機(jī)實(shí)驗(yàn),我激發(fā)了對(duì)EDA學(xué)習(xí)的興趣,也對(duì)這門(mén)課程有了更深的理解,對(duì)EDA設(shè)計(jì)軟件Quarter的使用也更加熟練。實(shí)驗(yàn)二 計(jì)數(shù)器設(shè)計(jì)與顯示一、實(shí)驗(yàn)?zāi)康模?)、熟悉利用QUARTUS II中的原理圖輸入法設(shè)計(jì)組合電路,掌握層次化設(shè)計(jì)的方法;(2)、學(xué)習(xí)計(jì)數(shù)器設(shè)計(jì)、多層次設(shè)計(jì)方法和總線數(shù)據(jù)輸入方式的仿真,并進(jìn)行電路板

5、下載演示驗(yàn)證。二、實(shí)驗(yàn)內(nèi)容1、完成計(jì)數(shù)器設(shè)計(jì)(4位二進(jìn)制加減可控計(jì)數(shù)器)(1)、功能及原理 含有異步清零和計(jì)數(shù)使能的4位二進(jìn)制加減可控計(jì)數(shù)器: 清零端reset:低電平有效,異步清零,即reset=0時(shí),無(wú)論時(shí)鐘處于什么狀態(tài),輸出立即置零。 使能端enable:高電平有效,即enable=1時(shí),計(jì)數(shù)器開(kāi)始計(jì)數(shù);enable=0時(shí),計(jì)數(shù)器停止計(jì)數(shù)。 加減控制端updown:當(dāng)updown=0時(shí),為減法計(jì)數(shù)器;當(dāng)updown=1時(shí),為加法計(jì)數(shù)器。(2) 、邏輯器件符號(hào)(3) 、VHDL語(yǔ)言(4) 、波形仿真updown=1時(shí),為加法計(jì)數(shù):updown=0時(shí),為減法計(jì)數(shù):(5) 、仿真分析 由以上兩

6、個(gè)波形很容易看出,enable=1時(shí),計(jì)數(shù)器開(kāi)始計(jì)數(shù);reset=0時(shí),計(jì)數(shù)器置零;updown=0時(shí),減法計(jì)數(shù);updown=1時(shí),加法計(jì)數(shù);co為進(jìn)位端。符合設(shè)計(jì)初衷。2、50M分頻器的設(shè)計(jì)(1)、功能及原理 50M分頻器的作用主要是控制后面的數(shù)碼管顯示的快慢。即一個(gè)模為50M的計(jì)數(shù)器,由時(shí)鐘控制,分頻器的基本原理與上述計(jì)數(shù)器基本相同。分頻器的進(jìn)位端co用來(lái)控制加減計(jì)數(shù)器的時(shí)鐘,將兩個(gè)器件連接起來(lái)。(2)、邏輯器件符號(hào)(3)、VHDL語(yǔ)言 (4)、波形仿真 (5)、仿真分析 由波形仿真可以看出,enable=1時(shí),由0開(kāi)始計(jì)數(shù),由于計(jì)數(shù)器模值較大,故只顯示了一部分波形,計(jì)數(shù)范圍由0到50M

7、。3、七段譯碼器程序設(shè)計(jì) 在實(shí)驗(yàn)一中已給出具體程序及仿真結(jié)果,不再贅述。4、計(jì)數(shù)器顯示譯碼設(shè)計(jì)與下載 以前面設(shè)計(jì)的七段譯碼器decl7s和計(jì)數(shù)器為底層元件,完成“計(jì)數(shù)器顯示譯碼”的頂層文件設(shè)計(jì)。計(jì)數(shù)器和譯碼器連接電路的頂層文件原理圖如下:原理圖連接好之后就可以進(jìn)行引腳的鎖定,然后將整個(gè)程序下載到已經(jīng)安裝好的電路板上,即可進(jìn)行仿真演示。3、 實(shí)驗(yàn)心得 實(shí)驗(yàn)三:大作業(yè)設(shè)計(jì)(循環(huán)彩燈)一、實(shí)驗(yàn)?zāi)康模壕C合應(yīng)用數(shù)字電路的各種設(shè)計(jì)方法,完成一個(gè)較為復(fù)雜的電路設(shè)計(jì);2、 設(shè)計(jì)目標(biāo) 設(shè)計(jì)一個(gè)循環(huán)彩燈控制器,該控制器可控制10個(gè)發(fā)光二極管循環(huán)點(diǎn)亮、間隔點(diǎn)亮或者閃爍等花型。要求至少設(shè)計(jì)三種以上花型,用按鍵控制花型

8、之間的轉(zhuǎn)換,并用數(shù)碼管顯示當(dāng)前花型。3、 設(shè)計(jì)原理4、 設(shè)計(jì)流程 1、分頻器的設(shè)計(jì) 所用50M分頻器在實(shí)驗(yàn)二中已有具體說(shuō)明,不再贅述。2、 彩燈控制器的設(shè)計(jì)(1) 、功能及原理 清零端reset:高電平有效,異步清零。即當(dāng)reset=1時(shí),燈全滅。 使能端enable:enable=1時(shí),彩燈工作。 花樣控制端s10:s10取不同的值來(lái)控制花樣的轉(zhuǎn)換。 led10s:控制10個(gè)led燈的亮滅。(2)、邏輯器件符號(hào)(3)、VHDL語(yǔ)言3、 七段譯碼器設(shè)計(jì) (1)、功能原理 原理在實(shí)驗(yàn)一中已詳細(xì)說(shuō)明,功能是顯示花樣序號(hào)。 (2)、VHDL語(yǔ)言 4、 頂層文件原理圖如下:5、 仿真波形第一種波形:(從左到右依次點(diǎn)亮,再?gòu)挠业阶笠来吸c(diǎn)亮)第二種波形:(從左到右依次兩兩點(diǎn)亮,再?gòu)挠业阶笠来蝺蓛牲c(diǎn)亮)第三種波形:(從內(nèi)到外順次展開(kāi)點(diǎn)亮)第四種波形:(閃爍點(diǎn)亮)6、 仿真分析 由波形仿真結(jié)果可知,源程序正確。5、 實(shí)驗(yàn)心得 這次實(shí)驗(yàn)在參考資料的

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論