第7講第5章存儲(chǔ)器擴(kuò)展電路和總線擴(kuò)展

1、2022-3-13第4章 TMS320DM642中斷系統(tǒng)12022-3-1321.支持的數(shù)據(jù)寬度支持的數(shù)據(jù)寬度8位、位、16位、位、 32位和位和64位位 。2022-3-133DM642通過通過EMIFA接口擴(kuò)展外部存儲(chǔ)器時(shí)，使用接口擴(kuò)展外部存儲(chǔ)器時(shí)，使用ACE0ACE3信號作為空間片選信號，可以把外擴(kuò)的信號作為空間片選信號，可以把外擴(kuò)的存儲(chǔ)器映射在存儲(chǔ)器映射在CE0CE3不同空間中，每個(gè)存儲(chǔ)空間不同空間中，每個(gè)存儲(chǔ)空間的大小為的大小為256MB： CE0空間空間 0 x800000000 x8FFF FFFF CE1空間空間 0 x900000000 x9FFF FFFF CE2空間空間

2、0 xA00000000 xAFFF FFFF CE3空間空間 0 xB00000000 xBFFF FFFF2022-3-134NAMENO. TYPEDESCRIPTIONAECLKINH25I 外部時(shí)鐘輸入，最高輸入時(shí)鐘外部時(shí)鐘輸入，最高輸入時(shí)鐘頻率頻率133MHzAECLKOUT2J23O/Z時(shí)鐘輸出，輸出的時(shí)鐘頻率可時(shí)鐘輸出，輸出的時(shí)鐘頻率可編程，可為時(shí)鐘源頻率的編程，可為時(shí)鐘源頻率的1分頻、分頻、2分頻或分頻或4分頻分頻AECLKOUT1J26O/Z時(shí)鐘輸出，輸出的時(shí)鐘頻率等時(shí)鐘輸出，輸出的時(shí)鐘頻率等于時(shí)鐘源的頻率于時(shí)鐘源的頻率EMIFA接口同步時(shí)鐘的來源取決于地址總線引腳接口同步

3、時(shí)鐘的來源取決于地址總線引腳AEA20:19 的電平狀態(tài)。的電平狀態(tài)。 AEA20:19 0 0：來自：來自AECLKIN引腳（缺?。┮_（缺省） 0 1：來自：來自CPU，對，對CPU主時(shí)鐘進(jìn)行主時(shí)鐘進(jìn)行4分頻分頻 1 0：來自：來自CPU，對，對CPU主時(shí)鐘進(jìn)行主時(shí)鐘進(jìn)行6分頻分頻 1 1：保留未用：保留未用2022-3-1352022-3-136 GBLCTLEMIF global control register CE0CTLEMIF CE0 space control register CE1CTLEMIF CE1 space control register CE2CTLEMIF

4、CE2 space control register CE3CTLEMIF CE3 space control register見見SPRU266E P1342022-3-137 CE0SECEMIF CE0 space secondary control register CE1SECEMIF CE1 space secondary control register CE2SECEMIF CE2 space secondary control register CE3SECEMIF CE3 space secondary control register SDCTLEMIF SDRAM co

5、ntrol register SDTIMEMIF SDRAM refresh control register SDEXTEMIF SDRAM extension register PDTCTLEMIF peripheral device transfer control register2022-3-138Legend: R/W = Read/Write; R = Read only; -n = value after resetGBLCTL3120：Reserved. The reserved bit location is always read as 0. A value writte

6、n to this field has no effect.2022-3-139GBLCTL1918：EK2RATE ，AECLKOUT2引腳時(shí)鐘輸出分頻控制位。 “00” 原始時(shí)鐘頻率(AECLKIN、主時(shí)鐘/4、主時(shí)鐘/6)； “01”2分頻的原始時(shí)鐘頻率； “10”4分頻的原始時(shí)鐘頻率； “11”一保留未用。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1310GBLCTL17：EK2HZ，AECLKOUT2時(shí)鐘輸出控制位。 “0”一若EK2EN等于“1”，AECLKOUT2引腳輸出連續(xù)時(shí)鐘脈沖

7、； “1”一AECLKOUT2引腳處于高阻狀態(tài)。GBLCTL16：EK2EN，AECLKOUT2電平輸出使能位。 “0”AECLKOUT2引腳輸出低電平； “1”AECLKOUT2輸出時(shí)鐘使能。 Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1311GBLCTL1514：保留未用。GBLCTL13：BRMODE，總線請求控制位。 “0”BUSREQ引腳信號用于存儲(chǔ)器讀寫過程中掛起狀態(tài)或工作狀態(tài)的指示； “1”BUSREQ引腳信號用于存儲(chǔ)器讀寫過程中刷新、掛起和工作3種狀態(tài)的指示。GBLCTL12：保留

8、未用。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1312GBLCTL11：BUSREQ，總線請求信號(BUSREQ引腳信號)輸出指示位。 “0”BUSREQ引腳輸出低電平，表明沒有存儲(chǔ)器被刷新、掛起或訪問； “1”BUSREQ引腳輸出高電平，表明存儲(chǔ)器被刷新、掛起或訪問。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1313GBLCTL10：ARDY，ARDY input bit. Valid ARDY

9、bit is shown only when performing asynchronous memory access (when async CEn is active). “0”ARDY input is low，表明外部設(shè)備未準(zhǔn)備就緒； “1”ARDY input is high，表明外部設(shè)備已淮備就緒。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1314Legend: R/W = Read/Write; R = Read only; -n = value after resetGBLCTL

10、9：HOLD，HOLD input bit. “0”HOLD 引腳輸入低電平，外部設(shè)備正在向EMIFA接口請求； “1”HOLD引腳輸入高電平，沒有外部設(shè)備發(fā)出請求。2022-3-1315Legend: R/W = Read/Write; R = Read only; -n = value after resetGBLCTL8：HOLDA，HOLDA output bit. “0”HOLDA引腳輸出低電平，表明外部設(shè)備可以使用EMIFA接口； “1”HOLDA引腳輸出高電平，表明外部設(shè)備不能使用EMIFA接口。2022-3-1316Legend: R/W = Read/Write; R = R

11、ead only; -n = value after resetGBLCTL7：NOHOLD，HOLD引腳信號使能位。 “0”HOLD引腳保持請求信號有效，HOLD引腳功能被使能； “1”HOLD保持請求信號無效，HOLD引腳保持請求功能被屏蔽。2022-3-1317GBLCTL6：EKlHZ，AECLKOUTl引腳輸出控制位。 “0”一如果EKlEN等于“1”，AECLKOUTl引腳輸出連續(xù)的時(shí)鐘脈沖； “1”一AECLKOUTl引腳處于高阻狀態(tài)。GBLCTL5：EKlEN，AECLKOUTl時(shí)鐘輸出使能位。 “0”一AECLKOUTl引腳輸出低電平； “1”一AECLKOUTl引腳時(shí)鐘輸出

12、使能。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1318GBICTL4：CLK4EN，CLKOUT4引腳使能位。 “0”CLKOUT4引腳輸出高電平； “1”CLKOUT4引腳使能，輸出時(shí)鐘脈沖。CLKOUT4引腳與GP1引腳復(fù)用，復(fù)位過程中CLKOUT4引腳處于使能狀態(tài)，并輸出時(shí)鐘脈沖，DM642復(fù)位結(jié)束后，可通過配置GPEN寄存器把該引腳配置為GP1。 Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1

13、319GBLCTL3：CLK6EN，CLKOUT6使能位。 “0”CLKOUT6引腳輸出高電平； “1”CLKOUT6引腳使能，輸出時(shí)鐘脈沖。CLKOUT6引腳與GP2引腳復(fù)用，復(fù)位過程中CLKOUT6引腳處于使能狀態(tài)，并輸出時(shí)鐘脈沖，DM642復(fù)位結(jié)束后，可通過配置GPEN寄存器把該引腳配置為GP2。GBLCTL20：保留未用。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1320Legend: R/W = Read/Write; R = Read only; -n = value after re

14、setMYTYPE (CECTL7:4)是空間控制寄存器CECTLx中很重要的字段，用于設(shè)置EMFA接口的數(shù)據(jù)寬度和接口類型。 “0 x0”EMIFA接口配置為8位數(shù)據(jù)寬度的異步接口； “0 x1” EMFA接口配置為16位數(shù)據(jù)寬度的異步接口；“0 x2”EMIFA接口配置為32位數(shù)據(jù)寬度的異步接口；2022-3-1321Legend: R/W = Read/Write; R = Read only; -n = value after reset“0 x3” EMIFA接口配置為32位數(shù)據(jù)寬度的SDRAM接口；“0 x4” EMIFA接口配置為32位同步程序存儲(chǔ)器接口；“0 x5”“0 x7”

15、 保留未用；“0 x8” EMIFA接口配置為8位數(shù)據(jù)寬度的SDRAM接口；2022-3-1322Legend: R/W = Read/Write; R = Read only; -n = value after reset“0 x9” EMFA接口配置為16位數(shù)據(jù)寬度的SDRAM接口；“0 xA” EWFA接口配置為8位數(shù)據(jù)寬度同步程序存儲(chǔ)器接口；“0 xB” EMFA接口配置為16位數(shù)據(jù)寬度同步程序存儲(chǔ)器接口；“0 xC” EMFA接口配置為64位數(shù)據(jù)寬度的異步存儲(chǔ)器接口；2022-3-1323Legend: R/W = Read/Write; R = Read only; -n = va

16、lue after reset“0 xD” EMFA接口配置為64位數(shù)據(jù)寬度的SDRAM接口：“0 xE” EMIFA接口配置為64位數(shù)據(jù)寬度同步程序存儲(chǔ)器接口；“0 xF” 保留未用。2022-3-1324Legend: R/W = Read/Write; R = Read only; -n = value after resetSNCCLK (CESEC6) EMIFA接口同步時(shí)鐘選擇控制位。 “0”AECLKOUTl引腳的輸出時(shí)鐘作為EMIFA接口同步時(shí)鐘； “1” AECLKOUT2引腳的輸出時(shí)鐘作為EMIFA接口同步時(shí)鐘。2022-3-1325Legend: R/W = Read/W

17、rite; R = Read only; -n = value after resetSYNCWL(CESEC3:2)用于設(shè)置“寫”數(shù)據(jù)時(shí)的延遲時(shí)間。 “0” 延遲時(shí)間設(shè)置為0個(gè)時(shí)鐘周期； “1” 延遲時(shí)間設(shè)置為1個(gè)時(shí)鐘周期； “2” 延遲時(shí)間設(shè)置為2個(gè)時(shí)鐘周期； “3” 延遲時(shí)間設(shè)置為3個(gè)時(shí)鐘周期。2022-3-1326Legend: R/W = Read/Write; R = Read only; -n = value after resetSYNCRL(CESECl:0)用于設(shè)置“讀”數(shù)據(jù)時(shí)的延遲時(shí)間。 “0” 延遲時(shí)間設(shè)置為0個(gè)時(shí)鐘周期； “1” 延遲時(shí)間設(shè)置為1個(gè)時(shí)鐘周期； “2”

18、延遲時(shí)間設(shè)置為2個(gè)時(shí)鐘周期； “3” 延遲時(shí)間設(shè)置為3個(gè)時(shí)鐘周期。2022-3-1327Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1328The SDRAM timing register (SDTIM) controls the refresh period in terms of EMIF clock cycles.The SDRAM extension register (SDEXT) allows programming of many parameters of SDRAM. The p

19、eripheral device transfer control register configures the latency of the PDT signal with respect to the data phase of the transaction.2022-3-1329控制信號：控制信號：2022-3-1330DM642D7:02022-3-1331A M 2 9 LV 0 3 3 C 是是AMD公司提供的一種公司提供的一種FLASH存儲(chǔ)器芯片，存儲(chǔ)器芯片，容量為容量為4M8位，單位，單電源供電，電源電壓電源供電，電源電壓范圍為范圍為2.73.6V，該，該芯片可以與芯片可以

20、與DM642直直接連接。接連接。 2022-3-1332AM29LV033C2022-3-1333Am29LV033C Sector Address Table2022-3-13342022-3-13352022-3-1336AM29LV033C芯片的總線操作芯片的總線操作2022-3-1337AM29LV033C芯片的地址線共有芯片的地址線共有22條條A21:0，但，但DM642的地址線只有的地址線只有20條條AEA22:3，兩種芯片之，兩種芯片之間的地址線數(shù)量不匹配，所以間的地址線數(shù)量不匹配，所以DM642不能遍歷不能遍歷FLASH芯片的所有地址單元。芯片的所有地址單元。為了解決這一問題，

21、在為了解決這一問題，在DM642電路系統(tǒng)中采用電路系統(tǒng)中采用CPLD器件器件EPM7128AETC，把把FLASH芯片的地址芯片的地址線引腳線引腳A21:19與與CPLD器件的輸入器件的輸入/輸出引腳連接，輸出引腳連接，通過通過A21:19把把FLASH存儲(chǔ)區(qū)的存儲(chǔ)區(qū)的64個(gè)扇區(qū)劃分為個(gè)扇區(qū)劃分為8個(gè)個(gè)頁，每頁包括頁，每頁包括8個(gè)扇區(qū)個(gè)扇區(qū)。2022-3-13382022-3-1339FLASHCS引腳信號是引腳信號是AM29LV033C的片選信號，的片選信號，在在CPLD器件中，器件中，F(xiàn)LASHCS信號由信號由DM642的地址的地址線引腳信號線引腳信號TEA22和和TCEl空間片選信號取空

22、間片選信號取“或或”而而得，得，TEA22低電平時(shí)選中低電平時(shí)選中AM29LV033C芯片。芯片。2022-3-1340PAl9、PA20和和PA21這這3個(gè)引腳用于管理個(gè)引腳用于管理FLASH存儲(chǔ)存儲(chǔ)器的頁，要實(shí)現(xiàn)這一點(diǎn)，器的頁，要實(shí)現(xiàn)這一點(diǎn)，需要在需要在CPLD內(nèi)部擴(kuò)展寄內(nèi)部擴(kuò)展寄存器存器，用于控制，用于控制A21:19引腳信號引腳信號(即用于即用于FLASH翻翻頁頁)。 DM642通過操作寄存器端口實(shí)現(xiàn)遍歷通過操作寄存器端口實(shí)現(xiàn)遍歷FLASH芯片所芯片所有地址單元的任務(wù)。有地址單元的任務(wù)。2022-3-134174373_1:頁選擇頁選擇寄存器寄存器(寫入寫入)； 74373_2:頁選擇

23、頁選擇寄存器寄存器(讀取讀取)2022-3-1342使用使用/ACE1引腳選擇引腳選擇CE1子空間子空間31DM642地址引腳地址引腳74LS373_174LS373_224252627282930地址地址23EA19EA20EA21EA22DM642地址引腳地址引腳74LS373_174LS373_216171819202122地址地址1110010011頁選擇寄存器端口地址頁選擇寄存器端口地址2022-3-1343EA1815EA11EA12EA13EA14EA15EA16EA17DM642地址引腳地址引腳74LS373_174LS373_2891011121314地址地址EA107EA3

24、EA4EA5EA6EA7EA8EA9DM642地址引腳地址引腳74LS373_174LS373_20123456地址地址100010100010頁選擇寄存器端口地址頁選擇寄存器端口地址頁選擇寄存器【頁選擇寄存器【74373_1 (寫入寫入)和和 74373_2 (讀取讀取)】的端口地址是：的端口地址是：0 x9008 0011。2022-3-1344向端口地址向端口地址0 x90080011寫入頁選擇關(guān)鍵字，該關(guān)鍵字寫入頁選擇關(guān)鍵字，該關(guān)鍵字轉(zhuǎn)化為轉(zhuǎn)化為PA21、PA20、PA19引腳控制信號，即可對所引腳控制信號，即可對所頁編碼頁編碼 PA21 PA20 PA19 頁選擇關(guān)鍵字頁選擇關(guān)鍵字0

25、0000 x0010010 x0120100 x0230110 x0341000 x0451010 x0561100 x0671110 x07要訪問的要訪問的flash頁面頁面進(jìn)行選擇。進(jìn)行選擇。2022-3-1345使用使用/ACE1引腳選擇引腳選擇CE1子空間子空間31DM642地址引腳地址引腳Flash地址地址24252627282930地址地址23EA19EA20EA21EA22DM642地址引腳地址引腳Flash引腳引腳Flash地址地址16171819202122地址地址DM642訪問訪問Flash芯片每頁的頁內(nèi)空間時(shí)所使用的芯片每頁的頁內(nèi)空間時(shí)所使用的地址地址Flash引腳引腳即

26、flash芯片的/CE即DM642的/ACE11100A16A17A18如圖如圖0如圖如圖2022-3-1346EA1815EA11EA12EA13EA14EA15EA16EA17DM642地址引腳地址引腳Flash引腳引腳Flash地址地址891011121314地址地址EA107EA3EA4EA5EA6EA7EA8EA9DM642地址引腳地址引腳Flash引腳引腳Flash地址地址0123456地址地址DM642訪問訪問Flash芯片芯片AM29LV033C每頁的頁內(nèi)空每頁的頁內(nèi)空間時(shí)所使用的地址：間時(shí)所使用的地址：0 x9000 0000 0 x9007 FFFFDM642訪問訪問Fla

27、sh芯片每頁的頁內(nèi)空間時(shí)所使用的芯片每頁的頁內(nèi)空間時(shí)所使用的地址地址A15A8A9A10A11A12A13A14A7A0A1A2A3A4A5A62022-3-1347DM642EA21 EA20 EA19Flash引腳引腳A18A17A162022-3-1348扇區(qū)編號扇區(qū)編號 地址范圍地址范圍00 x9000 00000 x9000 FFFF10 x9001 00000 x9001 FFFF20 x9002 00000 x9002 FFFF30 x9003 00000 x9003 FFFF40 x9004 00000 x9004 FFFF50 x9005 00000 x9005 FFFF60

28、 x9006 00000 x9006 FFFF70 x9007 00000 x9007FFFFDM642訪問訪問Flash芯片芯片AM29LV033C每頁內(nèi)的各扇區(qū)每頁內(nèi)的各扇區(qū)時(shí)所使用的地址：時(shí)所使用的地址：2022-3-1349(1) 中斷向量表文件中斷向量表文件 (.asm) 在該程序中不使用任何中斷。在該程序中不使用任何中斷。2022-3-1350 .global _vectors .global _c_int00 .global _vector1 .global _vector2 .global _vector3 .global _ vector4 .global _vector5

29、.global _vector6 .global _vector7 .global _vector8 .global _vector9 .global _vector10 .global _vector11 .global _vector12 .global _vector13 .global _vector14 .global _vector152022-3-1351.ref _c_int00VEC_ENTRY .macro addr STW B0,*-B15 MVKL addr,B0 MVKH addr,B0 B B0 LDW *B15+,B0 NOP 2 NOP NOP .endm_vec_dummy: B B3 NOP 5.sect “.text:vecs”.align 10242022-3-1352_vectors:_vector0: VEC_ENTRY _c_int00 _vector1: VEC_ENTRY _vec_dummy _vector2: VEC_ENTRY _vec_dummy _vector3: VEC_ENTRY